DE102004052267B3

DE102004052267B3 - Verfahren zum Ausbilden einer Lithografiemaske

Info

Publication number: DE102004052267B3
Application number: DE102004052267A
Authority: DE
Inventors: Karl Dr. Kragler; Waltraud Herbst; Michael Dr. Sebald; Christoph Dr. Hohle
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-10-27
Filing date: 2004-10-27
Publication date: 2006-08-31
Anticipated expiration: 2024-10-28
Also published as: US20060105274A1

Abstract

Vorgestellt wird ein Verfahren zum Ausbilden einer Lithografiemaske (40) auf einem Oberflächenbereich (20a) eines Wafers (20). Kern des erfindungsgemäßen Verfahrens ist, dass die Zeitspannen (DELTAt1, ..., DELTAtn) vom Ende eines Belichtungsvorgangs (c) bis zum Beginn eines thermischen Nachbehandelns (d) für die Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20), insbesondere in Bezug auf so genannte Dies, gleich oder in etwa gleich sind oder gewählt werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden einer Lithografiemaske und insbesondere ein Verfahren zum Ausbilden einer Lithografiemaske auf einem Halbleitermaterialbereich. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Verbesserung der Uniformität von Sub-50-Nanometer-Strukturen durch thermische Nachbehandlung eines chemisch verstärkten Resists mit Hilfe eines Wärmesteppers.
Bei der Bearbeitung von Halbleiterstrukturen sind in vielen Fällen Lithografieprozesse und insbesondere Fotolithografieprozesse involviert, die auf dem Aufbringen und Ausbilden so genannter Fotolithografiemasken beruhen, die als Strukturierungsmaske für einen unter der Fotolithografiemaske liegenden Halbleitermaterialbereich dienen. Zur Ausbildung derartiger Fotolithografiemasken auf Halbleitermaterialbereichen wird zunächst ein Material, welches der auszubildenden Fotolithografiemaske zugrunde liegt, auf dem Oberflächenbereich des Halbleitermaterialbereichs aufgebracht, entsprechend vorliegender Strukturdaten belichtet und nachfolgend entwickelt. Nach dem Belichtungsvorgang, mit welchem die räumlich-geometrischen Strukturdaten in den Materialbereich für die Fotolithografiemaske übertragen werden, findet in vielen Fällen noch ein thermischer Nachbehandlungsschritt statt, mit welchem die durch Strahlung übertragene Strukturinformation entsprechend in eine chemische Information umgesetzt wird.
Dabei ist das Einhalten bestimmter zeitlicher Relationen zwischen dem Bestrahlungsvorgang und dem thermischen Nachbehandlungsschritt wesentlich. Bei bekannten Herstellungsverfahren für Fotolithografiemasken auf Oberflächen von Halbleitermaterialbereichen kann eine gleiche zeitliche Abfolge zwischen Bestrahlungsvorgang und thermischem Nachbehandlungs vorgang für unterschiedliche Bereiche auf einem Halbleitermaterialbereich, der auch als Wafer bezeichnet wird, nicht gewährleistet werden.

Die US 2004/0121617 A1 betrifft ein Verfahren zum Bearbeiten eines Substrats, eine Heizeinrichtung sowie ein Verfahren zum Ausbilden einer Halbleiterstruktur. Dabei wird ein Verfahren zum Strukturieren eines Halbleitersubstrats offenbart, bei welchem das Halbleitersubstrat zunächst mit einer Fotoresistschicht ausgebildet und dann abschnittsweise belichtet wird. Des Weiteren ist eine thermische Nachbehandlung vorgesehen, wobei Licht einer Halogenlampe abrasternd über das Halbleitersubstrat bewegt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Fotolithografiemaske anzugeben, bei welchem die zeitliche Abstimmung der Prozesseinzelschritte für sämtliche Bereiche des bearbeiteten Halbleitermaterialbereichs auf besonders einfache Art und Weise gewährleistet werden kann.

Die der Erfindung zugrunde liegende Aufgabe wird bei einem Verfahren zum Herstellen einer Fotolithografiemaske erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Herstellungsverfahrens sind Gegenstand der abhängigen Unteransprüche.

Das erfindungsgemäße Verfahren zum Ausbilden einer Fotolithografiemaske auf einem Halbleitermaterialbereich weist (a) einen Schritt des Bereitstellens eines Halbleitermaterialbereichs mit einem Oberflächenbereich, einen Schritt (b) des Ausbildens eines Resistmaterialbereichs mit einem Oberflächenbereich auf dem Oberflächenbereich des Halbleitermaterialbereichs oder auf einen Bearbeitungsteilbereich davon, einen Schritt (c) des gesteuerten Bestrahlens des Resistmate rialbereichs und dadurch des Ausbildens eines strukturiert bestrahlten Resistmaterialbereichs zumindest auf oder im Bearbeitungsteilbereich, einen Schritt (d) des thermischen Nachbehandelns des strukturiert bestrahlten Resistmaterialbereichs zumindest auf oder im Bearbeitungsteilbereich, sowie einen Schritt (e) des Entwickelns des thermisch nachbehandelten Resistmaterialbereichs zumindest auf oder im Bearbeitungsteilbereich und dadurch des Ausbildens eines strukturierten Resistmaterialbereichs als Maskenstruktur auf dem Oberflächenbereich des Halbleitermaterialbereichs oder auf oder im Bearbeitungsteilbereich davon auf. Der Schritt (c) wird in Bezug auf den mit dem Resistmaterialbereich ausgebildeten Halbleitermaterialbereich räumlich abschnittsweise durchgeführt, und zwar mit ersten räumlichen Abschnitten des Halbleitermaterialbereichs. Der Schritt (d) wird in Bezug auf den mit dem belichteten Resistmaterialbereich ausgebildeten Halbleitermaterialbereich ebenfalls räumlich abschnittsweise durchgeführt, und zwar mit zweiten räumlichen Abschnitten des Halbleitermaterialbereichs, wobei dadurch auch die ersten räumlichen Abschnitte des mit dem belichteten Resistmaterialbereich ausgebildeten Materialbereichs entsprechend thermisch nachbehandelt werden. Für jeden der ersten räumlichen Abschnitte wird erfindungsgemäß die jeweilige Zeitspanne vom Ende des Belichtens des jeweiligen ersten räumlichen Abschnitts des Halbleitermaterialbereichs bis zum Beginn des thermischen Nachbehandelns des jeweiligen ersten Abschnitts des Halbleitermaterialbereichs gleich gewählt. Dadurch wird erreicht, dass sämtliche erste Abschnitte des Halbleitermaterialbereichs und mithin der Bearbeitungsteilbereich des Halbleitermaterialbereichs in Bezug auf das Resistmaterial gleichen zeitlichen Bedingungen unterworfen werden im Gegensatz zum Stand der Technik, bei welchem aufgrund des so genannten First-Last-Die-Delays Zeitspannenunterschiede zwischen dem Belichten und dem thermischen Nachbehandeln vorliegen, die sich dann auch in materiellen Unterschieden oder Unterschie den der Eigenschaften der unterschiedlich behandelten ersten räumlichen Abschnitte bemerkbar machen können.

Es ist somit eine Kernidee der vorliegenden Erfindung, die zeitlichen Abstände zwischen dem Ende des Belichtungsvorgangs und dem Beginn des thermischen Nachbehandlungsvorgangs für sämtliche erste räumliche Abschnitte des Halbleitermaterialbereichs und somit für sämtliche Abschnitte des Behandlungsteilbereichs gleich auszubilden, um die Bearbeitungsergebnisse für sämtliche Abschnitte vergleichbar oder gleich gestalten zu können.

Es wird erfindungsgemäß also ein Verfahren vorgeschlagen zum Ausbilden einer Lithografiemaske auf einem Halbleitermaterialbereich, mit den Schritten:

(a) Bereitstellen eines Halbleitermaterialbereichs mit einem Oberflächenbereich,
(b) Ausbilden eines Resistmaterialbereichs mit einem Oberflächenbereich auf dem Oberflächenbereich des Halbleitermaterialbereichs oder auf einem Bearbeitungsteilbereich davon,
(c) gesteuertes Bestrahlen des Resistmaterialbereichs und dadurch Ausbilden eines strukturiert bestrahlten Resistmaterialbereichs zumindest auf dem Bearbeitungsteilbereich,
(d) thermisches Nachbehandeln des strukturiert bestrahlten Resistmaterialbereichs zumindest im Bearbeitungsteilbereich und dadurch Ausbilden eines thermisch nachbehandelten Resistmaterialbereichs und
(e) Entwickeln des thermisch nachbehandelten Resistmaterialbereichs zumindest im Bearbeitungsteilbereich und dadurch Ausbilden eines strukturierten Resistmaterialbereichs als Maskenstruktur auf dem Oberflächenbereich des Halbleitermaterialbereichs oder auf einem Bearbeitungsteilbereich davon,
– wobei der Schritt (c) in Bezug auf den mit dem Resistmaterialbereich ausgebildeten Halbleitermaterialbereich räumlich abschnittsweise mit ersten räumlichen Abschnitten des Halbleitermaterialbereichs durchgeführt wird,
– wobei der Schritt (d) in Bezug auf den mit dem strukturiert belichteten Resistmaterialbereich ausgebildeten Halbleitermaterialbereich räumlich abschnittsweise mit zweiten räumlichen Abschnitten des Halbleitermaterialbereichs durchgeführt wird und dadurch die ersten Abschnitte des mit dem strukturiert belichteten Resistmaterialbereich ausgebildeten Halbleitermaterialbereichs thermisch nachbehandelt werden und
– wobei für jeden der ersten Abschnitte die jeweilige Zeitspanne jeweils beginnend mit dem Ende des Belichtens des jeweiligen ersten Abschnitts des Halbleitermaterialbereichs und jeweils endend mit dem Beginn des thermischen Nachbehandelns des jeweiligen ersten Abschnitts des Halbleitermaterialbereichs gleich gewählt wird,
– so dass die ersten Abschnitte des Halbleitermaterialbereichs mit derselben Bearbeitungsqualität zumindest in den Schritten (c) und (d) bearbeitet werden.

Bei einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die ersten Abschnitte des Halbleitermaterialbereichs und/oder die zweiten Abschnitte des Halbleitermaterialbereichs so gewählt werden, dass sie den Bearbeitungsteilbereich des Halbleitermaterialbereichs überdecken.

Alternativ oder zusätzlich ist es denkbar, dass die ersten Abschnitte des Halbleitermaterialbereichs und/oder die zweiten Abschnitte des Halbleitermaterialbereichs so gewählt werden, dass ein erster Abschnitt des Halbleitermaterialbereichs mit genau einem zweiten Abschnitt insbesondere mit diesem im Wesentlichen identisch ist.

Ferner ist es alternativ oder zusätzlich ist es denkbar, dass jeder erste Abschnitt des Halbleitermaterialbereichs und/oder jeder zweite Abschnitt des Halbleitermaterialbereichs mit einem Die korrespondieren.

Es kann auch vorteilhaft sein, wenn jeder erste Abschnitt des Halbleitermaterialbereichs und/oder jeder zweite Abschnitt des Halbleitermaterialbereichs mit einer, insbesondere zusammenhängenden, Gruppe von Dies korrespondieren.

Gemäß einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass in den Schritten (c) und (d) die ersten Abschnitte des Halbleitermaterialbereichs einzeln und/oder in Gruppen von ersten Abschnitten des Halbleitermaterialbereichs in einer für beide Schritte (c) und (d) festen zeitlichen Abfolge bearbeitet werden.

Dabei kann es vorgesehen sein, dass im Schritt (e) die ersten Abschnitte des Halbleitermaterialbereichs einzeln und/oder in Gruppen erster Abschnitte des Halbleitermaterialbereichs in der für die Schritte (c) und (d) festen zeitlichen Abfolge bearbeitet werden.

Denkbar ist auch, dass alternativ oder zusätzlich im Schritt (c) Bearbeitungsparameter oder die Gesamtheit aller Bearbeitungsparameter für die ersten Abschnitte des Halbleitermaterialbereichs gleich gewählt werden, insbesondere hinsichtlich einer Strahlungsart, Strahlungsintensität, Strahlungsenergie, Strahlungsleistung, Wellenlängen oder Wellenlängenbereichen, Frequenzen oder Frequenzbereichen, Strahlungsdauer, Strahlungsprofil, Zeitpunkt für den Beginn der Bestrahlung und/oder Zeitpunkt für das Ende der Bestrahlung.

Es ist ferner möglich, dass alternativ oder zusätzlich dazu im Schritt (d) Bearbeitungsparameter oder die Gesamtheit aller Bearbeitungsparameter für die ersten Abschnitte des Halbleitermaterialbereichs gleich gewählt werden, insbesondere hinsichtlich der Art oder der Geräte, Intensität, Energie, Leistung, hinsichtlich Wellenlängen oder Wellenlängenbereichen, Frequenzen oder Frequenzbereichen, Dauer, Profil, Zeitpunkt für den Beginn der thermischen Behandlung und/oder Zeitpunkt für das Ende der thermischen Behandlung.

Im Schritt (d) kann eine Strahlung zum Erwärmen verwendet wird.

Im Schritt (d) kann eine Infrarotstrahlung zum Erwärmen verwendet wird.

In diesem Fall ist es möglich, dass im Schritt (d) eine Anordnung mit oder aus Infrarotdioden als Wärmequelle verwendet wird, insbesondere zum lokalen oder abschnittsweisen thermischen Behandeln der ersten Abschnitte des Halbleitermaterialbereichs oder von Gruppen erster Abschnitte des Halbleitermaterialbereichs durch Bestrahlen.

Ferner kann es alternativ oder zusätzlich vorgesehen sein, dass im Schritt (c) eine Bestrahlungseinrichtung verwendet wird, dass im Schritt (d) eine thermische Behandlungseinrichtung verwendet wird und dass die Bestrahlungseinrichtung und die thermische Behandlungseinrichtung miteinander – insbesondere fest – geometrisch und/oder zeitlich gekoppelt werden.

In diesem Fall kann als erste Einrichtung und/oder als zweite Einrichtung Rastereinrichtungen, Scaneinrichtungen oder Steppereinrichtungen verwendet werden.

Es ist besonders vorteilhaft, wenn dabei die erste Einrichtung und die zweite Einrichtung in einer gemeinsamen Behandlungseinheit vorgesehen werden.

Bei dem Verfahren bietet es sich insbesondere an, dass beim Schritt (b) ein Resistmaterialbereich (31) mit oder aus einem chemisch verstärkten Resistmaterial oder CAR-Material ausgebildet wird.

Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend weiter erläutert:
Die Erfindung betrifft insbesondere Verfahren zur Verbesserung der Uniformität von Sub-50nm-Strukturen durch thermische Nachbehandlung eines chemisch verstärkten Resists mit Hilfe eines Wärmesteppers.

Die Herstellung von Mikrochips basiert auf dem mikrolithographischen Prozess der Strukturübertragung. Durch diesen Schritt werden die minimalen Strukturdimensionen der einzelnen Schaltkreiselemente, die Packungsdichte und damit der Platzbedarf der Chips definiert. Ziel der Bemühungen aller Chiphersteller ist es, immer kleinere Strukturen, d.h. Schaltkreise auf dem Chip realisieren zu können. Die derzeit üblichen kleinsten Strukturen in der DRAM Speicherherstellung liegen im Bereich von 90 bis 110 nm Strukturbreite.

Bei der Photolithographie kommen so genannte chemisch verstärkte Resists (chemical amplification resists, CAR) für verschiedene optische Lithographie Technologien (248 nm, 193 nm, 157 nm und 13 nm) in großem Umfang zum Einsatz [1]. Die Resists können dabei nach dem Prinzip der säurekatalysierten Spaltung arbeiten. z. B. wird im Falle von positiv arbeitenden Resists dabei aus einer unpolaren chemischen Gruppe, beispielsweise eine Carbonsäure-tert-butylestergruppe, in Gegenwart einer photolytisch erzeugten Säure (Photo Acid) eine polare Carbonsäuregruppe gebildet. In einem anschließenden Entwicklungsschritt wird der belichtete Resistfilm mit wässrig alkalischen Entwicklerlösungen behandelt, wobei die Carbonsäure-reichen, polaren Bereiche wegentwickelt werden und die unbelichteten Resistbereiche stehen bleiben. Im Falle von Negativsystemen erfolgen entsprechende säurekatalysierte Vernetzungsreaktionen.

Diese sauerkatalysierten Abspaltungen bzw. Vernetzungen geschehen in der Regel bei Temperaturen im Bereich von 80 bis 160°C. Die bedeutet, dass im Lithographieprozess Heizschritte notwendig sind, der so genannte PEB oder Post Exposure Bake, d.h. ein nach der Belichtung erfolgender Heizschritt.

Für diesen Post Exposure Bake werden so genannte Hotplates eingesetzt, im Prinzip einfache elektrische Präzisions-Heizplatten, die allerdings eine sehr exakte Temperaturjustierung und -verteilung über die Heizfläche garantieren (typische Toleranzschwankungen über der Heizfläche < 1°C). Die zu prozessierenden Substrate (Siliziumwafer oder auch ein Maskenblank) werden über eine automatisierte Mechanik auf die Heizfläche der Hotplates gelegt und werden somit durch direkten mechanischen Kontakt aufgeheizt. Ebenso möglich ist ein kontaktloses Aufheizen der Substrate über ein sehr dünnes Luftpolster (< 1mm) zwischen Hotplate und Substrat bei so genannten Proximity Hotplates. Dieses Verfahren unter Verwendung von Hotplates wird weltweit großtechnisch als einziges Verfahren zur Prozessierung sowohl der chemisch verstärkten, als auch der nicht verstärkten Lacke eingesetzt.

Durch die zunehmende Verringerung der Strukturgrößen, insbesondere im Bereich von Abmessungen unter 50 nm macht sich hier ein Effekt bemerkbar, den man als First/Last-Die-Effekt oder First/Last-Die-Delay bezeichnen kann. In modernen Belichtungsgeräten wird nicht mehr der gesamte Si-Wafer belichtet, sondern nur einzelne Felder, die einen oder mehrere Chips beinhalten, den so genannten Die. Durch die aufeinander folgende Belichtung der einzelnen Felder – insbesondere im Stepper oder Scanner – entsteht nun ein Zeitunterschied zwischen dem ersten und letzten Belichtungsfeld auf dem Wafer. So sind z. B. beim 256-MBit-Chip auf einem 300 mm Wafer ca. 250 Belichtungsfelder, d.h. bei einem Takt von z. B. 500 ms addiert sich der Delay zwischen erstem und letztem Die zu gut zwei Minuten. Dieser Zeitunterschied kann sich bei hoch auflösender Strukturierung (z. B. in der 157 nm Lithographie) negativ in der erzielten Strukturdimension bemerkbar machen, da er beim PEB auf einer Hotplate durch die Temperung des gesamten Wafers auf einmal nicht berücksichtigt wird. Während in den belichteten Bereichen ein hohes Säurediffusionsvermögen die erwünschte Schutzgruppenabspaltung vorteilhaft beeinflusst, ist eine zeitabhängige seitliche Diffusion (typische mittlere Diffusionslängen liegen im Bereich von 10 nm–30 nm) in die nominell unbelichteten Bereiche unerwünscht, weil diese in Abhängigkeit von der Zeitspanne zwischen Belichtung und PEB (dem so genannten Post Exposure Delay) letztendlich zur Veränderung der Strukturbreiten auf dem Wafer führt [2]. Das Ergebnis ist eine, aus produktionstechnischer Sicht ungenügende Uniformität der Strukturen über dem gesamten Wafer.

Ebenfalls eine Rolle beim First/Last-Die-Effekt spielt die Neutralisierung von Säure durch aminische Verunreinigungen aus der Luft, die nur aufwendig zu kontrollieren sind. Die daraus resultierenden Effekte sind ebenfalls zeitabhängig.

Mit der vorliegende Erfindung soll eine Methode vorgestellt werden, mit der der First/Last-Die-Delay vermieden werden kann. Dies geschieht dadurch, dass der PEB nicht mehr durch eine konventionelle Hotplate erfolgt, sondern durch einen der Belichtung angeschlossenen Wärmestepper.

Die Erfindung löst das Problem dadurch, dass die einzelnen Dies jeweils in einem zeitlich gleichem Abstand zu ihrer vorhergehenden Belichtung wärmebehandelt (getempert) werden. Dies wird dadurch erzielt, dass der belichtete Wafer nicht mehr als gesamter Wafer getempert wird, sondern mit Hilfe eines stepperähnlichen Gerätes, das mittels Wärmstrahlung selektiv ein Belichtungsfeld tempern kann. Dieser Wärmestepper ist an den Die-zu-Die-Belichtungstakt des Belichters angepasst.

Vorteile der Erfindung:

• Durch die selektive Temperung und den angepassten Takt zum Belichtungsgerät wird der First-Last Die Delay komplett vermieden. Für jedes belichtet Feld ist der zeitliche Abstand zwischen Belichtung und PEB gleich.
• Ein solcher Wärmestepper kann analog zu den bisher verwendeten Tracks direkt mit einem Belichtungsgerät verlinkt werden, bzw. in einem geclusterten Track integriert werden. Durch die Verwendung mehrer Stationen wird der Gesamtdurchsatz eines Belichtungsgerätes nicht beeinflusst.
• Durch die Temperung mit Wärmstrahlung ist es nicht mehr nötig, den gesamten Wafer zu erhitzen. Es wird nur noch der wirklich notwendige Bereich des Wafers (nämlich der belichtete Photoresist) getempert. Über die damit verbundene geringere gesamte Wärmkapazität und effektivere Aufheizung des Resists offenbart dies die Möglichkeit, evtl. PEB Zeiten zu verkürzen (bisher werden typischerweise Zeiten von ca. 60–90 Sekunden verwendet).
• Darüber hinaus bietet die Verwendung von Wärmestrahlung die Möglichkeit, den PEB im Vakuum durchzuführen. Hier könnte bei Lithographietechniken, wie z. B. E-beam oder EUV (Extreme UV), die beide im Vakuum stattfinden der PEB quasi in-situ nach der Belichtung ebenfalls im Vakuum durchgeführt werden. Dies hätte den zusätzlichen Vorteil, dass der belichtete Resist vor dem PEB nicht mehr mit Luft und damit mit Aminen in Kontakt kommt.

Der Kern der Erfindung liegt darin, dass der Wafer nicht mehr als Ganzes, sondern jedes einzelne Belichtungsfeld selektiv und angepasst an den Belichtungstakt dieser Felder getempert wird. Damit ist die Zeitspanne zwischen Belichtung und PEB für jedes Feld gleich und CD (Critical Dimension) Schwankungen von Feld zu Feld werden damit komplett vermieden. Die Uniformität über den gesamten Wafer wird dadurch erheblich verbessert.

Beispiel 1
Der Wärmestepper wird mit Hilfe eines getakteten IR-Dioden Arrays realisiert. Die 1A und 1B sollen dieses Prinzip eines IR-Diodenarraysteppers verdeutlichen:
1A zeigt in Aufsicht einen Wafer mit einigen Belichtungsfeldern, die auch Die genannt werden. Zur Vereinfachung sind die Dies nicht maßstabsgetreu und nicht vollständig abgebildet. Bei 1B ist ein Schema eines Wärmesteppers mit einem IR-Diodenarray in transparenter Ansicht von oben dargestellt. Unterhalb des Arrays wird der belichtete Wafer in den Wärmestepper über einen geeigneten Handler gefahren und justiert. Das Array ist so angeordnet, dass sich die Dies nach dem Beladen genau unterhalb der Dioden befinden und jedem Die ein Diodenarray gegen übersteht.
2 schematisiert den Betrieb des Wärmesteppers. Die Strahlungscharakteristik des Arrays ist so ausgelegt, dass genau ein Die erwärmt wird. Dies kann über geeignete Wärmeschilde z. B. aus Stahl erfolgen. Durch das getaktete Zuschalten und Abschalten der Arrays synchron zum Belichter kann der zeitliche Abstand zwischen Belichtung und PEB für alle Felder gleich gehalten werden. Parallel dazu wird der Wafer von der Unterseite auf einer definierten Temperatur gehalten, um ein Abkühlen des erwärmten Resists nach Abschalten des Arrays zu ermöglichen. Im Anschluss wird der Wafer zur Weiterprozessierung aus dem Stepper gefahren.
Beispiel 2
In dieser Variante wird das in Beispiel 1 verwendete getaktete IR-Diodenarray durch eine Strahlungsheizung mit variabler Blende ersetzt. Die Strahlungsheizung besteht z. B. aus elektrischen Heizelementen. Auch ein Quarzstrahler – insbesondere ohne UV-Anteil – kann verwendet werden. Das Blendensystem ist so realisiert, dass über jedem Die eine gekühlte Einzelblende angeordnet ist die z. B. nach oben geklappt wird. Diese Blenden werden entsprechend dem Belichtungstakt geöffnet und wieder geschlossen. Im Prinzip wird dann jeder Die analog zu 2 in Beispiel 1 erwärmt.
Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Figuren erläutert, welche exemplarisch Ausführungsformen der Erfindung zeigen:
1A, 1B sind schematische Draufsichten, die Zwischenzustände einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens zeigen.
2 ist eine Draufsicht auf einen weiteren Zwischenzustand einer Ausführungsform des erfindungsgemäßen Verfahrens.
3A–3H sind schematische und geschnittene Seitenansichten, die Zwischenzustände zeigen, die bei einer Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.
Nachfolgend werden strukturell und/oder funktionell ähnliche oder äquivalente Strukturen oder Verfahrensschritte mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine Detailbeschreibung der strukturellen Elemente oder Verfahrensschritte wiederholt.
Die 1A, 1B und 2 zeigen in Form schematischer Draufsichten Zwischenzustände, die bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Lithografiemaske 40 auf einem Halbleitermaterialbereich 20 erreicht werden.
In der 1A ist ein Halbleitermaterialbereich 20 mit einem Oberflächenbereich 20a dargestellt. Der Halbleitermaterialbereich 20 kann auch als Wafer bezeichnet werden. Auf dem Wafer sind bestimmte erste Abschnitte D1 bis Dn dargestellt, deren Gesamtheit den so genannten Bearbeitungsteilbereich 50 auf dem Wafer 20 bilden. Die ersten Abschnitte D1 bis Dn werden auch als Belichtungsfelder, Bearbeitungsfelder oder als so genannte Dies bezeichnet. Diese Dies D1 bis Dn bilden praktisch diejenigen Bereiche des gesamten Halbleitermaterialbereichs 20, welche nach dem Ablauf des gesamten Herstellungsvorgangs dann aus dem Wafer 20 herausgelöst und vereinzelt werden, um dann jeweils für sich entsprechende Halbleiterschaltungsmodule oder Chips zu bilden. Die Abschnitte D1 bis Dn oder Dies D1 bis Dn definieren praktisch auch diejenigen Bereiche im gesamten Halbleitermaterialbereich 20, in denen jeweils der erfindungsgemäße Belichtungsvorgang (c) zur Strukturierung des Resistmaterialbereichs 31 stattfindet, der auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ausgebildet ist, hier in der 1A aber nicht explizit dargestellt wird. Im Verband der Halbleitermaterialbereichs 20 bilden die ersten Abschnitte D1, ..., Dn, die hier mit den zweiten Abschnitten D1', ...., Dn' übereinstimmen, den Bearbeitungsteilbereich 50 des Halbleitermaterialbereichs 20.
Die 1B zeigt eine Bearbeitungseinrichtung 100 in Form eines so genannten Wärmesteppers 100, welcher über den Wafer 20 mit dem belichteten Resistmaterialbereich 32 auf dessen Oberfläche 20a angeordnet ist. Schematisch angedeutet sind in jedem der Abschnitte, Belichtungsfelder oder Dies D1, ..., Dn Infrarotdioden I1 bis I4, welche jeweils über dem zu bearbeitenden Abschnitt D1, ..., Dn liegen und bei einer entsprechenden Wärmebehandlung (d) mit Wärmestrahlung beaufschlagen.
Die 2 zeigt in schematischer und perspektivischer Ansicht den Prozess (d) des Beaufschlagens eines der Abschnitte Dj mit Infrarotstrahlung durch die Infrarotdioden I1 bis I4 der Bearbeitungseinrichtung 100, also des Wärmesteppers, wobei deutlich wird, dass die Infrarotdioden I1 bis I4 tatsächlich das jeweils geometrisch zugeordnete Belichtungsfeld Dj, also den entsprechenden Die Dj mit Infrarotstrahlung bestrahlen.
Die Abfolge der 3A bis 3H zeigen in geschnittener Seitenansicht schematisch Zwischenzustände, die bei einer anderen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.
Im Zwischenzustand der 3A wird zunächst ein Halbleitermaterialbereich 20 oder Wafer 20 mit einem Oberflächenbereich 20a bereitgestellt.
Im Übergang zum Zwischenzustand, der in der 3B dargestellt ist, wird dann auf dem Oberflächenbereich 20a des Wafers 20 ein Resistmaterialbereich 31 mit einem Oberflächenbereich 31a ausgebildet.
Im Übergang zu dem in 3C gezeigten Zwischenzustand wird zunächst ein erster Abschnitt D1 des Halbleitermaterialbereichs 20 mit dem darüber vorgesehenen Resistmaterialbereich 31 durch eine Bestrahlungseinrichtung L bestrahlt, so dass an der Stelle dieses ersten Abschnitts D1 des Halbleitermaterialbereichs 20 der dort vorliegende Resistmaterialbereich 31 mittels Strahlungsbeaufschlagung strukturiert wird.
Im Übergang zu der in 3D gezeigten Situation ist dann die Bestrahlungseinrichtung L an die Position eines zweiten Abschnitts D2 des Halbleitermaterialbereichs 20 mit dem darüber vorgesehenen Resistmaterialbereich 31 positioniert und führt dort eine entsprechende Bestrahlung aus, wodurch dort wiederum der Resistmaterialbereich 31 mittels Licht strukturiert wird.
Die 3E zeigt den Halbleitermaterialbereich 20 nach Abschluss des Vorgangs (c) des Bestrahlens, wobei auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 nunmehr der strukturiert bestrahlte Resistmaterialbereich 32 vorliegt.
Im Übergang zum Zwischenzustand der 3F wird dann die thermische Behandlungseinrichtung oder Wärmebehandlungseinrichtung W im Bereich des ersten Abschnitts D1 des Halbleitermaterialbereichs 20 mit dem strukturiert bestrahlten Resistmaterialbereich 32 positioniert, und es wird eine entsprechende thermische Nachbehandlung (d) lokal für den ersten Abschnitt D1 durchgeführt.
Im Übergang zum Zwischenzustand der 3G wird dann die Wärmebehandlungseinrichtung W an die Position eines anderen ersten Abschnitts D2 gebracht, wobei dann dort lokal für diesen weiteren ersten Abschnitt D2 der thermische Nachbehandlungsschritt (d) durchgeführt wird.
Die 3H zeigt dann den strukturiert thermisch nachbehandelten Wafer 20 mit den entsprechenden ersten Abschnitten D1 und D2 des Halbleitermaterialbereichs 20 mit dem darüber vorgesehenen strukturiert thermisch nachbehandelten Resistmaterialbereich 33, wobei dann nachfolgend der hier nicht weiter dargestellte Entwicklungsvorgang (e) an der so erhaltenen Struktur durchgeführt werden muss.
Zitierte Literatur

[1] Solid State Technology, Vol. 39, Nr. 7, S. 164–173, (1996)
[2] (W. Hinsberg et al., „Extendibility of Chemically Amplified Resists: Another Brick Wall?", Pro. SPIE Vol. 5039 (2003), Seite 1)

20: Halbleitermaterialbereich, Wafer
20a: Oberflächenbereich
31: Resistmaterialbereich
31a: Oberflächenbereich
32: strukturiert belichteter Resistmaterialbe
: reich
32a: Oberflächenbereich
33: strukturiert thermisch nachbehandelter
: Resistmaterialbereich
33a: Oberflächenbereich
50: Bearbeitungsteilbereich
100: Behandlungsvorrichtung
D1, ..., Dn: erste Abschnitte des Halbleitermaterialbe
: reichs 20
D1', ..., Dn': zweite Abschnitte des Halbleitermaterialbe
: reichs 20
I1–I4: Infrarotdioden
L1, L2: Belichtungseinrichtung
W1, W2: Wärmebehandlungseinrichtung
Δt1, ..., Δtn: Zeitspannen vom Ende des Belichtens bis zum
: Beginn des thermischen Nachbehandelns für
: erste Abschnitte D1, ..., Dn

Claims

Verfahren zum Ausbilden einer Lithografiemaske auf einem Halbleitermaterialbereich, mit den Schritten: (a) Bereitstellen eines Halbleitermaterialbereichs (20) mit einem Oberflächenbereich (20a), (b) Ausbilden eines Resistmaterialbereichs (31) mit einem Oberflächenbereich (31a) auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) oder auf einem Bearbeitungsteilbereich (50) davon, (c) gesteuertes Bestrahlen des Resistmaterialbereichs (31) und dadurch Ausbilden eines strukturiert bestrahlten Resistmaterialbereichs (32) zumindest auf dem Bearbeitungsteilbereich (50), (d) thermisches Nachbehandeln des strukturiert bestrahlten Resistmaterialbereichs (32) zumindest im Bearbeitungsteilbereich (50) und dadurch Ausbilden eines thermisch nachbehandelten Resistmaterialbereichs (33) und (e) Entwickeln des thermisch nachbehandelten Resistmaterialbereichs (33) zumindest im Bearbeitungsteilbereich (50) und dadurch Ausbilden eines strukturierten Resistmaterialbereichs (34) als Maskenstruktur (40) auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) oder auf einem Bearbeitungsteilbereich (50) davon, – wobei der Schritt (c) in Bezug auf den mit dem Resistmaterialbereich (31) ausgebildeten Halbleitermaterialbereich (20) räumlich abschnittsweise mit ersten räumlichen Abschnitten (D1, ..., Dn) des Halbleitermaterialbereichs (20) durchgeführt wird, – wobei der Schritt (d) in Bezug auf den mit dem strukturiert belichteten Resistmaterialbereich (32) ausgebildeten Halbleitermaterialbereich (20) räumlich abschnittsweise mit zweiten räumlichen Abschnitten (D1', ..., Dn') des Halbleitermaterialbereichs (20) durchgeführt wird und dadurch die ersten Abschnitte (D1, ..., Dn) des mit dem strukturiert belichteten Resistmaterialbereich (32) ausgebildeten Halbleitermaterialbereichs (20) thermisch nachbehandelt werden und – wobei für jeden der ersten Abschnitte (D1, ..., Dn) die jeweilige Zeitspanne (Δt1, ..., Δtn) jeweils beginnend mit dem Ende des Belichtens des jeweiligen ersten Abschnitts (D1, ..., Dn) des Halbleitermaterialbereichs (20) und jeweils endend mit dem Beginn des thermischen Nachbehandelns des jeweiligen ersten Abschnitts (D1, ..., Dn) des Halbleitermaterialbereichs (20) gleich ist, – dass die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) mit derselben Bearbeitungsqualität zumindest in den Schritten (c) und (d) bearbeitet werden.
Verfahren nach Anspruch 1, bei welchem die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) und/oder die zweiten Abschnitte (D1', ..., Dn') des Halbleitermaterialbereichs (20) so gewählt werden, dass sie den Bearbeitungsteilbereich (50) des Halbleitermaterialbereichs (20) überdecken.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) und/oder die zweiten Abschnitte (D1', ..., Dn') des Halbleitermaterialbereichs (20) so gewählt werden, dass ein erster Abschnitt (Dj; j = 1, ..., n) des Halbleitermaterialbereichs (20) mit genau einem zweiten Abschnitt (Dj'; j = 1, ..., n) des Halbleitermaterialbereichs (20) korrespondiert, insbesondere mit diesem identisch ist.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem jeder erste Abschnitt (D1, ..., Dn) des Halbleitermaterialbereichs (20) und/oder jeder zweite Abschnitt (D1', ..., Dn') des Halbleitermaterialbereichs (20) mit einem Die korrespondieren.
Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, bei welchem jeder erste Abschnitt (D1, ..., Dn) des Halbleitermaterialbereichs (20) und/oder jeder zweite Abschnitt (D1', ..., Dn') des Halbleitermaterialbereichs (20) mit einer, insbesondere zusammenhängenden, Gruppe von Dies korrespondieren.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem in den Schritten (c) und (d) die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) einzeln und/oder in Gruppen von ersten Abschnitten (D1, ..., Dn) des Halbleitermaterialbereichs (20) in einer für beide Schritte (c) und (d) festen zeitlichen Abfolge bearbeitet werden.
Verfahren nach Anspruch 6, bei welchem im Schritt (e) die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) einzeln und/oder in Gruppen erster Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) in der für die Schritte (c) und (d) festen zeitlichen Abfolge bearbeitet werden.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem im Schritt (c) Bearbeitungsparameter oder die Gesamtheit aller Bearbeitungsparameter für die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) gleich gewählt werden, insbesondere hinsichtlich einer Strahlungsart, Strahlungsintensität, Strahlungsenergie, Strahlungsleistung, Wellenlängen oder Wellenlängenbereichen, Frequenzen oder Frequenzbereichen, Strahlungsdauer, Strahlungsprofil, Zeitpunkt für den Beginn der Bestrahlung und/oder Zeitpunkt für das Ende der Bestrahlung.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem im Schritt (d) Bearbeitungsparameter oder die Gesamtheit aller Bearbeitungsparameter für die ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) gleich gewählt werden, insbesondere hinsichtlich der Art oder der Geräte, Intensität, Energie, Leistung, hinsichtlich Wellenlängen oder Wellenlängenbereichen, Frequenzen oder Frequenzbereichen, Dauer, Profil, Zeitpunkt für den Beginn der thermischen Behandlung und/oder Zeitpunkt für das Ende der thermischen Behandlung.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem im Schritt (d) eine Strahlung zum Erwärmen verwendet wird.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem im Schritt (d) Infrarotstrahlung zum Erwärmen verwendet wird.
Verfahren nach Anspruch 11, bei welchem im Schritt (d) eine Anordnung mit oder aus Infrarotdioden (I1, I2, I3, I4) als Wärmequelle (W1, W2) verwendet wird, insbesondere zum lokalen oder abschnittsweisen thermischen Behandeln der ersten Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) oder von Gruppen erster Abschnitte (D1, ..., Dn) des Halbleitermaterialbereichs (20) durch Bestrahlen.
Verfahren nach einem der vorangehenden Ansprüche, – bei welchem im Schritt (c) eine Bestrahlungseinrichtung (L1, L2) verwendet wird, – bei welchem im Schritt (d) eine thermische Behandlungseinrichtung (W1, W2) verwendet wird und – bei welchem die Bestrahlungseinrichtung (L1, L2) und die thermische Behandlungseinrichtung (W1, W2) miteinander – insbesondere fest – geometrisch und/oder zeitlich gekoppelt werden.
Verfahren nach Anspruch 13, bei welchem als erste Einrichtung (L1, L2) und/oder als zweite Einrichtung (W1, W2) Rastereinrichtungen, Scaneinrichtungen oder Steppereinrichtungen verwendet werden.
Verfahren nach einem der vorangehenden Ansprüche 13 oder 14, bei welchem die erste Einrichtung (L1, L2) und die zweite Einrichtung (W1, W2) in einer gemeinsamen Behandlungseinheit (100) vorgesehen werden.
Verfahren nach einem der vorangehenden Ansprüche, bei welchem beim Schritt (b) der Resistmaterialbereich (31) mit oder aus einem chemisch verstärkten Resistmaterial oder CAR-Material ausgebildet wird.