DE102004042348A1

DE102004042348A1 - ESD-Halbleiterbauelement mit erhöhter ESD-Robustheit

Info

Publication number: DE102004042348A1
Application number: DE200410042348
Authority: DE
Inventors: Nils Dr. 81675 München Jensen
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-09-01
Filing date: 2004-09-01
Publication date: 2006-03-09
Anticipated expiration: 2024-09-02
Also published as: DE102004042348B4

Abstract

Es wird ein ESD-Halbleiterbauelement vorgeschlagen, welches einen in einen Halbleiterkörper (1) und einen Verdrahtungsbereich (2) eingebetteten Bipolartransistor umfasst. Im Bipolartransistor ist zwischen die Emitter- (4) und die Basiszone (5) ein Widerstand (6) geschalten, wobei eine leitende Verbindung durch den Verdrahtungsbereich (2) zur Emitterzone (4) mindestens teilweise über den Widerstand (6) geführt wird. Dadurch wird im ESD-Belastungsfall eine gleichmäßigere Erwärmung des ESD-Halbleiterbauelements erreicht, wodurch die Robustheit zunimmt.

Description

Die Erfindung betrifft ein ESD-Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1. ESD-Halbleiterbauelemente, unter denen auch integrierte Halbleiterschaltungen verstanden werden sollen, dienen zum Schutz gegen elektrostatische Entladungen (ESD, Electrostatic Discharge).
Im Bereich integrierter Halbleiterschaltungen müssen besondere Vorkehrungen getroffen werden, um die Schaltungen vor einer zerstörerischen Belastung durch ESD zu schützen. Im ESD-Belastungsfall fließen kurzzeitig typischerweise Ströme mit Amplituden im Bereich von einigen bis einigen zehn Ampere durch die Schaltung. Damit der Entladestrom nicht in die Schaltungsblöcke fließt und die darin enthaltenen Halbleiterbauelemente zerstört, werden in die Schaltung ESD-Halbleiterbauelemente integriert, welche im Falle einer ESD Belastung den Entladestrom abführen und so die Schaltung vor einer Stromüberbelastung schützen. Häufig kommen als ESD-Halbleiterbauelemente besonders gestaltete Dioden, Thyristoren oder auch Bipolartransistoren bzw. die in Halbleiterbauelementen wie etwa MOS- (Metal Oxide Semiconductor) oder DMOS- (Double diffused MOS) Transistoren vorhandenen parasitären Bipolartransistoren zum Einsatz. Die parasitären Bipolartransistoren werden etwa bei MOS Transistoren durch die Wannenzone als Basiszone, durch die Sourcezone als Emitterzone und durch die Drainzone als Kollektorzone gebildet und durch den Verschiebe- zuzüglich Avalanchestrom des gesperrten bzw. im Durchbruch betriebenen Kollektor-Basis-Übergangs gezündet. Hierbei erzeugt der Verschiebe- bzw. Avalanchestrom über dem Widerstand der Basiszone zum Basisanschluss hin einen Spannungsabfall, wodurch die Emitter-Basis-Diode leitend wird und den Bipolartransistor einschaltet.

Der Erfindung liegt die Aufgabe zugrunde, ein integriertes ESD-Halbleiterbauelement bereitzustellen, das sich durch eine erhöhte ESD-Robustheit im Vergleich zu ESD-Halbleiterbauelementen ähnlicher Größe und ähnlichen Aufbaus auszeichnet.

Gelöst wird diese Aufgabe durch ein ESD-Halbleiterbauelement mit den Merkmalen des unabhängigen Patentanspruchs 1. Bevorzugte Ausführungsformen des ESD-Halbleiterbauelements werden in den Unteransprüchen erfasst.

Das erfindungsgemäße ESD-Halbleiterbauelement weist einen in einen Halbleiterkörper eingebetteten Bipolartransistor auf. Der Halbleiterkörper grenzt über einen Oberflächenbereich an einen Verdrahtungsbereich an, der der leitenden Verbindung zwischen den im Halbleiterkörper eingebetteten Halbleiterbauelementen sowie deren Ansteuerung dient und ebenso passive Bauelemente wie etwa Widerstände und Kapazitäten enthalten kann. Der Oberflächenbereich ist im Wesentlichen durch eine erste und eine zweite Erstreckungsrichtung aufgespannt, wobei ein Schnitt entlang der ersten Erstreckungsrichtung senkrecht durch den Oberflächenbereich in den Halbleiterkörper hinein im Wesentlichen einen Querschnitt des ESD-Halbleiterbauelements darstellt und über die zweite Erstreckungsrichtung die aktive Größe des Halbleiterbauelements bestimmt wird. Mit anderen Worten, der Strom fließt im ESD-Belastungsfall bei dessen Projektion auf den Oberflächenbereich im Wesentlichen entlang der ersten Erstreckungs richtung und weniger entlang der zweiten Erstreckungsrichtung. Erfindungsgemäß weist das ESD-Halbleiterbauelement einen Widerstand zwischen Emitterzone und Basiszone auf, wobei eine leitende Verbindung durch den Verdrahtungsbereich zur Emitterzone mindestens teilweise über den Widerstand geführt wird. Damit fließt ein Strom aus oder in die Emitterzone zumindest teilweise über den Widerstand und die Emitterzone ist nicht unabhängig von der Basiszone ansteuerbar.

In einer möglichen Ausführungsform entspricht der Bipolartransistor des ESD-Halbleiterbauelements einem parasitären Bipolartransistor eines MOS-Transistors vom n-Leitungstyp, welcher eine Wannenzone vom p-Leitungstyp, eine Sourcezone vom n⁺-Leitungstyp und eine Drainzone vom n⁺-Leitungstyp aufweist. Im ESD-Belastungsfall entspricht die Wannenzone der Basiszone, die Sourcezone der Emitterzone und die Drainzone der Kollektorzone des parasitären Bipolartransistors.

Bei einer anderen Ausführungsform des erfindungsgemäßen ESD-Halbleiterbauelements ist der Bipolartransistor ein parasitärer Bipolartransistor eines MOS-Transistors vom p-Leitungstyp, der eine Wannenzone vom n-Leitungstyp, eine Sourcezone vom p⁺-Leitungstyp und eine Drainzone vom p⁺-Leitungstyp aufweist. Im ESD-Belastungsfall entspricht die Wannenzone der Basiszone, die Sourcezone der Emitterzone und die Drainzone der Kollektorzone des parasitären Bipolartransistors.

Eine weitere, vorteilhafte Ausführungsform des erfindungsgemäßen ESD-Halbleiterbauelements ist durch einen DMOS-Transistor gegeben, dessen parasitärer Bipolartransistor durch eine Bodyzone vom p-Leitungstyp, eine Sour cezone vom n⁺-Leitungstyp und eine Drainzone vom n⁺-Leitungstyp gebildet wird. Im ESD-Belastungsfall entspricht die Bodyzone der Basiszone, die Sourcezone der Emitterzone und die Drainzone der Kollektorzone des parasitären Bipolartransistors.

In einer besonders bevorzugten Ausführungsform weist das ESD-Halbleiterbauelement im Verdrahtungsbereich eine bestleitende Metallisierungslage mit einer bestimmten Schichtleitfähigkeit auf, wobei die Schichtleitfähigkeit des Widerstands um wenigstens den Faktor 1000 kleiner ist als die bestimmte Schichtleitfähigkeit.

Vorteilhaft ist eine Struktur, bei der im ESD-Halbleiterbauelement die Emitterzone eine bestimmte Ausdehnung und auch der Widerstand eine Ausdehnung im Oberflächenbereich entlang der zweiten Erstreckungsrichtung aufweisen, wobei die Ausdehnung des Widerstands entlang der zweiten Erstreckungsrichtung im Wesentlichen mit der bestimmten Ausdehnung der Emitterzone übereinstimmt.

Ebenso kann es vorteilhaft sein, den Widerstand entlang der zweiten Erstreckungsrichtung zumindest teilweise zu unterbrechen, wobei die Unterbrechung des Widerstands zu einer Mehrzahl von parallelgeschalteten Teilwiderständen führt. Durch die Unterbrechung des Widerstands entlang der zweiten Erstreckungsrichtung und der daraus folgenden Parallelschaltung der Teilwiderstände kann der resultierende Ersatzwiderstand höhere Werte annehmen als bei durchgehender Ausdehnung entlang der zweiten Erstreckungsrichtung. Hierdurch bietet sich eine Möglichkeit, den Wert des Widerstands flexibel zu gestalten.

Besonders vorteilhaft ist es, die Unterbrechung des Widerstands entlang der zweiten Erstreckungsrichtung periodisch zu gestalten. Neben dem Vorteil der flexiblen Gestaltung des Wertes des Widerstands durch die Unterbrechung entlang der zweiten Erstreckungsrichtung bietet sich hier weiterhin der Vorteil, dass die Emitterzone entlang der zweiten Erstreckungsrichtung symmetrisch an den Widerstand angeschlossen werden kann.

Besonders bevorzugt wird gemäß einer weiteren Ausführungsform des erfindungsgemäßen ESD-Halbleiterbauelements, dass der Verdrahtungsbereich eine bestimmte Metallisierungslage aufweist, welche über wenigstens eine Kontaktöffnung mit der Emitterzone verbunden ist und diese entlang der ersten Erstreckungsrichtung asymmetrisch über die wenigstens eine Kontaktöffnung an die bestimmte Metallisierungslage anschließt. Diese Ausführungsform kann dem Ziel dienen, den Wert des Widerstands der Metallisierungslage zwischen Emitterzone und Widerstand zu minimieren, um die Änderung der Stromverteilung entlang der zweiten Erstreckungsrichtung zwischen Widerstand und Emitterzone möglichst klein zu halten.

In einer weiteren bevorzugten Ausführungsform ist eine leitende Verbindung zwischen der Emitterzone und der Basiszone mit mindestens einer Metallisierungslage des Verdrahtungsbereichs sowie dem Widerstand hergestellt.

Besonders vorteilhaft ist es, wenn die mindestens eine Metallisierungslage entlang der zweiten Erstreckungsrichtung zumindest teilweise unterbrochen ist. Eine derartige Ausführung kann dem Ziel dienen, den Wert des Widerstands der mindestens einen Metallisierungslage zwischen Emitterzone und Widerstand zu minimieren, um die Änderung der Stromverteilung durch die Metallisierungslage entlang der zweiten Erstreckungsrichtung zwischen Widerstand und Emitterzone möglichst klein zu halten. Durch die Unterbrechung der mindestens einen Metallisierungslage entlang der zweiten Erstreckungsrichtung und der daraus folgenden Parallelschaltung der Teilwiderstände kann der resultierende Ersatzwiderstand der mindestens einen Metallisierungslage höhere Werte annehmen als bei ununterbrochener Ausdehnung entlang der zweiten Erstreckungsrichtung.

Vorteilhaft ist auch eine periodische Unterbrechung der mindestens einen Metallisierungslage entlang der zweiten Erstreckungsrichtung, da hierdurch die Emitterzone entlang der zweiten Erstreckungsrichtung symmetrisch an den Widerstand angeschlossen werden kann.

In einer anderen bevorzugten, alternativen Ausführungsform ist der Widerstand unmittelbar über eine oder eine Mehrzahl von Kontaktöffnungen an die Emitterzone und die Basiszone angeschlossen. Hierdurch entfällt eine leitende Verbindung zwischen Emitterzone und Widerstand über eine Metallisierungslage, so dass ein asymmetrisch fließender Strom in der Emitterzone entlang der zweiten Erstreckungsrichtung näherungsweise asymmetrisch in den Widerstand fließt.

In einer bevorzugten Ausführungsform besteht der Widerstand aus polykristallinem Silizium.

Alternativ hierzu ist ebenso eine Integration des Widerstands, insbesondere als diffundierter Widerstand, in den Halbleiterkörper möglich.

Hinsichtlich der geometrischen Anordnung der Emitterzone ist es besonders vorteilhaft, wenn die Emitterzone im Oberflächenbereich wenigstens eine geschlossene Fläche bildet, wobei die wenigstens eine geschlossene Fläche mindestens zwei Spiegelachsen innerhalb des Oberflächenbereichs hat. Es ist also in vorteilhafter Weise grundsätzlich denkbar, die Emitterzone im Oberflächenbereich mit der Symmetrie eines regelmäßiges x-Ecks, wobei x als gerade Zahl angenommen wird, zu gestalten, was zu x/2 Spiegelachsen innerhalb des Oberflächenbereichs führt. Hiermit wird als vorteilhaft vorgeschlagen, eine runde Geometrie der Emitterzone auch durch ein regelmäßiges Vieleck anzunähern, um beispielsweise photolithografischen Begrenzungen gerecht zu werden.

Es ist besonders vorteilhaft, die wenigstens eine geschlossene Fläche im Oberflächenbereich im Wesentlichen rund zu gestalten.

Alternativ dazu kann es besonders vorteilhaft sein, die wenigstens eine geschlossene Fläche im Oberflächenbereich im Wesentlichen in einer Geometrie eines regelmäßigen Sechsecks zu formen.

Hinsichtlich der geometrischen Anordnung der Basiszone ist es besonders vorteilhaft, wenn die Basiszone im Oberflächenbereich wenigstens eine bestimmte geschlossene Fläche bildet, wobei die wenigstens eine bestimmte geschlossene Fläche mindestens zwei Spiegelachsen innerhalb des Oberflächenbereichs hat. Es ist also in vorteilhafter Weise grundsätzlich denkbar, die Basiszone im Oberflächenbereich mit der Symmetrie eines regelmäßiges x-Ecks, wobei x als gerade Zahl angenommen wird, zu gestalten, was zu x/2 Spiegelachsen innerhalb des Oberflächenbereichs führt.

Es ist besonders vorteilhaft, die wenigstens eine bestimmte geschlossene Fläche im Oberflächenbereich im Wesentlichen rund zu gestalten.

Alternativ dazu kann es besonders vorteilhaft sein, die wenigstens eine bestimmte geschlossene Fläche im Oberflächenbereich im Wesentlichen in einer Geometrie eines regelmäßigen Sechsecks zu formen. Diese vorteilhafte Ausbildungsform bietet gegenüber einer rechteckigen Gestaltung der Basiszone den Vorteil, dass im Falle einer geschlossenen Basisfläche elektrische Feldkrümmungen lediglich in der ersten Erstreckungsrichtung auftreten und nicht, wie bei einer rechteckigen Geometrie der Fall, entlang der ersten und der zweiten Erstreckungsrichtung.

Die angegebenen Leitfähigkeitstypen können auch jeweils umgekehrt sein. Das heißt, anstatt der p-Leitfähigkeit kann die n-Leitfähigkeit angewandt werden, wenn die n-Leitfähigkeit durch die p-Leitfähigkeit ersetzt wird. Der Halbleiterkörper besteht vorzugsweise aus Silizium. Es können aber auch andere Halbleitermaterialien vorgesehen werden, wie beispielsweise SiC, AIIIBV (etwa GaAs), usw.

Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
1 ist eine Querschnittsansicht einer bevorzugten Ausführungsform des ESD-Halbleiterbauelements.
2 zeigt einen Querschnitt durch einen NMOS Transistor nach dem Stand der Technik.
3 – 6 sind Draufsichten auf den Oberflächenbereich von bevorzugten Ausführungsformen des ESD-Halbleiterbauelements mit der Darstellung von Emitterzone, Basiszone, Kontaktöffnungen, Metallisierungslage und Widerstand.
1 zeigt ein ESD-Halbleiterbauelement in Form eines npn-Bipolartransistors. Das erfindungsgemäße Halbleiterbauelement wird innerhalb eines Halbleiterkörpers 1 sowie eines Verdrahtungsbereichs 2 definiert, welche über einen Oberflächenbereich 3 aneinander grenzen. Der Halbleiterkörper 1 wird ausgehend von einem Substrat 8 vom p-Leitungstyp gebildet, auf welches nach dem Einbringen eines Buried Layers 9 vom n⁺-Leitungstyp eine Epitaxieschicht 10 vom n^--Leitungstyp aufgewachsen wird. Der Anschluss des Buried Layers 9 über den Oberflächenbereich 3 an den Verdrahtungsbereich 2 erfolgt über eine Kollektoranschlusszone 11 vom n⁺-Leitungstyp. Die Epitaxieschicht 10 bildet zusammen mit dem Buried Layer 9 und der Kollektoranschlusszone 11 den Kollektor des Bipolartransistors. Die Basis des Bipolartransistors wird durch eine wannenförmige Basiszone 5 vom p-Leitungstyp und eine Basisanschlusszone 7 vom p⁺-Leitungstyp definiert. Alternativ hierzu, jedoch nicht dargestellt, kann die Basiszone 5 bei entsprechend hoher Dotierung auch ohne Basisanschlusszone 7 an den Verdrahtungsbereich 2 angeschlossen werden. Ebenso kann die Basiszone 5 durch mehrere Zonen vom p-Leitungstyp ausgebildet sein. Der Emitter des Bipolartransistors wird über eine Emitterzone 4 vom n⁺-Leitungstyp definiert. Emitterzone 4, Basisanschlusszone 7 und Kollektoranschlusszone 11 werden im Verdrahtungsbereich 2 über Kontaktöffnungen 12 und Vias 14 an die Metallisierungslagen 13,15 angeschlossen.
Ein für die Erfindung wesentlicher Widerstand 6 ist im Verdrahtungsbereich 2 über Isolationsschichten 16,17 vom Halbleiterkörper 1 elektrisch isoliert und über die Kontaktöffnungen 12 und die Metallisierungslage 13 mit der Emitterzone 4 leitend verbunden. Die Isolationsschichten 18,19 trennen die Metallisierungslagen 13,15 elektrisch untereinander und elektrisch gegenüber dem Halbleiterkörper 1.
In 2 ist ein Querschnitt eines herkömmlichen NMOS-Transistors gezeigt, der innerhalb eines Halbleiterkörpers 1 eine Wannenzone 20 vom p-Leitungstyp aufweist. Innerhalb dieser Wannenzone 20 sind eine Wannenanschlusszone 22 vom p⁺-Leitungstyp als auch eine Source- und Drainzone 21,23 vom n⁺-Leitungstyp vorgesehen. Eine Gatezone 24 ist innerhalb des Verdrahtungsbereichs 2 ausgebildet, der über einen Oberflächenbereich 3 an den Halbleiterkörper 1 angrenzt. Der im ESD Belastungsfall aktive parasitäre Bipolartransistor T_p wird durch einen Spannungsabfall über dem Widerstand R_p gezündet, der aufgrund eines Verschiebe- zuzüglich Avalanchestroms des pn-Übergangs zwischen Drainzone 23 und Wannenzone 20, beziehungsweise Kollektorzone und Basiszone des parasitären Bipolartransistors T_p, hervorgerufen wird. Bei der Erfindung wird die Robustheit dieses parasitären Bipolartransistors durch den hier nicht vorhandenen Widerstand zwischen Wannenanschlusszone 22 und Sourcezone 21, bzw. Basiszone und Emitterzone des parasitären Bipolartransistors T_p, erhöht. Ein derartiger Widerstand wird durch den Stand der Technik in keiner Weise angeregt.
Die 3 zeigt eine schematische Draufsicht auf den Oberflächenbereich einer Ausführungsform, welche eine runde Geometrie aufweist. Dargestellt ist die Emitterzone 4, welche über Kontaktöffnungen 12 mit einer Metallisierungslage 13 verbunden ist, die ihrerseits über weitere Kontaktöffnungen 12 an den Widerstand 6 angeschlossen ist. Kontaktöffnungen zur weiteren Verdrahtung des Widerstands 6 sowie der Basisanschlusszone 7 sind nicht dargestellt.
4 ist ebenfalls eine schematische Draufsicht auf den Oberflächenbereich 3 einer Ausführungsform, welche eine runde Geometrie aufweist. Die Ausführungsform der 4 unterscheidet von der Ausführungsform der 3 dadurch, dass der Widerstand 6 entlang der zweiten Erstreckungsrichtung φ periodisch unterbrochen ist.
In 5 ist eine schematische Draufsicht auf den Oberflächenbereich 3 einer Ausführungsform dargestellt, welche eine runde Geometrie aufweist. Die Ausführungsform der 5 unterscheidet sich dadurch von der Ausführungsform der 3, dass die Metallisierungslage 13 zum Anschluss des Widerstands 6 an die Emitterzone 4 entlang der zweiten Erstreckungsrichtung φ periodisch unterbrochen ist.
Die 6 ist ebenfalls eine schematische Draufsicht auf den Oberflächenbereich 3 einer Ausführungsform, welche die Geometrie eines regelmäßigen Sechsecks hat. Ergänzend zu den auch in 3 dargestellten Ebenen der Ausführungsform sind die drei Spiegelachsen S1, S2 und S3 innerhalb des Oberflächenbereichs 3 gezeigt.
Die vorliegende Erfindung soll nun anhand der nachfolgenden Erläuterungen weiter verdeutlicht werden.
Die Robustheit von ESD-Halbleiterbauelementen wird maßgeblich durch thermische Zerstörung im Bereich der Energie dissipierenden Übergänge begrenzt. Die Umwandlung der elektrischen Energie des ESD-Pulses erfolgt etwa bei einem ESD-Halbleiterbauelement in Form eines gezündeten Bipolartransistors thermisch innerhalb des im Avalanche-Durchbruch operierenden Kollektor-Basis-Übergangs. Die thermische Zerstörung erfolgt durch „2nd Breakdown" (zweiter Durchbruch) bei Erreichen einer kritischen Temperatur. Eine homogene Erwärmung des Halbleiterbauelements entlang der Weite, welche als zweite Erstreckungsrichtung bezeichnet wird, zögert die Zerstörung durch 2nd Breakdown zeitlich hinaus, da bei inhomogener Erwärmung des Halbleiterbauelements entlang der zweiten Erstreckungsrichtung die kritische Temperatur und damit die Zerstörung des Halbleiterbauelements früher erreicht wird. Dies kann dadurch veranschaulicht werden, dass zur homogenen Erwärmung des Halbleiterbauelements entlang der zweiten Erstreckungsrichtung bis zur kritischen Temperatur mehr elektrische Energie des ESD- Pulses thermisch umgesetzt werden muss als bei inhomogener Erwärmung. Bei inhomogener Erwärmung erfolgt die Zerstörung, sobald im heißesten Bereich entlang der zweiten Erstreckungsrichtung die kritische Temperatur erreicht wird. Da die Temperatur innerhalb des ESD-Halbleiterbauelements entlang der zweiten Erstreckungsrichtung mit dem Stromfluss entlang dieser Richtung korreliert, ist ein homogener Stromfluss entlang dieser Richtung bis zum Erreichen der kritischen Temperatur wünschenswert. In gängigen ESD-Halbleiterbauelementen mit Bipolartransistor wird die Strom verteilung entlang der zweiten Erstreckungsrichtung vor Erreichen der kritischen Temperatur inhomogen.
Die Erfindung löst dieses Problem, indem zwischen die Emitterzone und die Basiszone des Bipolartransistors oder parasitären Bipolartransistors ein Widerstand geschalten wird, so dass die Emitterzone und die Basiszone nicht unabhängig voneinander angesteuert werden können. Zündet der Bipolartransistor, so wirkt der Widerstand einer Stromlokalisierung entgegen. Dies lässt sich verstehen, indem man die Spannungsverteilung innerhalb des ESD-Halbleiterbauelements entlang der zweiten Erstreckungsrichtung betrachtet. Der Spannungsabfall über der Emitter-/Basis- und Kollektorzone zuzüglich des Spannungsabfalls über der metallischen Zuleitung sowie dem Widerstand selbst ist in der Summe konstant. Eine Stromlokalisierung innerhalb der Emitterzone entlang der zweiten Erstreckungsrichtung führt auch dort zu einem erhöhten Spannungsabfall über dem Widerstand und der metallischen Zuleitung zur Emitterzone. Somit erniedrigt sich an diesen Stellen der Spannungsabfall über der Emitter-/Basis- und Kollektorzone, wodurch die Aktivität des Bipolartransistors an den Stellen niedrigeren Stromflusses wieder zunimmt und dadurch der Strom entlang der zweiten Erstreckungsrichtung homogenisiert wird. Einer Lokalisierung des Stroms wird damit durch den Widerstand entgegengewirkt, der als stromhomogenisierender Widerstand entlang der zweiten Erstreckungsrichtung wirkt und typischerweise einen Schichtwiderstand im Bereich von einigen zehn bis einigen hundert Ω/☐ hat. Eine metallische Zuleitung zwischen Emitterzone und Widerstand führt bei Stromlokalisierung in der Emitterzone entlang der zweiten Erstreckungsrichtung aufgrund des geringen Schichtwiderstands der Metallisierungslage zu einer Aufweitung dieser Strom verteilung. Da im ESD-Belastungsfall jedoch Ströme im Bereich von ein bis einigen zehn Ampere fließen, wird eine lokalisierte Stromverteilung innerhalb der Emitterzone entlang der zweiten Erstreckungsrichtung dem Widerstand trotz einer typischen Metallisierungslagen-Schichtleitfähigkeit im Bereich von ein bis einigen zehn mΩ/☐ nicht homogen zugeführt. Damit setzt die beschriebene Homogenisierung des Stromflusses entlang der zweiten Erstreckungsrichtung in der Emitter-/Basis- und Kollektorzone, wie oben beschrieben wurde, ein.

1: Halbleiterkörper
2: Verdrahtungsbereich
3: Oberflächenbereich
4: Emitterzone mit n⁺-Dotierung
5: Basiszone mit p-Dotierung
6: Widerstand
7: Basisanschlusszone mit p⁺-Dotierung
8: Substrat mit p-Dotierung
9: Buried Layer als Teil des Kollektors mit n⁺-
: Dotierung
10: Epitaxieschicht als Teil des Kollektors mit n^--
: Dotierung
11: Kollektoranschlusszone mit n⁺-Dotierung
12: Kontaktöffnung mit Metallfüllung
13: Metallisierungslage 1
14: Via
15: Metallisierungslage 2
16: dicke Isolationsschicht, z. B. LOCOS
17: dünne Isolationsschicht
18: Isolationsschicht zwischen (13) und (3)
19: Isolationsschicht zwischen (15) und (13)
20: NMOS Wannenzone mit p-Dotierung
21: NMOS Sourcezone mit n⁺-Dotierung
22: NMOS Wannenanschlusszone mit p⁺-Dotierung
23: NMOS Drainzone mit n⁺-Dotierung
24: Gatezone
Rp: Widerstand der Basiszone
S1: Spiegelachse 1
S2: Spiegelachse 2
S3: Spiegelachse 3
Tp: (parasitärer) Bipolartransistor

Claims

ESD-Halbleiterbauelement mit – einem in einen Halbleiterkörper (1) eingebetteten Bipolartransistor, und – einem Verdrahtungsbereich (2), der an einen Oberflächenbereich (3) des Halbleiterkörpers (1) angrenzt, wobei der Oberflächenbereich (3) im Wesentlichen durch eine erste Erstreckungsrichtung (X) sowie durch eine zweite Erstreckungsrichtung (Y,φ) aufgespannt ist, dadurch gekennzeichnet, dass – im ESD-Halbleiterbauelement zwischen eine Emitterzone (4) und eine Basiszone (5) ein Widerstand (6) geschaltet ist, und dass – im ESD-Halbleiterbauelement (1) eine leitende Verbindung durch den Verdrahtungsbereich (2) zur Emitterzone (4) mindestens teilweise über den Widerstand (6) geführt ist.
ESD-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass – der Bipolartransistor ein parasitärer Bipolartransistor eines MOS-Transistors vom n-Leitungstyp ist, welcher eine Wannenzone (20) vom p-Leitungstyp, eine Sourcezone (21) vom n⁺-Leitungstyp und eine Drainzone (23) vom n⁺-Leitungstyp aufweist, und dass – im ESD-Belastungsfall die Wannenzone (20) der Basiszone, die Sourcezone (21) der Emitterzone und die Drainzone (23) der Kollektorzone des parasitären Bipolartransistors entsprechen.
ESD-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass – der Bipolartransistor ein parasitärer Bipolartransistor eines MOS-Transistors vom p-Leitungstyp ist, welcher eine Wannenzone vom n-Leitungstyp, eine Sourcezone vom p-Leitungstyp und eine Drainzone vom p-Leitungstyp aufweist, und dass – im ESD-Belastungsfall die Wannenzone der Basiszone, die Sourcezone der Emitterzone und die Drainzone der Kollektorzone des parasitären Bipolartransistors entsprechen.
ESD-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass – der Bipolartransistor ein parasitärer Bipolartransistor eines DMOS-Transistors vom n-Leitungstyp ist, welcher eine Bodyzone vom p-Leitungstyp, eine Sourcezone vom n-Leitungstyp und eine Drainzone vom n-Leitungstyp aufweist, und dass – im ESD-Belastungsfall die Bodyzone der Basiszone, die Sourcezone der Emitterzone und die Drainzone der Kollektorzone des parasitären Bipolartransistors entsprechen.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – der Verdrahtungsbereich eine bestleitende Metallisierungslage (15) mit einer bestimmten Schichtleitfähigkeit aufweist, – wobei die Schichtleitfähigkeit des Widerstands (6) um wenigstens den Faktor 1000 kleiner ist als die bestimmte Schichtleitfähigkeit.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – die Emitterzone (4) im Oberflächenbereich (3) eine bestimmte Ausdehnung entlang der zweiten Erstreckungsrichtung (Y,φ) aufweist, und dass – der Widerstand (6) im Oberflächenbereich (3) eine Ausdehnung entlang der zweiten Erstreckungsrichtung (Y,φ) besitzt, – wobei die Ausdehnung des Widerstands (6) entlang der zweiten Erstreckungsrichtung (Y,φ) im Wesentlichen mit der bestimmten Ausdehnung der Emitterzone (4) übereinstimmt.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass – der Widerstand (6) entlang der zweiten Erstreckungsrichtung (Y,φ) zumindest teilweise unterbrochen ist, – wobei die Unterbrechung des Widerstands (6) zu einer Mehrzahl von parallelgeschalteten Teilwiderständen führt.
ESD-Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Unterbrechung des Widerstands (6) entlang der zweiten Erstreckungsrichtung (Y,φ) periodisch erfolgt.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass – der Verdrahtungsbereich (2) eine bestimmte Metallisierungslage (13) aufweist, welche über wenigstens eine Kontaktöffnung (12) mit der Emitterzone (4) verbunden ist, – wobei die Emitterzone (4) asymmetrisch über die wenigstens eine Kontaktöffnung (12) entlang der ersten Erstreckungsrichtung an die bestimmte Metallisierungslage angeschlossen ist.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine leitende Verbindung zwischen der Emitterzone (4) und der Basiszone (5) mit mindestens einer Metallisierungslage des Verdrahtungsbereichs (2) sowie dem Widerstand (6) hergestellt wird.
ESD-Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die mindestens eine Metallisierungslage entlang der zweiten Erstreckungsrichtung (Y,φ) zumindest teilweise unterbrochen ist.
ESD-Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass die Unterbrechung der mindestens einen Metallisierungslage entlang der zweiten Erstreckungsrichtung (Y,φ) periodisch erfolgt.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 8 dadurch gekennzeichnet, dass der Widerstand (6) unmittelbar über eine oder eine Mehrzahl von Kontaktöffnungen (9) an die Emitterzone (4) und die Basiszone (5) angeschlossen ist.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Widerstand (6) aus polykristallinem Silizium besteht.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Widerstand (6) in den Halbleiterkörper (1) integriert ist.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass – die Emitterzone (4) im Oberflächenbereich (3) wenigstens eine geschlossene Fläche bildet, – wobei die wenigstens eine geschlossene Fläche mindestens zwei Spiegelachsen innerhalb des Oberflächenbereichs (3) hat.
ESD-Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass die wenigstens eine geschlossene Fläche im Oberflächenbereich (3) im Wesentlichen eine runde Geometrie aufweist.
ESD-Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass die wenigstens eine geschlossene Fläche im Oberflächenbereich (3) im Wesentlichen zu einer Geometrie eines regelmäßigen Sechsecks führt.
ESD-Halbleiterbauelement nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass – die Basiszone (5) im Oberflächenbereich (3) wenigstens eine bestimmte geschlossene Fläche bildet, – wobei die wenigstens eine bestimmte geschlossene Fläche mindestens zwei Spiegelachsen innerhalb des Oberflächenbereichs (3) hat.
ESD-Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, dass die wenigstens eine bestimmte geschlossene Fläche im Oberflächenbereich (3) im Wesentlichen eine runde Geometrie aufweist.
ESD-Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, dass die wenigstens eine bestimmte geschlossene Fläche im Oberflächenbereich (3) im Wesentlichen zu einer Geometrie eines regelmäßigen Sechsecks führt.