DE102004036890A1 - Leiterplattenanordnung - Google Patents

Leiterplattenanordnung Download PDF

Info

Publication number
DE102004036890A1
DE102004036890A1 DE200410036890 DE102004036890A DE102004036890A1 DE 102004036890 A1 DE102004036890 A1 DE 102004036890A1 DE 200410036890 DE200410036890 DE 200410036890 DE 102004036890 A DE102004036890 A DE 102004036890A DE 102004036890 A1 DE102004036890 A1 DE 102004036890A1
Authority
DE
Germany
Prior art keywords
circuit board
hole
signal
printed circuit
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410036890
Other languages
English (en)
Inventor
Roland Dipl.-Ing. Schönholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuerth Elektronik Rot am See GmbH and Co KG
Original Assignee
Wuerth Elektronik Rot am See GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuerth Elektronik Rot am See GmbH and Co KG filed Critical Wuerth Elektronik Rot am See GmbH and Co KG
Priority to DE200410036890 priority Critical patent/DE102004036890A1/de
Publication of DE102004036890A1 publication Critical patent/DE102004036890A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Eine Leiterplattenanordnung enthält in einer Multilayerleiterplatte eine äußere von einer Metallhülse umgebene Abschirmbohrung, die mit einem Füllmaterial ausgefüllt ist. In dem Füllmaterial ist eine zweite ebenfalls metallisierte Bohrung koaxial eingebracht. Die innere Bohrung ist zur Signalführung bestimmt. Durch die koaxiale Anordnung wird eine konstante Abschirmung bzw. ein konstanter Abstand zur Bezugsebene erreicht. Hierdurch wird es möglich, in verschiedene Ebenen eines Multilayers umzusteigen, ohne einen Sprung in der Impedanz hervorzurufen.

Description

  • Die Erfindung geht aus von einer Leiterplatte, in die ein Signal eingeführt werden soll.
  • Bei Multilayer-Leiterplatten ist es häufig erforderlich, in verschiedenen Ebenen ein Hochfrequenzsignal einzuführen. Bei den bisher bekannten Möglichkeiten gibt es hier beispielsweise einen Sprung in der Impedanz, je nach der Ebene, in die das Signal eingeführt werden soll.
  • Im Stand der Technik werden Bohrungen, die einen bestimmten Wert der Impedanz aufweisen müssen bzw. durch die ein hochfrequentes Signal geführt wird, durch eine Vielzahl von geometrisch angeordneten Abschirmbohrungen an die Bezugslage angekoppelt. Diese Art der Ankopplung bzw. Abschirmung ist ungenau und nur bedingt zu simulieren.
  • Der Erfindung liegt die Aufgabe zu Grunde, eine Leiterplattenanordnung bzw. eine Leiterplatte und/oder ein Verfahren zum Herstellen einer Leiterplatte zu schaffen, bei denen es möglich ist, ein Signal in einer konstanten Abschirmung einzuführen.
  • Zur Lösung dieser Aufgabe schlägt die Erfindung eine Leiterplattenanordnung bzw. eine Leiterplatte mit den Merkmalen des Anspruchs 1 und/oder ein Verfahren mit den im Anspruch 5 genannten Merkmalen vor. Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Die Leiterplatte enthält also dort, wo ein Signal eingeführt werden soll, ineinander geschachtelt eine äußere der Abschirmung dienende Bohrung und eine innere der Signalführung dienende Bohrung. Beide Bohrungen sind durch ihre Metallisierung definiert. Zwischen der die Abschirmungsbohrung umgebenden Metallhülse und der Signalbohrung ist ein Füllmaterial vorhanden, das dem Zweck entsprechend ausgewählt ist. Durch die Variationen der Bohrungsdurchmesser und die Auswahl des Füllmaterials der Abschirmungsbohrung lässt sich der exakte gewünschte Impedanzwert der signalführenden Bohrung herstellen.
  • Diese Art eines koaxialen Bohrungssystems ergibt völlig neue Möglichkeiten, Hochfrequenzsignale in einer Leiterplatte zu führen.
  • Besonders sinnvoll ist es, wenn die Signalbohrung koaxial zu der Metallhülse der Abschirmungsbohrung angeordnet ist.
  • In Weiterbildung der Erfindung kann vorgesehen sein, dass die innen liegende Leiterplatte beidseits mit mindestens einer weiteren Lage verpresst ist, die vorzugsweise aus einer isolierenden Schicht und einer leitfähigen Schicht aufgebaut ist.
  • Die Leiterplatte mit der Signalführung wird folgendermaßen hergestellt. Am Anfang wird eine doppelseitige bzw. mehrlagige Leiterplatte hergestellt, die durch sequenzielle Verpressungen den inneren Aufbau eines Multilayers darstellt und im Folgenden als innen liegende Leiterplatte bezeichnet wird.
  • In diese innen liegende Leiterplatte wird mindestens eine Abschirmbohrung mit größerem Durchmesser gebohrt. Die Bohrungswand wird dann metallisiert. Anschließend wird die Bohrung mit dem Füllmaterial gefüllt, beispielsweise einem Lacksystem. Dieses Füllmaterial härtet dann aus. Anschließend wird die Oberfläche des innen liegenden Multilayers planarisiert und strukturiert. Dabei wird das Leiterplattenlayout erzeugt.
  • Anschließend kann in einer weiteren Sequenz auf die innen liegende Leiterplatte beidseits mindestens eine weitere Lage verpresst werden, die aus Isolationsmaterial und einer leitfähigen Schicht aufgebaut ist.
  • In die jetzt innen liegenden Bohrungen des Multilayers werden jetzt die im Durchmesser kleineren Signal führenden Bohrungen gebohrt. Anschließend werden diese metallisiert. Dadurch entsteht das koaxiale System aus Abschirmungsbohrung und Signal führendem Leiter.
  • Weitere Merkmale, Einzelheiten und Vorzüge der Erfindung ergeben sich aus den Ansprüchen und der Zusammenfassung, deren beider Wortlaut durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, der folgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung sowie anhand der Zeichnung. Hierbei zeigen:
  • 1 einen Schnitt durch eine Leiterplatte mit einer Abschirmungsbohrung und einer Signal führenden Bohrung;
  • 2 schematisch eine perspektivische Darstellung der Anordnung, die im Schnitt in 1 dargestellt ist.
  • 3 eine der 1 entsprechende Darstellung bei einer Leiterplattenanordnung mit zwei Sequenzen;
  • 4 eine der 3 entsprechende Darstellung bei einer weiteren Ausführungsform;
  • 5 eine nochmals weitere Ausführungsform.
  • Die Schnittdarstellung der 1, die durch eine Leiterplattenanordnung gelegt ist, zeigt in der Mitte eine Multilayerleiterplatte 1. Durch diese Multilayerleiterplatte 1 ist eine Bohrung 2 hindurch geführt, deren Wand dann mit einer Metallisierung 3 versehen ist. Dadurch wird eine Hülse gebildet, die die Bohrungswand auskleidet. Nach der Metallisierung zur Bildung der Hülse ist die Bohrung mit einem Füllmaterial 7 ausgefüllt, beispielsweise einer Lackschicht, die dann aushärtet. Mit beiden Seiten der Multilayerleiterplatte ist dann eine weitere Schicht 4 verpresst, die auf ihrer der Multilayerleiterplatte zugewandten Seite eine metallische Schicht 5 und weiter außen eine isolierende Schicht 6 aufweist. Die metallische Schicht 5 verbindet sich dadurch mit der Metallisierung der Bohrungswand der Bohrung 2.
  • Anschließend ist koaxial zu der Bohrung 2, die jetzt durch das Füllmaterial 7 ausgefüllt ist, eine weitere in ihrem Durchmesser kleinere Bohrung 8 eingebracht, deren Bohrungswand anschließend ebenfalls metallisiert wird. Mit bei deren Enden der dadurch gebildeten metallischen Hülse 9 ist jeweils eine Leiterbahn 10 verbunden. Der Schnitt der 1 zeigt diese metallische Hülse 9 in Seitenansicht, 2 in teilweise geschnittener Darstellung.
  • Was in 1 für eine einzelne Bohrung beschrieben wurde, gilt natürlich auch für eine Vielzahl von Bohrungen, die in der Leiterplatte 1 angeordnet sein können. 2 zeigt eine dieser koaxialen Bohrungen im Teilschnitt, die andere in teilweiser Ansicht. Auf beiden Seiten der aus der mittleren Leiterplatte 1 und den beiden äußeren Schichten 4 beste henden Einheit sind Signalleitungen 10 vorhanden, die mit der metallischen Hülse 9 der Signal führenden Bohrung 8 verbunden sind.
  • Die 3 zeigt eine Anordnung, bei der zwei Leiterplatten, so wie sie in 1 dargestellt sind, unter Zwischenlage eines Prepregs 11 sequenziell verpresst sind. Dadurch kann mit Hilfe der durchgehenden Bohrungen von der äußeren Signal führenden Bahn 10 ein Signal zu der inneren Signalführung 10 eingekoppelt werden. Die beiden in 3 zu sehenden koaxialen Bohrungen sind durch den Prepreg 11 voneinander getrennt.
  • 4 zeigt eine Anordnung, bei der eine koaxiale Bohrung vollständig durch die beiden Sequenzen hindurch geht. Dadurch wird das eingekoppelte Signal an die Signalbahn 10 in der Mitte der Anordnung eingekoppelt, die beiden Sequenzen gemeinsam ist. Dies ergibt ein "Offset Stripline"-System.
  • 5 zeigt nun eine Anordnung, wo zentral zwei Signalbahnen 10 vorhanden sind, die durch einen Prepreg 11 voneinander getrennt sind. Durch die durchgehende Bohrung wird das Signal damit in beide Sequenzen eingekoppelt. Dies ergibt ein "Broadside Stripline"-System.

Claims (7)

  1. Leiterplattenanordnung mit Signalführung, mit 1.1 einer innen liegenden Leiterplatte (1), 1.2 einer in der Leiterplatte (1) angeordneten Abschirmbohrung (2), die 1.2.1 von einer metallischen Hülse (3) umgeben und 1.2.2 mit Füllmaterial (7) gefüllt ist, sowie mit 1.3 einer Signalbohrung (8), die 1.3.1 in dem Füllmaterial (7) innerhalb der Abschirmbohrung (2) angeordnet und 1.3.2 durchkontaktiert ist.
  2. Leiterplattenanordnung nach Anspruch 1, bei der die Signalbohrung (8) koaxial zu der Metallhülse (3) der Abschirmbohrung (2) angeordnet ist.
  3. Leiterplattenanordnung nach Anspruch 1 oder 2, bei der die innen liegende Leiterplatte (1) beidseits mit mindestens einer weiteren Lage (4) verpresst ist, die aus einer isolierenden (6) und einer leitfähigen Schicht (5) aufgebaut ist.
  4. Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, bei der die Bohrungen einen kreisrunden Querschnitt aufweisen.
  5. Verfahren zur Herstellung einer Leiterplatte (1) mit folgenden Verfahrensschritten: 5.1 in eine Leiterplatte (1) wird ein Loch (2) gebohrt, 5.2 die Bohrungswand des Lochs (2) wird metallisiert, 5.3 in das Innere der Bohrung (2) wird ein Füllmaterial (7) eingebracht, 5.4 in das Füllmaterial (7) wird ein Loch (8) gebohrt, 5.5 das Loch (8) wird metallisiert.
  6. Verfahren nach Anspruch 5, bei dem das innere Loch (8) koaxial zu der metallisierten Wand des äußeren Lochs (2) gebohrt wird.
  7. Verfahren nach Anspruch 5 oder 6, bei dem die Leiterplatte (1) beidseits mit einer weiteren Lage (4) aus einer leitfähigen Schicht (5) und einer Isolierschicht (6) verpresst wird.
DE200410036890 2004-07-19 2004-07-19 Leiterplattenanordnung Withdrawn DE102004036890A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410036890 DE102004036890A1 (de) 2004-07-19 2004-07-19 Leiterplattenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410036890 DE102004036890A1 (de) 2004-07-19 2004-07-19 Leiterplattenanordnung

Publications (1)

Publication Number Publication Date
DE102004036890A1 true DE102004036890A1 (de) 2006-02-16

Family

ID=35668654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410036890 Withdrawn DE102004036890A1 (de) 2004-07-19 2004-07-19 Leiterplattenanordnung

Country Status (1)

Country Link
DE (1) DE102004036890A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1945010A2 (de) 2007-01-11 2008-07-16 Samsung Electronics Co., Ltd. Mehrschichtiges Substrat und elektronisches Gerät damit
CN114531773A (zh) * 2022-02-18 2022-05-24 华为技术有限公司 电路板、雷达和通信设备
CN114900947A (zh) * 2022-04-15 2022-08-12 深南电路股份有限公司 印制电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239385B1 (en) * 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method
US6249242B1 (en) * 1998-08-07 2001-06-19 Hitachi, Ltd. High-frequency transmitter-receiver apparatus for such an application as vehicle-onboard radar system
EP1307078A2 (de) * 2001-10-25 2003-05-02 Hitachi, Ltd. Hochfrequenzschaltungsmodul
DE10305855A1 (de) * 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239385B1 (en) * 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method
US6249242B1 (en) * 1998-08-07 2001-06-19 Hitachi, Ltd. High-frequency transmitter-receiver apparatus for such an application as vehicle-onboard radar system
EP1307078A2 (de) * 2001-10-25 2003-05-02 Hitachi, Ltd. Hochfrequenzschaltungsmodul
DE10305855A1 (de) * 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1945010A2 (de) 2007-01-11 2008-07-16 Samsung Electronics Co., Ltd. Mehrschichtiges Substrat und elektronisches Gerät damit
EP1945010A3 (de) * 2007-01-11 2009-08-26 Samsung Electronics Co., Ltd. Mehrschichtiges Substrat und elektronisches Gerät damit
EP2464202A1 (de) * 2007-01-11 2012-06-13 Samsung Electronics Co., Ltd. Mehrschichtiges Substrat und elektronisches Gerät damit
CN101222824B (zh) * 2007-01-11 2012-06-27 三星电子株式会社 多层基底及具有该多层基底的电子装置
US8502085B2 (en) 2007-01-11 2013-08-06 Samsung Electronics Co., Ltd. Multi-layer substrate with a via hole and electronic device having the same
KR101335987B1 (ko) 2007-01-11 2013-12-04 삼성전자주식회사 다층 인쇄회로기판
CN114531773A (zh) * 2022-02-18 2022-05-24 华为技术有限公司 电路板、雷达和通信设备
CN114900947A (zh) * 2022-04-15 2022-08-12 深南电路股份有限公司 印制电路板

Similar Documents

Publication Publication Date Title
DE4138818B4 (de) Gehäuse zur Aufnahme elektronischer Komponenten und Verfahren zu seiner Herstellung
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
EP3126851B1 (de) Kontakt-abstandstransformer, elektrische prüfeinrichtung sowie verfahren zur herstellung eines kontakt-abstandstransformers
EP1493312A1 (de) Leiterplatte sowie verfahren zu ihrer herstellung
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
EP2728982A1 (de) Leiterplattenbaugruppe für ein Steuergerät, Steuergerät für ein Kraftfahrzeug und Signalverarbeitungsanordnung
DE4020498A1 (de) Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren
EP2290753B1 (de) Steckverbinder und Multilayerplatine
DE10354694B4 (de) Induktiver Sensor
DE102004036890A1 (de) Leiterplattenanordnung
DE102015001652A1 (de) Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
DE102016119825A1 (de) Leiterplatte
DE102012022475A1 (de) Videoendoskop und Verfahren zu seiner Herstellung
DE102014210889B4 (de) Verfahren zur Herstellung einer mehrlagigen Leiterplatte
DE102018105857A1 (de) Vorrichtung zum Messen von Strom und Verfahren zur Herstellung
EP1598839B1 (de) Übertrager für ein Gerät der Hochfrequenztechnik, der direkt auf einer Leiterplatte angeordnet ist
DE10330754B4 (de) Verfahren zur Herstellung einer elektrischen Schaltung
DE102015005690A1 (de) Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur
DE19809031A1 (de) Induktiver Umdrehungssensor für Flügelrad-Durchflussmesser, Verwendung einer mehrschichtigen Leiterplatte in einem induktiven Umdrehungssensor und Verfahren zur Herstellung eines induktiven Umdrehungssensors
EP3884240A1 (de) Magnetisches positionssensorsystem und sensormodul
DE2616134C3 (de) Anordnung zum Anschluß von Wicklungsdrahtenden eines Rohr- oder Doppellochkernes an eine Rasterbohrungen aufweisende Leiterplatte
DE102014105530A1 (de) Leiterplatte und Anordnung aus einer Leiterplatte und einem Koaxialkabel
DE102011089372A1 (de) Leiterplatte mit Drossel
DE19834381C2 (de) Leiterplatte
DE10023354A1 (de) Leiterplatte

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee