DE102004027787A1 - Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben - Google Patents

Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102004027787A1
DE102004027787A1 DE102004027787A DE102004027787A DE102004027787A1 DE 102004027787 A1 DE102004027787 A1 DE 102004027787A1 DE 102004027787 A DE102004027787 A DE 102004027787A DE 102004027787 A DE102004027787 A DE 102004027787A DE 102004027787 A1 DE102004027787 A1 DE 102004027787A1
Authority
DE
Germany
Prior art keywords
system carrier
semiconductor
semiconductor chip
carrier strip
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004027787A
Other languages
English (en)
Inventor
Alfred Dr. Haimerl
Angela Dr. Kessler
Wolfgang Dr. Schober
Michael Dipl.-Ing. Bauer
Joachim Dr. Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004027787A priority Critical patent/DE102004027787A1/de
Priority to PCT/DE2005/001003 priority patent/WO2005122248A1/de
Publication of DE102004027787A1 publication Critical patent/DE102004027787A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil mit Kunststoffgehäuse und Halbleiterchip (2). Der Halbleiterchip (2) ist auf einer Montageseite (3) eines Systemträgers (4) montiert. Der Systemträger (4) weist eine Verdrahtungsstruktur (5) auf, die über elektrische Verbindungselemente (6) mit dem Halbleiterchip (2) mechanisch und elektrisch in Verbindung steht. Das Kunststoffgehäuse weist eine eingeebnete, thermoplastische Kunststoffmasse (7) auf, die den Halbleiterchip (2) und die Verbindungselemente (6) einbettet und auf der Montageseite (3) des Systemträgers (4) angeordnet ist.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben. Dabei weist das Halbleiterbauteil zumindest ein Halbleiterchip auf, der auf einer Montageseite eines Systemträgers montiert ist. Der Systemträger weist eine Verdrahtungsstruktur auf, mit welcher der Halbleiterchip elektrisch und mechanisch verbunden ist.
  • Die Komponenten eines Halbleiterbauteils, wie Halbleiterchip, elektrische Verbindungselemente, und/oder elektrische Verdrahtungsstrukturen werden durch eine Kunststoffmasse, in welche die Komponenten eingebettet sind, geschützt. Für ein Aufbringen der schützenden Kunststoffmasse werden bisher zwei aufwendige, kostenintensive Verfahren eingesetzt.
  • Bei einem ersten Verfahren werden die Komponenten mit einer Pressmasse umhüllt. Bei diesem so genannten "Mold-Verfahren" werden zunächst aufwendige Spritzgussformen hergestellt, wobei unterschiedliche Halbleiterbauteiltypen unterschiedliche Spritzgussformentwicklungen erfordern. Die relativ abrasive Kunststoffmasse beschädigt diese Spritzgussformen, sodass die Spritzgussformen häufig zu erneuern sind. Außerdem werden die elektrischen Verbindungselemente zwischen der Verdrahtungsstruktur und dem Halbleiterchip mechanisch beim Spritzgießen stark belastet, da sich die Kunststoffmasse in horizontaler Richtung aus Einspritzkanälen mit hoher Fließgeschwindigkeit in den Spritzgussformen ausbreitet, sodass die Verdrahtungselemente einer hohen Abrissgefahr ausgesetzt sind.
  • Darüber hinaus sind die Kunststoffmassen nicht universell einsetzbar, sodass jeder Bauteiltyp eine spezielle Kunststoffmischung als Spritzgussmasse erfordert.
  • Ein zweites bekanntes Verfahren, die Bauteilkomponenten der Halbleiterbauteile in eine Kunststoffmasse einzubetten, besteht darin, die Komponenten mit einem Flüssigharz zu umhüllen. Dieses Verfahren, das auch "Globe-Top-Verfahren" genannt wird, umfasst ein kostenintensives, langsames Verfahren mit quantitativ schlechteren Ergebnissen, als das "Mold-Verfahren". Ein weiterer Nachteil der bekannten, oben genannten Verfahren ist es, dass ein erheblicher Sicherheitsabstand zwischen dem Halbleiterchip und der Oberseite des Kunststoffgehäuses einzuhalten ist, um schonend das Umhüllen der Komponenten zu gewährleisten.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Kunststoffgehäuse und ein Verfahren zur Herstellung desselben anzugeben, das eine kostengünstige Massenproduktion ermöglicht, und das ein flaches, Raum sparendes Kunststoffgehäuse realisiert.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit Kunststoffgehäuse und mit zumindest einem Halbleiterchip geschaffen. Der Halbleiterchip ist auf einer Montageseite eines Systemträgers angeordnet. Dazu weist der Systemträger eine Verdrahtungsstruktur auf, die über elektrische Verbindungselemente mit dem Halbleiterchip mechanisch und elektrisch in Verbindung steht. Das Kunststoffgehäuse weist eine auflaminierte, einge ebnete, thermoplastische Kunststoffmasse auf. Diese thermoplastische Kunststoffmasse umgibt den Halbleiterchip und die Verbindungselemente zu der Verdrahtungsstruktur des Systemträgers. Außerdem bedeckt die Kunststoffmasse die Montageseite des Systemträgers derart, dass die Unterseite des Systemträgers gleichzeitig Unterseite des Halbleiterbauteils ist.
  • Dieses Halbleiterbauteil hat den Vorteil, dass es aus einem Laminat besteht, das lediglich zwei Schichten mit dazwischen angeordneten Halbleiterbauteilkomponenten aufweist. Die eine Schicht bildet den Systemträger mit seiner Montagefläche für die Halbleiterbauteilkomponenten, und die zweite Laminatschicht bildet die eingeebnete thermoplastische Kunststoffmasse. Ein derartiges Laminat als Kunststoffgehäuse hat darüber hinaus den Vorteil, dass die Verbindungselemente beim Laminieren kaum belastet werden, zumal die zu laminierende thermoplastische Kunststoffmasse die Halbleiterbauteilkomponenten ohne größere Krafteinwirkung auf die Halbleiterkomponenten umhüllt. Beim Auflaminieren wirkt nämlich der thermoplastische Kunststoff lediglich in vertikaler Richtung auf einer kurzen Distanz auf die Halbleiterkomponenten ein.
  • Das erfindungsgemäße Halbleiterbauteil hat den weiteren Vorteil, dass keine Hohlräume zwischen der auflaminierten thermoplastischen Kunststoffmasse und dem Halbleiterbauteilkomponenten tragenden Systemträger auftreten. Ein weiterer Vorteil des Halbleiterbauteils besteht darin, dass seine Oberfläche vollkommen eben und glatt gestaltet ist, und die Dicke des Halbleiterbauteils minimiert ist, zumal weder Einlaufkanäle noch Formwerkzeuge noch Spritzgussmaschinen beim Laminiervorgang vorzusehen sind.
  • In einer bevorzugten Ausführungsform der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Bonddrähte auf. Während bei der bekannten "Mold-Technik" eine enorme Belastung derartiger Bonddrähte auftritt, weil das Moldmaterial von einem vordersten Bonddraht bis zu einem hintersten Bonddraht durch das formgebende Werkzeug strömen muss, wird beim Laminieren die thermoplastische Kunststoffmasse als Folie auf den Substratträger aufgelegt und somit ein schonendes Vorgehen für das Umhüllen der empfindlichen Bondverbindungen geschaffen. Im Prinzip treten nur milde vertikale Fließrichtungen auf, die bei der Dicke d des Halbleiterchips äußerst begrenzt sind, während bei dem bekannten "Mold-Verfahren" massive Kunststoffströme vom Eingangskanal quer zu den Bonddrähten, von dem vordersten Bonddraht bis zum hintersten Bonddraht, strömen müssen.
  • In einer weiteren Ausbildung der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Metallklammern auf. Derartige Metallklammern erstrecken sich von Kontaktflächen auf der aktiven Oberseite der Halbleiterchips über die Ränder der Halbleiterchips, bis zu entsprechenden Bondflächen der Verdrahtungsstruktur des Systemträgers. Das Material dieser Kontaktklammern kann ein galvanisch abgeschiedenes Metall sein, oder es können diskrete Klammerelemente zwischen den Kontaktflächen des Halbleiterchips und den Kontaktanschlussflächen des Systemträgers angeordnet sein. Die galvanisch abgeschiedenen Metallklammern haben den Vorteil, dass sie eng an dem Halbleiterchip und auf der Oberseite des Systemträgers anliegen und damit eine robuste elektrische Verbindung zwischen dem Halbleiterchip und der Verdrahtungsstruktur des Systemträgers schaffen.
  • Darüber hinaus haben derartige Metallklammern den Vorteil, dass sie eine minimale Höhe des Halbleiterbauteils ermöglichen, zumal bei ihnen der Bonddrahtbogen üblicher Bonddrahtverbindungen entfällt. Werden diskrete Klammerelemente eingesetzt, so können diese in entsprechenden Durchgangslöchern des Systemträgers verankert sein. Diese Metallklammern können auf dem Chip und den Systemträgern gelötet oder leitfähig geklebt sein.
  • Ein weiteres elektrisches Verbindungselement zwischen Halbleiterchip und Systemträger bilden Flipchip-Kontakte. Solche Flipchip-Kontakte sind als Lotkugeln auf entsprechenden Kontaktflächen der aktiven Oberseite eines Halbleiterchips angeordnet und können auf der gesamten Oberseite des Halbleiterchips verteilt sein. Üblicherweise konzentrieren sich diese Lotkugeln jedoch an den Randbereichen des Halbleiterchips. Der Vorteil dieser Verbindungselemente ist, dass weder eine Klammer noch ein Bonddraht die Dicke des Halbleiterbauteils bestimmen. Jedoch können die Flipchip-Kontakte nicht beliebig klein hergestellt werden, sodass sich ein Zwischenraum zwischen der Oberseite des Systemträgers und der aktiven Oberseite des Halbleiterchips ausbildet. Dieser Zwischenraum stellt eine Übergangszone dar, in der sich die Unterschiede im thermischen Ausdehnungskoeffizienten zwischen Halbleiterchip, der üblicherweise aus einem monokristallinen Silicium besteht, und dem Trägersubstrat bzw. Systemträgerstreifen, der glasfaserverstärktes Epoxydharz aufweisen kann, ausgleichen sollen.
  • Bei hoher thermischer Belastung können die Unterschiede in den thermischen Ausdehnungskoeffizienten zwischen Silicium und Epoxydharz zu Kontaktabrissen führen. Um die Verbindung zwischen Halbleiterchip und Systemträger mechanisch zu ver festigen, wird deshalb in einer bevorzugten Ausführungsform der Erfindung dieser Zwischenraum zwischen den Flipchip-Kontakten der Oberseite des Halbleiterchips und der Oberseite des Systemträgers mit einem gefüllten Kunststoff aufgefüllt. Dabei ist der polymere Kunststoff durch keramische Kunststoffpartikel derart aufgefüllt, dass er einen Übergang im thermischen Verhalten zwischen Halbleiterchipmaterial und Systemträgermaterial vermittelt.
  • Im Falle von Bonddrahtverbindungen oder Klammerverbindungen ist der Halbleiterchip mit seiner Rückseite stoffschlüssig mit dem Systemträger verbunden. Diese stoffschlüssige Verbindung sorgt dafür, dass beim Anschließen der Verbindungselemente, sei es der Metallklammern oder der Bonddrähte, der Halbleiterchip bereits fixiert ist, sodass eine sichere Handhabung der Verbindungstechniken stattfinden kann. Die stoffschlüssige Verbindung selbst kann eine Klebstoffverbindung darstellen, oder eine eutektische Lötverbindung, oder speziell eine Diffusionslötverbindung mit entsprechenden intermetallischen Phasen aufweisen. Auch mithilfe von Lotpasten können die stoffschlüssigen Verbindungen zwischen Halbleiterchip und Verdrahtungsstruktur hergestellt werden. Für eine elektrische Verbindung sind neben den metallischen Lotverbindungen auch Klebstoffe geeignet, die leitfähige Partikel als Füllmaterial aufweisen. Derartige Klebstoffe werden auch "Leitkleber" genannt.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäuse und mit einem Halbleiterchip, der auf einer Montageseite eines Systemträgers montiert ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine thermoplastische Folie hergestellt, deren Dicke D mindestens der Dicke d eines einzubettenden Halbleiterchips mit zugehö rigen elektrischen Verbindungselementen entspricht. Parallel dazu kann das Herstellen eines Systemträgerstreifens erfolgen. Dieser Systemträgerstreifen weist mehrere Halbleiterbauteilpositionen auf. Auf der Montageseite des Systemträgerstreifens wird eine Verdrahtungsstruktur für jede der Halbleiterbauteilpositionen aufgebracht.
  • Derartige Verdrahtungsstrukturen können Durchkontakte von der Montageseite des Systemträgers zur gegenüberliegenden Unterseite des Systemträgers aufweisen. Außerdem weist die Verdrahtungsstruktur Bondflächen für die Halbleiterchips auf, um diese elektrisch über entsprechende Verbindungselemente mit der Verdrahtungsstruktur verbinden zu können. Die Anordnung der Bondflächen und die Größe der Bondflächen hängt von den aufzubringenden Verbindungselementen ab, was später erörtert wird. Nachdem die Halbleiterchips mit der Verdrahtungsstruktur über die Verbindungselemente verbunden sind, wird die thermoplastische Folie, unter Abdecken und Einbetten der Verdrahtungsstruktur, der Halbleiterchips und der elektrischen Verbindungselemente in den Halbleiterbauteilpositionen auf die Montageseite des Systemträgerstreifens auflaminiert. Anschließend wird der Systemträgerstreifen in einzelne Halbleiterbauteile aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass mithilfe einer kostengünstigen Laminierungstechnik eine vorbereitete thermoplastische Folie auf eine Vielzahl von Halbleiterbauteilpositionen auflaminiert werden kann, sodass dieses Verfahren für eine preiswerte Massenproduktion von Halbleiterbauteilen geeignet erscheint. Ferner hat das Verfahren den Vorteil, dass durch entsprechende Maßnahmen beim Auflaminieren der thermoplastischen Folie, die Oberseite des Bauteilgehäuses trotz der ein zubettenden Halbleiterbauteilkomponenten vollständig eben dargestellt werden kann.
  • Um den Halbleiterchip elektrisch mit dem Substratträgerstreifen bzw. mit der darauf befindlichen Verdrahtungsstruktur zu verbinden, wird in einer bevorzugten Durchführungsform des Verfahrens zunächst die Rückseite des Halbleiterchips stoffschlüssig mit der Verdrahtungsstruktur verbunden. Um gleichzeitig eine elektrische Verbindung mit der Verdrahtungsstruktur herzustellen, kann als stoffschlüssiges Verfahren ein eutektisches Lot auf die Verdrahtungsstruktur im Bereich der Bondfläche und/oder auf die Rückseite des Halbleiterchips aufgebracht werden.
  • Ferner besteht die Möglichkeit, auf die Rückseite des Halbleiterchips, sowie auf die Bondfläche der Verdrahtungsstruktur Komponenten für ein Diffusionslöten aufzubringen, die bei niedriger Löttemperatur hochschmelzende intermetallische Verbindungen bilden. Ferner ist es auch möglich, wenn eine elektrische Verbindung gleichzeitig mit dem Befestigen des Halbleiterchips auf der Verdrahtungsstruktur durchgeführt werden soll, einen Leitkleber einzusetzen, der entsprechende leitfähige Partikel aufweist. Nachdem auf diese Weise der Halbleiterchip stoffschlüssig und mechanisch fest mit der Verdrahtungsstruktur verbunden ist, werden die elektrischen Verbindungselemente in Form von Bonddrähten auf Kontaktflächen der aktiven Oberseite des Halbleiterchips und auf Bondflächen der Verdrahtungsstruktur gebondet. Zu diesem Zweck werden als Bonddrähte Aluminium- oder Golddrähte eingesetzt, und die entsprechenden Kontaktflächen mit Gold bzw. Aluminium beschichtet, da die Kombination Gold auf Aluminium eine eutektische, niedrig schmelzende Verbindung eingeht, und somit den Bondvorgang unterstützt.
  • Anstelle von Bonddrähten können als elektrische Verbindungselemente auch Metallklammern vorgesehen werden, die zwischen Kontaktflächen der aktiven Oberseite des Halbleiterchips und Bondflächen der Verdrahtungsstruktur fixiert werden. Dieses Fixieren kann einerseits durch Abscheiden von entsprechenden Metalllegierungen mit anschließender Strukturierung erfolgen, sodass sich eng anliegende Klammern von den Kontaktflächen des Halbleiterchips über die Randbereiche des Halbleiterchips und über die Oberseite des Systemträgerstreifens bis hin zu entsprechenden Durchkontakten im Systemträgerstreifen erstrecken. Andererseits sind auch elektrisch leitende mechanische Klammern denkbar, die in den Durchkontaktöffnungen des Systemträgers verankert sind und allein mit mechanischem Druck die Kontaktflächen des Halbleiterchips kontaktieren. Eine Verbindung kann auch über Löten oder Leitkleben erfolgen.
  • Bei einer dritten Ausführungsform des elektrischen Verbindens zwischen der Verdrahtungsstruktur des Systemträgers und den Kontaktflächen des Halbleiterchips werden Flipchip-Kontakte eingesetzt, die auf entsprechende Kontaktflächen der aktiven Oberseite des Halbleiterchips gelötet sind. In diesem Fall ist die Rückseite des Halbleiterchips nicht stoffschlüssig mit der Verdrahtungsstruktur verbunden, sondern die Flipchip-Kontakte werden unmittelbar auf entsprechende Bondflächen der Verdrahtungsstruktur fixiert, sodass weder Bonddrähte noch Metallklammern erforderlich sind, um die elektrische Verbindung zwischen Halbleiterchip und Verdrahtungsstruktur herzustellen. In diesem Fall entsteht ein Zwischenraum, der einerseits die Dicke des Halbleiterbauteils erhöht und andererseits durch einen entsprechenden "Underfill" aufgefüllt werden muss, um die thermischen Spannungen zwischen dem Systemträgermaterial und dem Halbleitermaterial auszugleichen.
  • Bei einer weiteren Durchführung des Verfahrens werden die thermoplastische Folie und/oder der Systemträgerstreifen für ein Aufbringen der thermoplastischen Folie auf den Systemträgerstreifen erwärmt. Diese Erwärmung kann bis zum unteren Erweichungspunkt des thermoplastischen Materials durchgeführt werden, bei dem das thermoplastische Material noch zäh viskos ist, und beim Aufbringen auf den Systemträger mit den darauf befindlichen Halbleiterbauteilkomponenten diese derart einbettet, dass auf der Oberseite der Folie eine ebene Oberseite bestehen bleibt.
  • Um diese Ebenheit zu perfektionieren und auch um Lufteinschlüsse zu vermeiden, wird zum Auflaminieren der thermoplastischen Folie auf die Montageseite des Systemträgerstreifens, die Folie und der Systemträgerstreifen unter einer Andruckwalze durchgeführt. Diese Andruckwalze sorgt für ein Einebnen der Kunststofffolie, sodass eine vollständig planare Oberseite auf dem Systemträger entsteht. Vor einem Auftrennen des Systemträgerstreifens in einzelne Halbleiterbauteile können in einer weiteren Ausführungsform der Erfindung auf der Unterseite des Systemträgers Außenkontaktflächen oder Außenkontakte angeordnet werden. Dazu können Außenkontaktkugeln aus Lotmaterial oder flächige Lotbeschichtungen auf die Flächen der Durchkontakte auf der Unterseite des Systemträgerstreifens aufgebracht werden. Dieses hat den Vorteil, dass das Aufbringen von Außenkontakten großflächig und gleichzeitig für viele Halbleiterbauteile erfolgen kann, was die Prozesskosten vermindert.
  • Zusammenfassend ist festzustellen, dass mit einem Laminierungsprozess eines thermoplastischen Materials die bereits kontaktierten Chips ein einfaches, preiswertes Verfahren zur Verfügung steht, mit dem eine große Zahl von Halbleiterbauteilen preiswert hergestellt werden kann. Dieser Prozess kann zum Erzielen niedrigerer Viskositäten und für eine verbesserte Penetration des thermoplastischen Materials auf den Komponenten des Halbleiterbauteils auch bei höheren Temperaturen erfolgen. Eine höhere Temperatur kann beispielsweise mittels eines Heizluftstromes aufgebracht werden, der gleichzeitig einen leichten Druck auf den Thermoplasten und auf den Chipträger ausübt. Wird der Chipträger mit der thermoplastischen Folie mithilfe einer Andruckwalze verbunden, so ist es von Vorteil, vor dem Laminieren eine Kunststoffschutzfolie auf das thermoplastische Material aufzubringen, um ein Kleben und Anbacken des thermoplastischen Materials an der Walzenoberfläche zu vermeiden. Mit dem erfindungsgemäßen Verfahren können zusammenfassend die folgenden Vorteile erreicht werden:
    • 1. sehr dünne Bauelemente sind realisierbar;
    • 2. eine geringe Drahtverwehung aufgrund minimaler Strömung des Laminats quer zum Draht (im Gegensatz zum Drahtbonden) ist erreichbar;
    • 3. die Bauteilhöhe kann durch die Verbindungstechnik vermindert werden (beim Drahtbonden durch die Drahtbondschleife, bei der Flipchip-Technik durch die Flipchip-Kontakthöhe);
    • 4. der Umhüllungsprozess kann für beliebig große Nutzen durchgeführt werden;
    • 5. billigere Materialien in Form dieser Thermoplaste sind einsetzbar;
    • 6. das Umhüllmaterial kann aufgrund der thermoplastischen Eigenschaften recycled werden;
    • 7. eine einfache Kontrolle der mechanischen Eigenschaften des Umhüllmaterials ist möglich, da prinzipiell alle Thermoplaste für die erfindungsgemäßen Bauelemente und das erfindungsgemäße Verfahren geeignet sind;
    • 8. keine speziellen Anforderungen werden an das Unhüllmaterial gestellt (im Gegensatz zum "Underfill"-Material bei der Flipchip-Technik).
  • Somit wird durch die Erfindung die Herstellung sehr dünner Gehäuse mittels spezifischer Materialien und der oben aufgeführten Prozesse realisierbar.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen und durch eine thermoplastische Folie beim Auflaminieren der Folie auf den Systemträgerstreifen;
  • 2 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung;
  • 3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer zweiten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der 3, beim Auflaminieren der Folie;
  • 5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der 4, nach Auflaminieren der Folie;
  • 6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer dritten Ausführungsform der Erfindung;
  • 7 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen, gemäß der 6, beim Auflaminieren der Folie;
  • 8 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen, gemäß der 7, nach Auflaminieren der Folie.
  • 1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4 und eine thermoplastische Folie 12 beim Auflaminieren der Folie 12 auf den Systemträgerstreifen 4. Von dem Systemträgerstreifen 4 sind hier lediglich zwei Halbleiterbauteilpositionen 13 gezeigt. In den Bauteilpositionen 13 weist der Systemträgerstreifen 4 jeweils mindestens einen Halbleiterchip 2 auf, der auf einer Montagefläche 3 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Auf der aktiven Oberseite 16 des Halbleiterchips 2 sind Kontaktflächen 15 angeordnet, über welche die Elektroden der integrierten Schaltung des Halbleiterchips 2 elektrisch verbunden werden können. Als Verbindungselement zwischen den Kontaktflächen 15 des Halbleiterchips 2 und Bondflächen 17 der Montageoberseite 3 des Systemträgerstreifens 4 sind Bonddrähte 8 angeordnet.
  • Wie 1 zeigt, werden sowohl die aufzubringende thermoplastische Folie 12 aus einer thermoplastischen Kunststoffmasse 7 durch eine Wärmequelle z. B. Heizluftstrom in Pfeilrichtung A, als auch der Systemträgerstreifen 4 durch eine Wärmequelle in Pfeilrichtung B erwärmt, um eine Einbettung der Komponenten der Halbeiterbauteile in die thermoplastische Kunststoffmasse 7 zu erreichen. Alternativ kann auch nur eine Wärmezufuhr verwendet werden, um die thermische Belastung gering zu halten. Optimal wird eine Andruckwalze 24 in Pfeilrichtung C auf die thermoplastische Folie 12 gedrückt und in Pfeilrichtung E über den Systemträgerstreifen 4 geführt. Dabei kann der Systemträgerstreifen 4 einen Nutzen darstellen, der sowohl in Pfeilrichtung E, als auch in Querrichtung zur Pfeilrichtung E Halbleiterbauteilpositionen 13 aufweist.
  • Die ursprüngliche Dicke der thermoplastischen Folie 12 kann bei diesem Aufwalzvorgang geringfügig auf die Gehäusedicke D des Kunststoffgehäuses 1 vermindert werden. Außerdem ist es vorgesehen, dass die Dicke D der thermoplastischen Folie 12 nur wenige Mikrometer dicker ist, als die eines einzubettenden Halbleiterchips 2 mit seinen elektrischen Verbindungselementen 6. Somit ist es möglich, äußerst dünne Halbleiterbauteile in großer Menge mit eingeebneter Oberfläche durch Laminieren zu erzeugen. Dabei kann der Wärmeeintrag in den Pfeilrichtungen A und B unmittelbar auf sehr begrenzte Bereiche des Laminierungsvorganges beschränkt sein, sodass vor der Einwirkung der Heizwirkung die thermoplastische Folie 12 noch nicht erweicht ist und nach dem Aufwalzen durch die Andruckwalze 24 nach Unterschreiten des Erweichungspunktes bereits wieder fest wird. Gleichzeitig kann der Heizluftstrom in Pfeilrichtung A das Anschmiegen der thermoplastischen Folie 12 an die Komponenten der Halbleiterbauteile unterstützen.
  • 2 zeigt einen Querschnitt durch einen Systemträgerstreifen 4 nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Durch das Andruckwalzen, wie es in 1 mit der Andruckwalze gezeigt wird, entsteht eine völlig ebene Oberseite 22 der angepressten und laminierten, bzw. aufgewalzten thermoplastischen Folie, unter Einbetten der oben im Detail beschriebenen Halbleiterkomponenten für jedes der Halbleiterbauteile 10, der Halbleiterbauteilpositionen 13 des Systemträgerstreifens 4.
  • Die strichpunktierten Linien 27 zeigen die Positionen von Trennspuren für ein Auftrennen des Systemträgerstreifens 4 in einzelne Halbleiterbauteile 10. Die Gehäuseoberseite der Bauteile 10 entspricht der glatt gewalzten Oberseite 22 der thermoplastischen Folie, die in einer Dicke D das Kunststoffgehäuse 1 aus einer thermoplastischen Kunststoffmasse 7 bildet. Die auf der Unterseite 25 des Systemträgers 4 angeordneten Flächen der Durchkontakte 26 können gleichzeitig Rußenkontaktflächen der Halbleiterbauteile 10 bilden. Generell ist es jedoch auch möglich, dass diese Flächen mit entsprechenden Außenkontakten in Kugelform oder mit entsprechenden Lotbeschichtungen als Außenkontakte versehen werden.
  • 3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Ein Unterschied zu der ersten Ausführungsform gemäß 1, liegt darin, dass die Verdrahtungsstruktur 5 des Systemträgerstreifens 4 teilweise durch die Metallklammern 9 erfolgt. Diese erstrecken sich als Verdrahtungsstruktur 5 zunächst auf der Montageseite 3 des Substratstreifens 4 in Richtung auf den Halbleiterchip 2, und bedecken dann einen Teil der Randbereiche des Halbleiterchips 2 und erstrecken sich bis zu den Kontaktflächen 15 auf der Oberseite 16 des Halbleiterchips 2. Durch die eng anliegenden Metallklammern 9 bei dieser zweiten Ausführungsform der Erfindung ist es möglich wesentlich dünnere Halbleiterbauteile herzustellen.
  • 4 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 3, beim Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall kann eine Andruckwalze 24 eingesetzt werden, die in Pfeilrichtung E über den Systemträgerstreifen 4 geführt wird. Unter Erwärmung in den Pfeilrichtungen A und B werden die Komponenten auf der Montagefläche 3 für entsprechende Halbleiterbauteile 20, die in 5 gezeigt werden, in die thermoplastische Kunststoffmasse 7 der thermoplastischen Folie 12 einbettet. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Metallklammern 9 bei dem Auflaminieren vorteilhafter sind, als die in der ersten Ausführungsform der Erfindung gezeigten Bonddrähte, weil die Metallklammern keinen freien Bonddrahtbogen aufweisen, sondern eng an dem Halbleiterchip 2 und an dem Systemträgerstreifen 4 anliegen.
  • 5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß der 4, nach Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall wird eine wenige Mikrometer dickere Gehäusekunststoffmasse 7 als Kunststoffgehäuse 1 der Halbleiterbauteile 20 beim Auflaminieren gebildet. Außerdem unterscheidet sich diese zweite Ausführungsform der Erfindung von der Ausführungsform gemäß 2 dadurch, dass zusätzlich auf die Flächen der Kontakte 26 auf der Unterseite 25 des Systemträgerstreifens 4 nun Außenkontaktflächen 23 aus einem Lötmaterial aufgebracht wurden, noch bevor der Systemträgerstreifen 4 in einzelne Halbleiterbauteile 20 entlang der strichpunktierten Linien 27 aufgetrennt wird.
  • 6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die dritte Ausführungsform der Erfindung unterscheidet sich von den ersten beiden Ausführungsformen dadurch, dass die Rückseite 14 des Halbleiterchips 2 nicht auf der Umverdrahtungsstruktur 5 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Vielmehr weist der Halbleiterchip 2 auf seinen Kontaktflächen 15 der aktiven Oberseite 16 Flipchip-Kontakte 11 auf, die mit Kontakten 26 der Verdrahtungsstruktur 5 verbunden sind.
  • Ein Zwischenraum 18 zwischen der Oberseite 16 des Halbleiterchips 2 und der Montageseite 3 des Systemträgerstreifens 4 ist im Bereich der Oberseite 19, der in 6 gezeigten Halbleiterbauteilposition 13, mit einem Füllmaterial 21 aufgefüllt. Dieses Füllmaterial 21 unterstützt den Ausgleich zwischen dem Ausdehnungskoeffizienten des Halbleiterchips 2 und dem Ausdehnungskoeffizienten des Systemträgerstreifens 4 und sorgt für eine Minderung der Gefahr des Abrisses der Flipchip-Kontakte 11 von den Kontaktanschlussflächen 15 bzw. von den Durchkontakten 26. Die Dicke d der Summe der Komponenten für ein Halbleiterbauteil umfasst in 6 somit die Dicke des Halbleiterchips 2 und die Höhe des Zwischenraums 18.
  • 7 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 6, beim Auflaminieren der thermoplastischen Folie 12. Trotz der wesentlich dickeren Dicke d der Komponenten des Halbleiterbauteils in Flipchip-Technik ist es auch hier möglich, durch ein Anpressen mithil fe der Andruckwalze 24 eine gleichmäßig ebene Oberfläche und ein vollständiges Einbetten der Komponenten des Halbleiterbauteils in die thermoplastische Kunststoffmasse 7 zu erreichen. Dies zeigt die nächste Figur.
  • 8 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 7, nach Auflaminieren der thermoplastischen Folie. Auch in diesem Fall ist die Dicke D des Kunststoffgehäuses 1 nur um wenige Mikrometer dicker, als die Dicke d der Halbleiterchips 2 mit Verbindungselementen 6, in Form von Flipchip-Kontakten 11. Das Kunststoffgehäuse 1 des Halbleiterbauteils 30 wird entlang der strichpunktierten Linien 27 zum Abschluss der Arbeiten aus dem Systemträgerstreifen 4 auseinander getrennt.
    • 1
    Kunststoffgehäuse
    2
    Halbleiterchip
    3
    Montageseite des Systemträgers
    4
    Systemträger bzw. Systemträgerstreifen
    5
    Verdrahtungsstruktur
    6
    elektrisches Verbindungselement
    7
    thermoplastische Kunststoffmasse
    8
    Bonddraht
    9
    Metallklammer
    10
    Halbleiterbauteil
    11
    Flipchip-Kontakt
    12
    thermoplastische Folie
    13
    Halbleiterbauteilposition
    14
    Rückseite des Halbleiterchips
    15
    Kontaktfläche des Halbleiterchips
    16
    Oberseite des Halbleiterchips
    17
    Bondfläche der Verdrahtungsstruktur
    18
    Zwischenraum
    19
    Oberseite der Halbleiterbauteilposition
    20
    Halbleiterbauteil (zweite Ausführungsform)
    21
    Füllmaterial
    22
    Oberseite der thermoplastischen Folie
    23
    Außenkontakte des Halbleiterbauteils
    24
    Andruckwalze
    25
    Unterseite des Systemträgers
    26
    Durchkontakt
    27
    strichpunktierte Linie
    30
    Halbleiterbauteil (dritte Ausführungsform)
    A
    Pfeilrichtung
    B
    Pfeilrichtung
    C
    Pfeilrichtung
    E
    Pfeilrichtung
    D
    Dicke der thermoplastischen Folie
    d
    Dicke eines einzubettenden Halbleiterchips mit Verbin
    dungen

Claims (17)

  1. Halbleiterbauteil mit Kunststoffgehäuse (1) und mit zumindest einem Halbleiterchip (2), der auf einer Montageseite (3) eines Systemträgers (4) montiert ist, wobei der Systemträger (4) eine Verdrahtungsstruktur (5) aufweist, die über elektrische Verbindungselemente (6) mit dem Halbleiterchip (2) mechanisch und elektrisch in Verbindung steht, wobei das Kunststoffgehäuse (1) eine auflaminierte, thermoplastische Kunststoffmasse (7) aufweist, die den Halbleiterchip (2) und die Verbindungselemente (6) zu der Verdrahtungsstruktur (5) des Systemträgers (4) einbettet und auf der Montageseite (3) des Systemträgers (4) angeordnet ist.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Bonddrähte (8) aufweisen.
  3. Halbleiterbauteil nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Metallklammern (9) aufweisen.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Flipchip-Kontakte (11) aufweisen.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit dem Substratträger (4) stoffschlüssig verbunden ist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine eutektische Lötverbindung aufweist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Diffusionslötverbindung aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine leitende Klebefolie aufweist.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Lotpastenverbindung aufweist.
  10. Verfahren zur Herstellung eines Halbleiterbauteils (10) mit Kunststoffgehäuse (1) und mit einem Halbleiterchip (2), der auf einer Montageseite (3) eines Systemträgers (4) montiert ist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer thermoplastischen Folie (12), deren Dicke (D) mindestens der Dicke (d) eines einzubettenden Halbleiterchips (2) mit zugehörigen elektrischen Verbindungselementen (6) entspricht; – Herstellen eines Systemträgerstreifens (4) mit mehreren Halbleiterbauteilpositionen (13) unter Aufbringen einer Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) auf der Montageseite (3) des Systemträgerstreifens (4) und unter Aufbringen mindestens eines Halbleiterchips (2), sowie unter Aufbringen elektrischer Verbindungselemente (6) zwischen Halbleiterchip (2) und Verdrahtungsstruktur (5) in den jeweiligen Halbleiterbauteilpositionen (13); – Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) unter Abdecken und Einbetten der Verdrahtungsstruktur (5), der Halbleiterchips (2) und der elektrischen Verbindungselemente (6) in den Halbleiterbauteilpositionen (13); – Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10).
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird, und als elektrische Verbindungselemente (6) Bonddrähte (8) auf Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und auf Bondflächen (17) der Verdrahtungsstruktur (5) gebondet werden.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird und als elektrische Verbindungselemente (6) Metallklammern (9) zwischen Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und Bondflächen (17) der Verdrahtungsstruktur (5) fixiert werden.
  13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor einem Aufbringen auf die Verdrahtungsstruktur (5) des Systemträgerstreifens (4) mit Flipchip-Kontakten (11) auf seinen Kontaktflächen (15) versehen wird und die Flipchip-Kontakte (11) als Verbindungselemente (6) mit der Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) elektrisch verbunden werden und anschließend der Zwischenraum (18) zwischen der Oberseite (16) des Halbleiterchips (2) und der Oberseite (19) der Halbleiterbauteilposition (13) mit einem Füllmaterial (21), das einen gefüllten Kunststoff aufweist, verfüllt wird, bevor ein Aufbringen der thermoplastischen Folie (12) durchgeführt wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die thermoplastische Folie (12) und/oder der Systemträgerstreifen (4) für ein Aufbringen der thermoplastischen Folie (12) auf den Systemträgerstreifen (4) erwärmt werden.
  15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass bei der Herstellung der Halbleiterbauteile (10) die Oberseite (22) der thermoplastischen Folie (12) eine Schutzfolie aufgebracht wird, die nach dem Auftrennen des Systemträgerstreifens (4) von den Halbleiterbauteilen (10) abgezogen wird.
  16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass zum Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) die Folie (12) und der Systemträgerstreifen (4) unter einer Andruckwalze (24) durchgeführt werden.
  17. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass vor dem Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10) Außenkontakte (23) auf der Unterseite (25) des Systemträgerstreifens (4) angeordnet werden.
DE102004027787A 2004-06-08 2004-06-08 Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben Withdrawn DE102004027787A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004027787A DE102004027787A1 (de) 2004-06-08 2004-06-08 Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
PCT/DE2005/001003 WO2005122248A1 (de) 2004-06-08 2005-06-06 Halbleiterbauteile mit kunststoffgehäuse und verfahren zur herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004027787A DE102004027787A1 (de) 2004-06-08 2004-06-08 Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
DE102004027787A1 true DE102004027787A1 (de) 2006-01-05

Family

ID=34970433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004027787A Withdrawn DE102004027787A1 (de) 2004-06-08 2004-06-08 Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
DE (1) DE102004027787A1 (de)
WO (1) WO2005122248A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121012A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Verkapseltes Package mit Träger, Laminatkörper und dazwischenliegender Komponente

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525933A1 (de) * 1995-07-17 1997-01-23 Finn David IC-Kartenmodul sowie Verfahren und Vorrichtung zu dessen Herstellung
WO1998016901A1 (de) * 1996-10-14 1998-04-23 Zakel, Elke Verfahren zum herstellen einer kontaktlosen chipkarte
EP1095386B1 (de) * 1998-06-18 2004-03-03 Stichting Energieonderzoek Centrum Nederland(ECN) Verfahren zur herstellung eines photovoltaischen bauelements mit einem flüssigen electrolyten
US20040089408A1 (en) * 2001-04-25 2004-05-13 Volker Brod Method for connecting microchips to an antenna arranged on a support strip for producing a transponder

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525933A1 (de) * 1995-07-17 1997-01-23 Finn David IC-Kartenmodul sowie Verfahren und Vorrichtung zu dessen Herstellung
WO1998016901A1 (de) * 1996-10-14 1998-04-23 Zakel, Elke Verfahren zum herstellen einer kontaktlosen chipkarte
EP1095386B1 (de) * 1998-06-18 2004-03-03 Stichting Energieonderzoek Centrum Nederland(ECN) Verfahren zur herstellung eines photovoltaischen bauelements mit einem flüssigen electrolyten
US20040089408A1 (en) * 2001-04-25 2004-05-13 Volker Brod Method for connecting microchips to an antenna arranged on a support strip for producing a transponder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121012A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Verkapseltes Package mit Träger, Laminatkörper und dazwischenliegender Komponente
DE102019121012B4 (de) 2019-08-02 2024-06-13 Infineon Technologies Ag Package und Verfahren zum Herstellen eines Packages

Also Published As

Publication number Publication date
WO2005122248A1 (de) 2005-12-22

Similar Documents

Publication Publication Date Title
DE10213296B9 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102004019567B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE10009678C1 (de) Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016114463B4 (de) Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden
WO2015150311A1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt, und zur anwendung in diesem verfahren geeignete haube
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE112004002236T5 (de) Herstellungsverfahren einer elektronischen Komponente
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102013103351A1 (de) Elektronikmodul
DE102011000866A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102004032605B4 (de) Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
DE102004027787A1 (de) Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
DE102017113153B4 (de) Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE212022000237U1 (de) Leistungsmodul mit einer gemusterten gesinterten Verbindung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE102009000541B4 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche sowie Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee