DE102004022575A1

DE102004022575A1 - Verfahren zum Berechnen der in einer Vorrichtung induzierten Spannung

Info

Publication number: DE102004022575A1
Application number: DE102004022575A
Authority: DE
Inventors: Cheolmin Shrewsbury Park; David Hudson Bertucci; Norbert R. Newton Seifert; Wei D. Northborough Tai; Raymond D. South Borough Hokinson
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2003-09-15
Filing date: 2004-05-07
Publication date: 2005-04-14
Also published as: JP2005092878A; TW200510734A; IL160978A0; TWI322892B; US20050060098A1; KR20050027949A; US6952654B2; JP4128987B2

Abstract

Es werden Verfahren zum Berechnen der mit einer Vorrichtung gekoppelten Spannungsmenge offenbart. Bei manchen Ausführungsbeispielen kann das Verfahren folgende Schritte umfassen: Identifizieren eines Leiters, der mit einem Bauelement gekoppelt ist, Extrahieren von Informationen, die sich auf die Beziehung zwischen dem mit dem Bauelement gekoppelten Leiter und benachbarten Leitern beziehen, Extrahieren von Informationen, die sich auf Signale beziehen, die in den benachbarten Leitern vorliegen, Partitionieren der Signalinformationen in Phasen, Berechnen einer Spannung, die während jeder Phase des partitionierten Signals in dem mit dem Bauelement gekoppelten Leiter induziert ist, Berechnen einer Durchschnittsspannung, die in dem mit dem Bauelement gekoppelten Leiter induziert ist, und Markieren des Bauelements mit einem Flag, falls die induzierte Durchschnittsspannung über einer vorbestimmten Schwelle liegt.

Description

Integrierte Schaltungen werden einem relativ komplizierten Entwurfsprozeß unterworfen. Da die Vermarktungszeit für viele integrierte Schaltungen kurz sein kann, können viele integrierte Schaltungen das erste Mal, wenn sie gebaut werden einen Funktionsbetrieb erfordern. Folglich kann es sein, daß die beim Entwerfen integrierter Schaltungen verwendeten Hilfsmittel innerhalb eines relativ kurzen Zeitraums eine genaue Schaltungssimulation durchführen müssen. Ferner führen Entwurfshilfsmittel auf Schaltungsebene, z.B. SPICE, eventuell an jedem Knoten einer Schaltung Knotenanalysen durch. Die durch Schaltungsebene-Hilfsmittel durchgeführten Knotenanalysen beinhalten oft komplexe Matrix-Berechnungen, die genaue Simulationsinformationen liefern, aufgrund der Komplexität der Matrix-Berechnungen kann eine Schaltungsebene-Analyse jedoch zu zeitaufwendig sein. Im Rahmen von Bemühungen, die Simulationszeit zu verringern, können auch Nicht-Matrix-Berechnungen eingesetzt werden, wobei die Nicht-Matrix-Berechnungen Annäherungen bezüglich eines Schaltungsverhaltens vornehmen können. Obwohl bei Verwendung von Nicht-Matrix-Berechnungen die Simulationszeit erhöht werden kann, kann die Genauigkeit dieser Berechnungen sinken. Schaltungsentwerfer können diese verringerte Genauigkeit kompensieren, indem sie Schaltungen auf Spannen entwerfen, die größer sind als die tatsächliche Schaltungsleistungsfähigkeit, wodurch integrierte Schaltungen im Rahmen strengerer Entwurfsbeschränkungen entworfen werden als eventuell nötig ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, Verfahren mit verbesserten Charakteristika zu schaffen.

Diese Aufgabe wird durch Verfahren gemäß Anspruch 1 oder 20 gelöst.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein exemplarisches System;
2 exemplarische Signale; und
3 ein exemplarisches Verfahren zum Berechnen der in einer Vorrichtung induzierten Spannung und ihrer langfristigen Zuverlässigkeit.
In der gesamten folgenden Beschreibung und in den Patentansprüchen werden bestimmte Begriffe verwendet, um auf bestimmte Systemkomponenten Bezug zu nehmen. Wie Fachleute erkennen werden, bezeichnen Unternehmen eine Komponente vielleicht mit unterschiedlichen Namen. Dieses Dokument beabsichtigt nicht, zwischen Komponenten zu unterscheiden, die sich in bezug auf ihre Namen, jedoch nicht in bezug auf ihre Funktion voneinander unterscheiden. In der folgenden Erörterung und in den Patentansprüchen werden die Begriffe „umfassen" und „aufweisen" auf offene Weise verwendet und sollten somit in der Bedeutung „umfassen, sind jedoch nicht beschränkt auf" interpretiert werden. Ferner soll der Begriff „koppeln" oder „koppelt" entweder eine indirekte oder eine direkte elektrische Verbindung bedeuten. Wenn also eine erste Vorrichtung mit einer zweiten Vorrichtung gekoppelt ist, kann diese Verbindung durch eine direkte elektrische Verbindung oder durch eine indirekte elektrische Verbindung über andere Vorrichtungen und Verbindungen erfolgen.
1 veranschaulicht ein System 10, das Leiter 12–18 umfaßt. Das System 10 kann ein Bestandteil einer elektronischen Schaltung sein, die unter Verwendung von Halbleiter-Herstellungstechniken auf einem einzigen Chip integriert ist. Obwohl die folgende Erläuterung auf integrierte Schaltungen gerichtet ist, bezieht sich die folgende Erläuterung gleichermaßen auf Systeme mit diskreten Komponenten. Die Leiter 12–18 können mit verschiedenen elektrischen Bauelementen in der integrierten Schaltung gekoppelt sein. Beispielsweise kann ein Transistor 20 mit dem Leiter 15 gekoppelt sein. Ferner können andere elektrische Bauelemente (nicht gezeigt), z.B. Kondensatoren, Induktoren, Dioden und Widerstände, mit den Leitern 12–18 gekoppelt sein. Allgemein werden Leiter in dem System 10 so nahe beieinander wie möglich hergestellt, so daß die integrierte Schaltung eng mit elektrischen Bauelementen bestückt werden kann. Folglich können die Leiter 12–18 durch sehr kleine Abstände getrennt sein.
Die Leiter 12, 14, 16 und 18 können ferner verschiedene Signale (z.B. Taktungssignale) zu Bereichen innerhalb der integrierten Schaltung führen. Aufgrund des Umschaltens der durch die Leiter 12, 14, 16 und 18 geführten Signale und aufgrund der unmittelbaren Nähe der Leiter 12–18 kann eine Spannung kapazitiv in den Leiter 15 gekoppelt werden. Beispielsweise kann zwischen dem Leiter 16 und dem Leiter 15 infolge ihrer physischen Nähe, die in 1 veranschaulicht ist, eine effektive Kapazität 21 existieren. Ferner kann die durch den Kondensator 21 in den Leiter 15 gekoppelte Spannungsmenge auf der Grundlage des Signals in dem Leiter 16 variieren. Desgleichen können auch die Leiter 12, 14 und 18 Spannung in den Leiter 15 koppeln. Der kumulative Kopplungseffekt von den Leitern 12, 14, 16 und 18 in dem Leiter 15 kann zu beträchtlichen Spannungsschwankungen in dem Leiter 15 führen, was wiederum zu einem Bauelement-Ausfall von Bauelementen, die mit dem Leiter 15 gekoppelt sind, beispielsweise des Transistors 20, führen kann.
Die Leiter 12, 14, 16 und 18 können exemplarische Signale CLK, CLK/2, CLK/4 bzw. CLK/8 umfassen, wie in 2 veranschaulicht ist. Wie veranschaulicht ist, kann CLK eine vorbestimmte Frequenz aufweisen, und CLK/2, CLK/4 und CLK/8 können Frequenzen aufweisen, die Vielfache der vorbestimmten Frequenz von CLK sind. Beispielsweise kann CLK eine Frequenz von 1 GHz aufweisen, so daß CLK/2 eine Frequenz von 500 MHz, CLK/4 eine Frequenz von 250 MHz und CLK/8 eine Frequenz von 125 MHz aufweisen. Der Umfang der Signalkopplung von den Leitern 12, 14, 16 und 18 in den Leiter 15 kann auf die Frequenzen von CLK, CLK/2, CLK/4 bzw. CLK/8 bezogen sein. Gemäß manchen Ausführungsbeispielen kann der Frequenzbeitrag benachbarter Leiter (d.h. der Leiter 12, 14, 16 und 18) verwendet werden, um die Möglichkeit eines Ausfalls der mit dem Leiter 15 gekoppelten Bauelemente zu bestimmen. Auf diese Weise können die Zuverlässigkeit jedes elektrischen Bauelements an einer integrierten Schaltung bestimmt und die langfristige Zuverlässigkeit der integrierten Schaltung geschätzt werden.
3 stellt ein exemplarisches Verfahren 49 zum Bestimmen der langfristigen Zuverlässigkeit einer integrierten Schaltung als Funktion der Kopplungsspannung dar. Obwohl das Verfahren 49 unten unter Bezugnahme auf 1 und 2 er klärt wird, gilt die Offenbarung auch für andere Systeme. Die in den Leiter 15 gekoppelte Gesamtspannung kann bestimmt werden, indem ein Kopplungsbeitrag, der auf die benachbarten Leiter 12, 14, 16 und 18 zurückzuführen ist, berechnet wird und indem der Kopplungsbeitrag jedes Leiters 12, 14, 16 und 18 auf der Basis des Verhaltens des Signals in jedem Leiter zu verschiedenen Zeitpunkten gewichtet wird. Beispielsweise kann der Kopplungsbeitrag in dem Leiter 15 infolge des Leiters 16 auf den Wert des Kondensators 21 bezogen sein. Da dieser Kopplungsbeitrag von dem Signal in dem Leiter 16 abhängen kann, kann aus dem Verhalten von CLK/4 zu verschiedenen Zeitpunkten ein Gewichtungsfaktor bestimmt werden.
Bei Block 50 können das Bauelement 20 und sein Leiter 15 für eine Analyse identifiziert werden. Die benachbarten Leiter 12, 14, 16 und 18, die Spannung in den Leiter 15 koppeln, können ebenfalls bei Block 50 identifiziert werden. Wie oben beschrieben wurde, kann die in den Leiter 15 eingekoppelte Spannungsmenge einen Kopplungsbeitrag (z.B. eine effektive Kapazität), der auf die Nähe der benachbarten Leiter zurückzuführen ist, sowie einen Gewichtungsbeitrag, der auf CLK, CLK/2, CLK/4 und CLK/8 zurückzuführen ist, umfassen. Beim Analysieren der Zuverlässigkeit des Transistors 20 können dementsprechend die Entwurfsdaten untersucht werden, und Informationen, die sich auf den Kopplungsbeitrag beziehen, sowie Informationen, die sich auf den Gewichtungsbeitrag beziehen, können, wie bei Block 52 angegeben ist, aus den Entwurfsdaten extrahiert werden.
Unter Verwendung der bei Block 52 extrahierten Informationen kann der Kopplungsbeitrag, der auf jeden Leiter zurückzuführen ist, per Block 54 bestimmt werden. Der Kopplungsbeitrag für jedes Signal kann auf die Kapazität zwischen den Leitern bezogen sein. Beispielsweise können die Entwurfsdaten Informationen bezüglich der Beabstandung d zwischen benachbarten Leitern, bezüglich des Bereichs A, den die Leiter gemeinsam haben, und bezüglich der Dielektrizi tätskonstante ε des Materials zwischen den Leitern umfassen. Auf diese Weise kann die effektive Kapazität gemäß Gleichung 1 berechnet werden.
Ferner können die bei Block 52 extrahierten Informationen verwendet werden, um die Signale CLK, CLK/2, CLK/4 und CLK/8 zu teilen bzw. zu partitionieren, wie bei Block 56 angegeben ist. Ein Partitionieren der Signale kann ein Bestimmen dessen, welches der Signale die kleinste Periode aufweist, und ein Partitionieren der Signale gemäß dieser Periode beinhalten. Wie beispielsweise in 2 veranschaulicht ist, weist CLK die kleinste Periode und CLK/8 die längste Periode auf, weshalb die Signale in Phasen ϕ₀–ϕ₇ partitioniert werden, wobei die Größe jeder Phase durch die Größe der kleinsten Periode bestimmt wird. Der bei Block 54 bestimmte Kopplungsbeitrag kann während ϕ₀ berechnet und anschließend während der Phasen ϕ₁–ϕ₇ extrapoliert werden.
Der Umfang des Koppelns zwischen benachbarten Leitern kann ebenfalls mit der Frequenz variieren. Dieser Frequenzeffekt kann berücksichtigt werden, indem auf der Grundlage des Schaltens der Signale CLK, CLK/2, CLK/4 und CLK/8 während jeder Phase ϕ₀–ϕ₇ ein Gewichtungsfaktor zugewiesen wird, wie bei Block 58 angegeben ist. Der Gewichtungsfaktor kann sich auf das Umschalten, das den verschiedenen Signalen zugeordnet ist, beziehen. Wie in 2 veranschaulicht ist, kann eine 1 nach oben gerichteten Übergängen (d.h. Übergängen von niedrig zu hoch) zugeordnet sein, eine 0 kann Nicht-Übergang-Ereignissen (d.h. einem Signal, das kontinuierlich hoch oder kontinuierlich niedrig ist) zugeordnet sein, und ein variabler Gewichtungsfaktor α kann Ereignissen eines nach unten gerichteten Übergangs (d.h. Übergängen von hoch zu niedrig) zugeordnet sein. Der variable Gewichtungsfaktor α kann gesperrt und auf 0 eingestellt sein, oder er kann freigegeben und auf einen gewissen vorbestimmten Wert ein gestellt sein. Der freigegebene Wert von α ist allgemein negativ, da α einem nach unten gerichteten Übergang entspricht. Die Standardeinstellung für α ist gesperrt. 2 veranschaulicht die Gewichtungsfaktoren, die den Signalen während ϕ₀ und ϕ₁ zugewiesen werden können. Die Tabelle 1 zeigt Gewichtungsfaktoren, die den Signalen für alle in 2 veranschaulichten Phasen zugewiesen werden können.
Gleichung 2 kann verwendet werden, um "Kopplungsereignisse" oder die Gesamtspannung V -_koppeln,i, die infolge der verschiedenen Kopplungsbeiträge und der verschiedenen Gewichtungsfaktoren während jeder Phase ϕ_i in den Leiter 15 eingekoppelt ist, zu berechnen. Die Gewichtungsfaktoren, die den verschiedenen Übergängen für die Signale CLK, CLK/2, CLK/4 und CLK/8 zugeordnet sind, sind in der Gleichung 2 durch χ dargestellt. Der Kopplungsbeitrag zwischen dem Leiter 15 und den Leitern 12, 14, 16 und 18 ist in der Gleichung 2 durch φ_j, φ_k, φ_l bzw. φ_m dargestellt.
Block 60 entspricht der Bestimmung des Kopplungsereignisses für jede Phase der Tabelle 1 durch Gleichung 2.
Tabelle 1
Die Kopplungsanalyse des Blocks 60 kann anschließend verwendet werden, um die langfristige Zuverlässigkeit des bei Block 50 identifizierten Bauelements zu bewerten. Manche Ausführungsbeispiele können eine Bestimmung eines Durchschnittswerts von V -_koppeln für jedes Bauelement infolge der mehreren Kopplungsereignisse (d.h. der Kopplungsereignisse, die den Phasen ϕ₀-ϕ₇, zugeordnet sind) umfassen. Die Gleichung 3 kann verwendet werden, um einen Durchschnittswert von V -_koppeln für jedes Bauelement infolge der mehreren Kopplungsereignisse N, verschiedener Herstellungsparameter sowie verschiedener Schaltungsparameter zu berechnen.
Bei Gleichung 3 bezieht sich N auf die Anzahl von Kopplungsereignissen. Falls beispielsweise 8 Phasen vorliegen, wie in 2 veranschaulicht ist, kann für jede Phase ein Kopplungsereignis vorliegen, und N ist gleich 8. β ist ein Begriff, der sich auf den Gewinn des Bauelements bezieht und kann je nach dem charakterisierten Bauelement-Typ variieren. Beispielsweise können MOSFET-Bauelemente Werte für β aufweisen, die sich zwischen 0,5 und 1,5 bewegen, wobei ein MOSFET vom N-Typ einen anderen Wert aufweisen kann als ein MOSFET vom P-Typ. Der Skalierungsfaktor "a" in Gleichung 3 kann der Fläche, dem Gewinn β und der Temperatur des Bauelements zugeordnet sein. Der tatsächliche Wert von "a" kann je nach dem Bauelement-Typ, d.h. MOSFET vom N-Typ gegenüber MOSFET vom P-Typ, variieren, wobei MOSFET-Bauelemente Werte für "a" aufweisen können, die ein Potenzgesetz-Verhalten für ihre Zeit-Bis-Zum-Durchbruch aufweisen, wie bei "Experimental Evidence of T_BD Power-Law for Voltage Dependence of Oxide Breakdown in Ultrathin Gate Oxides" von Wu et al. beschrieben ist. K_P ist ein Begriff, der sich auf die Mobilität des Bauelements bezieht und je nach dem verwendeten Bauelement-Typ variieren kann. Bei spielsweise kann ein MOSFET vom N-Typ einen K_P-Wert aufweisen, der bei Raumtemperatur gleich etwa 53 ist, wohingegen ein MOSFET vom P-Typ einen K_P-Wert aufweisen kann, der bei Raumtemperatur gleich etwa 40 ist. Ferner ist V_dd in Gleichung 3 ein Schaltungsparameter, der sich auf die dem Bauelement bereitgestellte maximale Spannung bezieht.
Wenn der Durchschnittswert von V -_koppeln bestimmt ist, kann die Wirkung, die V -_koppeln auf verschiedene Bauelemente hat, studiert werden. Beispielsweise kann der Transistor 20 ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) vom N-Typ sein, wie in 1 veranschaulicht ist, wobei die Gate-Region des Transistors 20 ein dielektrisches Material umfaßt. Spannungen, die mit der Gate-Region des Transistors 20 gekoppelt sind, können bewirken, daß die Integrität des Gate-Dielektrikums mit der Zeit versagt, was zu einem Kurzschluß zwischen dem Gate und dem Kanal des Transistors 20 führt. Die Herstellungseinrichtung kann TDDB-Richtlinien (TDDB = Time Dependent Dielectric Breakdown, zeitabhängiger dielektrischer Durchbruch) liefern, die Spannungsschwellen für die verschiedenen Bauelemente in dem System angeben. Bauelemente, die Spannungen über der TDDB-Schwelle erfahren, können mit der Zeit versagen. Dementsprechend kann der Durchschnitts-Wert von V -_koppeln mit der TDDB-Schwelle verglichen werden, wie durch Block 64 angegeben ist. Falls der bei Block 62 berechnete Wert von V -_koppeln größer ist als die TDDB-Schwelle, kann das Bauelement durch Block 66 mit einem Flag markiert werden. Alternativ dazu ist, falls der bei Block 62 berechnete Wert von V -_koppeln geringer ist als die TDDB-Schwelle, ein Markieren des Bauelements mit einem Flag eventuell nicht erforderlich, wie durch Block 68 angegeben ist.
Die obige Erläuterung soll die Prinzipien und verschiedenen Ausführungsbeispiele der vorliegenden Erfindung veranschaulichen. Fachleute werden zahlreiche Variationen und Modifikationen erkennen, nachdem die obige Offenbarung vollständig verstanden wird. Obwohl vier Leiter gezeigt wurden, die ein Rauschen in den Leiter 15 einkoppeln, sind auch mehr oder weniger Leiter möglich. Obwohl in der vorstehenden Erläuterung MOSFET-Bauelemente verwendet wurden, gilt diese Erörterung gleichermaßen für jegliches Bauelement, das den Nachteil eines TDDB aufweisen kann, beispielsweise Kondensatoren. Es ist beabsichtigt, daß die folgenden Patentansprüche so interpretiert werden sollen, daß sie alle derartigen Variationen und Modifikationen umfassen.

Claims

Verfahren, das folgende Schritte umfaßt: Identifizieren eines Leiters (15), der mit einem Bauelement (20) gekoppelt ist; Extrahieren von Informationen, die sich auf eine Beziehung zwischen dem mit dem Bauelement (20) gekoppelten Leiter (15) und benachbarten Leitern (12, 14, 16, 18) beziehen; Extrahieren von Informationen, die sich auf eine Mehrzahl von Signalen beziehen, die in den benachbarten Leitern (12, 14, 16, 18) vorliegen; Partitionieren der Informationen in Phasen; Berechnen einer Spannung, die während jeder Phase in dem mit dem Bauelement (20) gekoppelten Leiter (15) induziert ist; Berechnen einer Durchschnittsspannung, die in dem mit dem Bauelement (20) gekoppelten Leiter (15) induziert ist; und Markieren des Bauelements (20) mit einem Flag, falls die induzierte Durchschnittsspannung über einer vorbestimmten Schwelle liegt.
Verfahren gemäß Anspruch 1, bei dem Informationen aus einer Entwurfsdatenbank extrahiert werden.
Verfahren gemäß Anspruch 1 oder 2, bei dem das Partitionieren der Informationen in Phasen ferner ein Zuordnen eines Gewichtungsfaktors zu jeder Phase umfaßt.
Verfahren gemäß Anspruch 3, bei dem das Zuordnen eines Gewichtungsfaktors zu jeder Phase ferner ein Zuordnen einer 1 zu einem Niedrig-Zu-Hoch-Übergang und einer 0 zu einem sich nicht verändernden Übergang umfaßt.
Verfahren gemäß Anspruch 4, bei dem ein Hoch-Zu-Niedrig-Übergang einem vorbestimmten Gewichtungsfaktor zugeordnet wird.
Verfahren gemäß Anspruch 5, bei dem der vorbestimmte Gewichtungsfaktor negativ ist.
Verfahren gemäß Anspruch 6, bei dem ein Standardwert für den vorbestimmten Gewichtungsfaktor 0 ist.
Verfahren gemäß einem der Ansprüche 3 bis 7, bei dem das Berechnen der in dem Leiter (15) induzierten Spannung ein iteratives Addieren der Gewichtungsfaktoren, die auf jede Phase zurückzuführen sind, umfaßt.
Verfahren gemäß Anspruch 8, bei dem die Anzahl von iterativen Additionen auf die Anzahl von Phasen bezogen ist.
Verfahren gemäß Anspruch 9, bei dem die Mehrzahl von Signalen gemäß einer kleinsten Periode unter den Signalen partitioniert wird.
Verfahren gemäß einem der Ansprüche 8 bis 10, bei dem das Berechnen der in dem Leiter (15) induzierten Spannung ein Bestimmen eines nicht-gewichteten Faktors umfaßt, der auf die Beziehung zwischen dem mit dem Bauelement (20) gekoppelten Leiter (15) und den benachbarten Leitern (12, 14, 16, 18) bezogen ist.
Verfahren gemäß Anspruch 11, bei dem der nicht-gewichtete Faktor auf eine Kapazität zwischen benachbarten Leitern (12, 14, 16, 18) bezogen ist.
Verfahren gemäß Anspruch 11 oder 12, bei dem der gewichtete Faktor auf eine Frequenz der Signale in den benachbarten Leitern (12, 14, 16, 18) bezogen ist.
Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem die Durchschnittsspannung auf eine während jeder Phase induzierten Spannungsmenge und auf Herstellungsparameter des Bauelements (20) bezogen ist.
Verfahren gemäß Anspruch 14, bei dem das Bauelement (20) einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) vom N-Typ umfaßt und die Herstellungsparameter eine Elektronenmobilität umfassen.
Verfahren gemäß einem der Ansprüche 11 bis 15, bei dem die Gewichtungsfaktoren addiert werden und die Summe der Gewichtungsfaktoren mit dem nicht-gewichteten Faktor multipliziert wird.
Verfahren gemäß einem der Ansprüche 1 bis 16, bei dem das Bauelement (20) ein dielektrisches Material umfaßt und bei dem ein Markieren des Bauelements (20) mit einem Flag ein wahrscheinliches Versagen des dielektrischen Materials anzeigt.
Verfahren gemäß einem der Ansprüche 8 bis 17, bei dem die vorbestimmte Schwelle auf einen zeitabhängigen dielektrischen Durchbruch (TDDB) des Bauelements (20) bezogen ist.
Verfahren gemäß einem der Ansprüche 9 bis 18, bei dem das Markieren von Bauelementen (20) mit Flags ein Entwerfen von integrierten Schaltungen unterstützt.
Verfahren, das folgende Schritte umfaßt: Identifizieren eines Bauelements (50); Extrahieren von Informationen (52), die sich auf das Bauelement (50) beziehen, aus einer Datenbank; Partitionieren (56) der extrahierten Informationen in Phasen; Bestimmen (58) eines gewichteten Kopplungsbeitrags; Bestimmen (58) eines nicht-gewichteten Kopplungsbeitrags; und Berechnen (62) einer während jeder Phase induzierten Spannung, wobei die induzierte Spannung unter Verwendung des gewichteten und des nicht-gewichteten Kopplungsbeitrags bestimmt wird.
Verfahren gemäß einem der Ansprüche 11 bis 20, bei dem das Bauelement (20) ein Dielektrikum umfaßt und das Bauelement (20) mit einem ersten Leiter gekoppelt ist.
Verfahren gemäß einem der Ansprüche 11 bis 21, das ferner ein Berechnen der aufgrund aller Phasen induzierten Durchschnittsspannung umfaßt, wobei die aufgrund aller Phasen induzierte Durchschnittsspannung die Herstellungsparameter des Bauelements (20) sowie auf eine während jeder Phase induzierte Spannungsmenge bezogen ist.
Verfahren gemäß Anspruch 22, das ferner ein Vergleichen der induzierten Durchschnittsspannung mit einer vorbestimmten Schwelle umfaßt.
Verfahren gemäß Anspruch 23, das ferner ein Markieren des Bauelements (20) mit einem Flag umfaßt, falls die induzierte Durchschnittsspannung größer ist als eine vorbestimmte Schwelle.