DE102004019366A1 - Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität - Google Patents

Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität Download PDF

Info

Publication number
DE102004019366A1
DE102004019366A1 DE102004019366A DE102004019366A DE102004019366A1 DE 102004019366 A1 DE102004019366 A1 DE 102004019366A1 DE 102004019366 A DE102004019366 A DE 102004019366A DE 102004019366 A DE102004019366 A DE 102004019366A DE 102004019366 A1 DE102004019366 A1 DE 102004019366A1
Authority
DE
Germany
Prior art keywords
signal
circuit arrangement
differential
predistortion
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004019366A
Other languages
English (en)
Other versions
DE102004019366B4 (de
Inventor
Christian Grewing
Martin Friedrich
Kay Winterberg
Stefan Van Waasen
Giuseppe Li Puma
Andreas Wiesbauer
Christoph Sandner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004019366A priority Critical patent/DE102004019366B4/de
Priority to US11/111,461 priority patent/US7450913B2/en
Publication of DE102004019366A1 publication Critical patent/DE102004019366A1/de
Application granted granted Critical
Publication of DE102004019366B4 publication Critical patent/DE102004019366B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1408Balanced arrangements with diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1491Arrangements to linearise a transconductance stage of a mixer arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Schaltungsanordnung für einen breitbandigen Mischer (1, 101, 201) mit einer multiplikativen Mischstufe (2), die einen Trägerfrequenzeingang (3, 4) zum Einkoppeln eines differenziellen Trägerfrequenzsignals (LOP, LON), einen Mischstufeneingang (5, 6) zum Einkoppeln eines vorverzerrten differenziellen Eingangssignals (LFPD, LFND) und einen Ausgang (9, 10) zum Auskoppeln eines differenziellen Ausgangssignals (OUTP, OUTN), welches durch multiplikative Mischung aus dem differenziellen Trägerfrequenzsignals (LOP, LON) und dem vorverzerrten differenziellen Eingangssignal (LFPD, LFND) erzeugt ist, aufweist, wobei das vorverzerrte differenzielle Eingangssignal (LFPD, LFND) aus einem differenziellen Eingangssignal (LFP, LFN) durch eine quadratische Vorverzerrung und eine lineare Vorverzerrung erzeugt ist.

Description

  • Die Vorliegende Erfindung betrifft eine Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität. Ferner betrifft die Erfindung ein Verfahren zum breitbandigen Mischen.
  • Mischer werden zur Frequenzumsetzung in Sendern und Empfängern benötigt und gehören daher zu den wichtigen Komponenten für drahtlose Übertragungssysteme. Ein idealer Mischer kann durch einen Multiplizierer realisiert werden. Dieser multipliziert ein Lokaloszillatorsignal mit einem umzusetzenden Eingangssignal zu einem Ausgangssignal.
  • Konventionelle Mischer werden in einem relativ engen Trägerfrequenzbereich – wie beispielsweise bei WLAN-Anwendungen (WLAN = wireless lokal area network) um 20 MHz – betrieben. Neuerdings werden jedoch besonders breitbandige Anwendungen in Frequenzbändern von 3 bis 10 GHz, sogenannten UWB-Applikationen (UWB = ultra wide band) benötigt.
  • Eine prinzipielle Modulator- bzw. Mischertopologie ist in der 1 gezeigt.
  • Es sind zwei Einseitenband-Mischzweige vorgesehen, deren Signale OUTU, OUTL mit einem Addierer A1 zum modulierten Ausgangssignal MOUT zusammengeführt werden. In dem Zweig für das obere Breitenband werden in Abhängigkeit von einem Steuersignal S1 aus einem ROM-Speicher SINROM, der Sinus-Daten enthält digitale Eingangssignaldaten DLF1 generiert. Die von einem Digital-Analog-Umsetzer DA1 in das analoge Signal LF1 umgesetzt werden. Das analoge Signal LF1 wird von einem Tiefpassfilter LPF1 zu dem umzusetzenden Signal LH1' gefiltert.
  • In einer multiplikativen Mischstufe M1 wird das umzusetzende analoge Signal LH1' mit einem Sinusträgersequenzsignal mit der Kreisfrequenz ωLO zu dem Ausgangssignal OUTU für das obere Seitenband gemischt.
  • Analog werden in dem Zweig für das untere Seitenband mittels einem Kosinusdaten enthaltenen ROM-Speicher COSROM, einem zweiten Digital-Analog-Wandler DA2, einem Tiefpassfilter LPF2 und einer multiplikativen Mischstufe M2 mittels einem Steuersignal S2 digitale Daten DLF2, ein analoges Umsetzsignal LF2 für das untere Seitenband sowie einem gefilterten Umsetzsignal LF2' und einem Kosinusträgersignal für das untere Seitenband mit der Kreisfrequenz ωLO ein Ausgangssignal OUTL erzeugt.
  • Eine mögliche multiplikative Mischstufe stellt die sogenannte Gilbert-Zelle dar. Eine derartige multiplikative Mischstufe nach dem Stand der Technik ist beispielsweise in U. Tietze, CH. Schenk: Halbleiterschaltungstechnik, Auflage 12, Springerverlag Berlin, Heidelberg, New York, ISBN 3-540-42849-6 beschrieben.
  • Die 2 zeigt eine dementsprechende Gilbert-Zelle zum multiplikativen Mischen eines differenziellen Eingangssignals LFP, LFN mit einem differenziellen Trägerfrequenzsignal LOP, LON zu einem differenziellen Ausgangssignal OUTP, OUTN.
  • Demgemäß ist in Serie ein erster Widerstand R1, die steuerbare Strecke eines ersten Transistors T1, die steuerbare Strecke eines zweiten Transistors T2 und die steuerbare Strecke eines Stromquellentransistors T3 zwischen einem ersten Versorgungsspannungspotenzial VDD und einem zweiten Versorgungsspannungspotenzial VSS vorgesehen.
  • Es ist ein zweiter Widerstand R2 und die steuerbare Strecke eines vierten Transistors T4 zwischen dem ersten Versorgungsspannungspotenzial VDD und der steuerbaren Strecke des zwei ten Transistors T2 vorgesehen. Ein Gate-Anschluss des Stromquellentransistors T3 ist auf ein Bias-Potenzial BIAN gelegt.
  • Es ist die steuerbare Strecke eines fünften Transistors T5 und die steuerbare Strecke eines sechsten Transistors T6 zwischen dem zweiten Widerstand R2 und der steuerbaren Strecke des Stromquellentransistors T3 geschaltet. Ferner ist die steuerbare Strecke eines siebten Transistors T7 zwischen dem ersten Widerstand R1 und der steuerbaren Strecke des sechsten Transistors T6 geschaltet.
  • Eine erste Komponente LFP des differenziellen Eingangssignals ist an den Gate-Anschluss des sechsten Transistors T6 geschaltet, und die zweite Komponente LFN des Eingangssignals ist an den Gate-Anschluss des zweiten Transistors T2 geschaltet.
  • Eine erste Komponente LOP des Trägerfrequenzsignals ist an den Gate-Anschluss des ersten Transistors T1 und den Gate-Anschluss des fünften Transistors T5 geschaltet. Die zweite Komponente LON des differenziellen Trägerfrequenzsignals ist an den Gate-Anschluss des vierten Transistors T4 und den Gate-Anschluss des siebten Transistors T7 geführt.
  • Die erste Komponente OUTP des differenziellen Ausgangssignals wird dem zwischen dem ersten Widerstand und der steuerbaren Strecke des ersten Transistors T1 abgegriffen. Die zweite Komponente OUTN des Ausgangssignals wird zwischen dem zweiten Widerstand und der steuerbaren Strecke des vierten Transistors T4 abgegriffen.
  • Die Widerstände R1 und R2 wirken als Lastwiderstände. Ein Gilbert-Zelle gemäß 2 besitzt nur ungenügende Linearitätseigenschaften für UWB Anwendungen. Dies führt zu harmonischen Verzerrungen, insbesondere weil die Ausgangskennlinie des Differenzpaares aus den Transistoren T1, T5, T7, T4 quadratisch ist.
  • Bei der Ausführung als NMOS Transistoren arbeiten die Transistoren T1–T7 im Inversionsbereich, sodass die über die Lastwiderstände R1, R2 abfallenden Spannungen proportional zur Quadratwurzel der Eingangsspannung, welche durch das differenzielle Signal LFP, LFN eingekoppelt wird, ist.
  • Bei idealen Bauelementen kann diese Nichtlinearität durch eine quadratische Vorverzerrung des Eingangssignals LFP, LFN weitestgehend kompensiert werden. Dazu können beispielsweise NMOS-Dioden benutzt werden, die zwischen der ersten Versorgungsspannung VDD und den jeweiligen Gate-Anschlüssen der Transistoren T2 und T6 geschaltet sind. Dadurch fällt jeweils eine quadratische vorverzerrte Eingangssignalkomponente ab, die die Quadratwurzel-Nichtlinearität der Mischstufe kompensieren kann.
  • Dabei ist jedoch insbesondere bei MOS-Ausführung der Mischstufe eine genaue Anpassung der zwei Dioden sehr schwierig. Eine Fehlanpassung von solchen Vorverzerrungsdioden führt leicht zu zusätzlichen Anteilen der Trägerfrequenz im Ausgangssignal einer derartigen Mischstufe.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung eine Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität zu schaffen, der in UWB Anwendungen einsetzbar ist und tolerant gegenüber Fehlanpassungen bei der Vorverzerrung ist.
  • Es ist ferner eine Aufgabe der vorliegenden Erfindung einen breitbandigen Mischer zu schaffen, der gegenüber Mischern mit quadratischer Vorverzerrung einen größeren störungsfreien Dynamikumfang (spurious free dynamic range) bietet.
  • Erfindungsgemäß wird diese Aufgabe durch eine Schaltungsanordnung für einen breibandingen Mischer gemäß Patentanspruch 1 sowie durch ein Verfahren zum Mischen eines Trägerfrequenz signals und eines Eingangssignals mit den Verfahrensschritten nach Patentanspruch 14 gelöst.
  • Demgemäß ist eine Schaltungsanordnung für ein breitbandigen Mischer mit einer multiplikativen Mischstufe vorgesehen, die einen Trägerfrequenzeingang zum Einkoppeln eines differenziellen Trägerfrequenzsignals, einen Mischstufeneingang zum Einkoppeln eines vorverzerrten differenziellen Eingangssignals und einen Ausgang zum Auskoppeln eines differenziellen Ausgangssignals aufweist. Dabei ist das differenzielle Ausgangssignal durch multiplikative Mischung aus dem differenziellen Trägerfrequenzsignals und dem vorverzerrten differenziellen Eingangssignal erzeugt. Das vorverzerrte differenzielle Eingangssignal ist aus einem differenziellen Eingangssignal durch eine quadratische Vorverzerrung und eine lineare Vorverzerrung erzeugt.
  • Gemäß dem erfindungsgemäßen Verfahren zum Mischen eines Trägerfrequenzsignals und eines Eingangssignals sind die folgenden Verfahrensschritte vorgesehen:
    • (a) lineares Vorverzerren und quadratisches Vorverzerren des Eingangssignals zum Erzeugen eines vorverzerrten Eingangssignals; und
    • (b) multiplikatives Mischen des vorverzerrten Eingangssignals mit dem Trägerfrequenzsignal zu einem Ausgangssignal.
  • Die der Erfindung zugrunde liegende Idee besteht darin, zusätzlich zu einer quadratischen Vorverzerrung des umzusetzenden Eingangssignals eine lineare Vorverzerrung vorzunehmen.
  • Dadurch wird der Einfluss einer Fehlanpassung von Bauelementen im Signalpfad, die quadratische Vorverzerrung erzeugen herabgesetzt. Ferner werden Ausgangssignalanteile, die die Frequenz des Trägersignals aufweisen, reduziert. Da durch die lineare Vorverzerrung Artefakte der Trägerfrequenz im Aus gangssignal gegenüber den zu übertragenden Signalanteilen insbesondere im oberen und unteren Seitenband und gegenüber höher harmonischen Mischprodukten, vermindert werden, liefert ein erfindungsgemäßer Mischer einen besonders großen Störungsfreien Dynamikumfang.
  • Die Einstellung des linearen Signalanteils, welches durch die zusätzliche erfindungsgemäße Vorverzerrung erreicht wird, kann dann so vorgenommen werden, dass beispielsweise die Differenz der übertragenen Energie durch den Träger und der übertragenden Energie in einem relevanten Seitenband maximal wird. Insbesondere zukünftige UWB Anwendungen geben bestimmte Masken für die Spektraldichten, in denen die übertragene Energie in Abhängigkeit von der Frequenz aufgetragen ist, der eingesetzten Mischer vor. Dabei wird der sogenannten Störungsfreie Dynamikumfang (spurious free dynamic range) des Mischers vorgegeben, der für die erfindungsgemäße Schaltungsanordnung besonders hoch ist. Außerdem erfüllt der breitbandige Mischer gemäß der Erfindung hohe Linearitätsanforderungen über einen sehr großen Frequenzbereich.
  • Vorteilhafterweise weist das differenzielle Eingangssignal eine erste Komponente, die an einen ersten Eingangsanschluss gekoppelt ist, auf und eine zweite Komponente, die an einen zweiten Eingangsanschluss gekoppelt ist, auf. Dabei ist zwischen dem ersten Eingangsanschluss und einem ersten Versorgungsspannungspotenzial ein erster Widerstand und zwischen dem zweiten Eingangsanschluss und dem ersten Versorgungsspannungspotenzial ein zweiter Widerstand zur linearen Vorverzerrung geschaltet. Dann ist eine erste Komponente des vorverzerrten differenziellen Eingangssignals zwischen dem ersten Widerstand und dem ersten Eingangsanschluss abgreifbar, und eine zweite Komponente des vorverzerrten differenziellen Eingangssignals ist zwischen dem zweiten Widerstand und dem zweiten Eingangsanschluss angreifbar. Durch das Schalten des Widerstandes wird den jeweiligen Eingangssignalkomponenten ein linearer Signalanteil aufgeprägt.
  • Besonders vorteilhafterweise ist der erste und zweite Widerstand ein einstellbarer Widerstand. Dadurch kann die lineare Vorverzerrung flexibel angepasst werden.
  • Gemäß einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist der erste und zweite Widerstand schaltbar und es sind weitere parallel dazu geschaltete schaltbare Widerstände vorgesehen.
  • Gemäß einer bevorzugten Ausführungsform weist die erfindungsgemäße Schaltungsanordnung einen ersten und einen zweiten Transistor mit jeweils einer steuerbaren Strecke und einem Gate-Anschluss auf, wobei die steuerbare Strecke des ersten Transistors zwischen dem Eingangsanschluss und dem ersten Versorgungsspannungspotenzial geschaltet ist. Dabei ist die steuerbare Strecke des zweiten Transistors zwischen dem zweiten Eingangsanschluss und dem ersten Versorgungsspannungspotenzial geschaltet und die Gate-Anschlüsse sind miteinander verbunden. Die Gate-Anschlüsse sind an ein Verzerrungspotenzial geschaltet.
  • Durch Verändern des Verzerrungspotenzials werden die Eigenschaften der steuerbaren Strecken so verändert, dass das Maß der quadratischen Vorverzerrung, welche durch die steuerbare Strecken geschieht, ebenfalls einstellbar ist.
  • In einer vorteilhaften Ausgestaltung ist das Verzerrungspotenzial das erste Versorgungspotenzial. Dann sind die ersten und zweiten Transistoren als Dioden geschaltet. Diese Dioden liefern genau die gewünschte quadratische Vorverzerrung.
  • In einer alternativen Ausführungsform ist eine erste Diode, die zwischen dem ersten Eingangsanschluss und dem ersten Versorgungsspannungspotenzial geschaltet ist, vorgesehen, und es ist eine zweite Diode, die zwischen dem zweiten Eingangsan schluss und dem ersten Versorgungspotenzial geschaltet ist, vorgesehen.
  • In einer bevorzugten Ausführungsform weist die multiplikative Mischstufe eine Gilbert-Zelle auf.
  • In einer bevorzugten Weiterbildung der Schaltungsanordnung ist ferner eine Vorverzerrungsteuerung vorgesehen, mit einem Testsignalausgang zur Ausgabe eines differenziellen Testsignals an die Eingangsanschlüsse der Schaltungsanordnung, mit einem Prüfsignaleingang zum Einkoppeln des differenziellen Ausgangssignals der Mischstufe, und mit mindestens zwei Steuerausgängen zur Ausgabe von Einstellsignalen zum Einstellen des ersten und zweiten Widerstands.
  • Durch das Einkoppeln von Testsignalen an den Eingang der Schaltungsanordnung und gleichzeitiger Auswertung des erzeugten Ausgangssignals kann die Einstellung der linearen Vorverzerrung durch Einstellen der Widerstandswerte der Widerstände optimal vorgenommen werden.
  • Vorteilhafterweise ist die Schaltungsanordnung in MOS-Technologie ausgeführt. Besonders bei UWB Anwendungen sind stromsparende Bauelemente, die einfach herzustellen sind, angezeigt. Dies ist in MOS-Technologie besonders einfach erreichbar.
  • Bevorzugterweise sind die Widerstände zur linearen Vorverzerrung so dimensioniert, dass der störungsfreie Dynamikumfang (spurious free dynamic range) des Ausgangssignals des erfindungsgemäßen Mischers bei einem differenziellen Eingangssignal mit vorgegebener Frequenz maximal ist.
  • Die Einstellung bzw. die Dimensionierung der Widerstände kann beispielsweise durch die Vorverzerrungssteuerung erfolgen oder bereits vor der Fertigung durch Simulationen bestimmt werden.
  • In einer besonders bevorzugten Ausführungsform sind die Widerstände zur linearen Vorverzerrung so dimensioniert, dass über einen vorgegebenen Bereich von Trägerfrequenzen die Signalenergie eines Ausgangssignals bei der Frequenz des Trägersignals gleich der Signalenergie einer dritten Harmonischen des Eingangssignals im Ausgangssignal ist. Da die lineare Vorverzerrung besonders dritte Harmonische als Nebenprodukt erzeugt, kann durch diese Einstellung der Vorverzerrung ein besonders großer störungsfreier Dynamikumfang erreicht werden.
  • Weitere vorteilhafte Ausgestaltung und Weiterbildung der Erfindung sind Gegenstand der Unteransprüche sowie der folgenden Beschreibung unter Bezugnahme auf die Figuren.
  • Im Folgenden wird die Erfindung anhand der schematischen Figuren und Ausführungsbeispielen näher erläutert. Es zeigt dabei.
  • 1: eine Einseitenband-Mischerarchitektur nach dem Stand der Technik;
  • 2: eine Gilbert-Zelle nach dem Stand der Technik;
  • 3: eine erste Ausführungsform der erfindungsgemäßen Schaltungsanordnung für einen breitbandigen Mischer;
  • 4: eine Spektraldarstellung der Mischprodukte eines erfindungsgemäßen und eines herkömmlichen Mischers;
  • 5: eine zweite Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
  • 6: eine dritte Ausführungsform der erfindungsgemäßen Schaltungsanordnung; und
  • 7: eine bevorzugte Weiterbildung der erfindungsgemäßen Schaltungsanordnung.
  • Die 1 und 2 sind bereits in der Einleitung beschrieben worden.
  • Die 3 zeigt eine erste Ausführungsform der erfindungsgemäßen Schaltungsanordnung für einen breitbandigen Mischer 1.
  • Es ist eine multiplikative Mischstufe 2 vorgesehen, die hier beispielhaft als Gilbert-Zelle ausgeführt ist. Die multiplikative Mischstufe 2 weist einen Trägerfrequenzeingang 3, 4 auf, in den das differenzielle Trägerfrequenzsignal LOP, LON eingekoppelt ist.
  • Das differenzielle Trägersignal weist eine erste Komponente LOP auf, die an den ersten Trägersignalanschluss 3 geführt ist, auf, und das differenzielle Trägersignal weist eine zweite Komponente LON auf, die an einen zweiten Trägersignalanschluss 4 geführt ist.
  • Die multiplikative Mischstufe 2 weist einen Mischstufeneingang 5, 6 zum Einkoppeln eines vorverzerrten differenziellen Eingangsignals LFPD, LFND auf. Dabei ist eine erste Komponente LFPD des vorverzerrten differenziellen Eingangssignals an einen ersten Mischstufeneingangsanschluss 5 geführt, und eine zweite Komponente LFD des differenziellen vorverzerrten Eingangssignals ist an einen zweiten Mischstufeneingangsanschluss 6 geführt.
  • An einen Eingang 7, 8 des erfindungsgemäßen Mischers 1 ist das differenzielle Eingangssignal LFP, LFN eingekoppelt. Dabei ist eine erste Komponente LFP des differenziellen Eingangssignals an einen ersten Eingangsanschluss 7 geführt und eine zweite Komponente LFN des differenziellen Eingangssignals ist an einen zweiten Eingangsanschluss 8 geführt.
  • Das differenzielle Ausgangssignal OUTP, OUTN wird an einem Ausgang 9, 10 ausgegeben. Dabei ist eine erste Komponente OUTP des differenziellen Ausgangssignals an einem Ausgangsanschluss 9 abgreifbar, und eine zweite Komponente OUTN des differenziellen Ausgangssignals ist an einem zweiten Ausgangsanschluss 10 abgreifbar.
  • Die multiplikative Mischstufe 2 weist einen ersten Widerstand 11, einen zweiten Widerstand 12, einen Stromquellentransistor 13 mit einer steuerbaren Strecke und einem Gate-Anschluss 14, einen ersten, zweiten, dritten, vierten, fünften und sechsten Transistors 15, 17, 19, 21, 23, 25 mit jeweils einer steuerbaren Strecke und einem Gate-Anschluss 16, 18, 20, 22, 24, 26 auf.
  • Der erste Widerstand 11, die steuerbare Strecke des ersten Transistors 15, die steuerbare Strecke des sechsten Transistors 25 und die steuerbare Strecke des Stromquellentransistors 13 sind seriell zwischen einem ersten Versorgungsspannungspotenzial VDD und einem zweiten Versorgungsspannungspotenzial VSS geschaltet.
  • Der zweite Widerstand 12, die steuerbare Strecke des zweiten Transistors 17 und die steuerbare streck des fünften Transistors 23 sind seriell zwischen dem ersten Versorgungsspannungspotenzial VDD und der steuerbaren Strecke des Stromquellentransistors 13 geschaltet.
  • Es ist ein erster Leitungsknoten 27 zwischen dem ersten Widerstand 11 und der steuerbaren Strecke des ersten Transistors 15 vorgesehen. Ein zweiter Leitungsknoten 28 ist zwischen dem zweiten Widerstand 12 und der steuerbaren Strecke des vierten Transistors 21 vorgesehen.
  • Die steuerbare Strecke des zweiten Transistors 17 ist zwischen dem zweiten Leitungsknoten 28 und der steuerbaren Stre cke des fünften Transistors 23 geschaltet. Die Steuerbare Strecke des dritten Transistors 19 ist zwischen dem ersten Leitungsknoten 27 und der steuerbaren Strecke des fünften Transistors 23 geschaltet.
  • Der Gate-Anschluss 16 des ersten Transistors 15 und der Gate-Anschluss 18 des zweiten Transistors 17 ist an den ersten Trägerfrequenzanschluss 3 geschaltet. Der Gate-Anschluss 20 des dritten Transistors und der Gate-Anschluss 22 des vierten Transistors ist an den zweiten Trägerfrequenzanschluss 4 geschaltet.
  • Erste Komponente OUTP des Ausgangssignals ist an dem ersten Ladungsknoten 27 abgreifbar und an den ersten Ausgangsanschluss 9 geführt. Die zweite Komponente OUTN des Ausgangssignals ist an dem zweiten Leitungsknoten 28 abgreifbar und an den zweiten Ausgangsanschluss 10 geführt.
  • Der Gate-Anschluss 24 des fünften Transistors 23 ist an den ersten Mischstufeneingangsanschluss 5 gekoppelt, und der Gate-Anschluss 26 des sechsten Transistors 25 ist an den zweiten Mischstufeneingangsanschluss 6 geführt.
  • Über den ersten und zweiten Widerstand 11, 12 fließt jeweils ein Ausgangssignalstrom IOUTP, IOUTN, wodurch die jeweilige Signalspannung des Ausgangssignals OUTP, OUTN erzeugt wird.
  • Zwischen dem ersten Eingangsanschluss 7 und dem ersten Versorgungsspannungspotenzial VDD sind parallel ein dritter Widerstand 29 und die steuerbare Strecke eines siebten Transistors 30 geschaltet.
  • Zwischen dem ersten Versorgungsspannungspotenzial VDD und dem zweiten Eingangsanschluss 8 des Mischers 1 sind parallel ein vierter Widerstand 31 und die steuerbare Strecke eines achten Transistors 32 geschaltet. Die Gate-Anschlüsse 33, 34 des siebten und achten Transistors 30, 32 sind an ein Verzerrungspotenzial BPRED gelegt. Der Gate-Anschluss 14 des Stromquellentransistors 13 ist an ein BIAS-Potenzial BIAN gelegt.
  • Wie bereits einleitend erwähnt, arbeitet die multiplikative Mischstufe 2 (Gilbert-Zelle) nicht linear, d.h. die Ausgangsströme IOUTP, IOUTN sind proportional zur Quadratwurzel der Eingangsspannung des Differentialeingangssignals LFP, LFN.
  • Mittels dem siebten und achten Transistor 30, 32 wird das Eingangssignal LFP, LFN quadratisch vorverzerrt, sodass zumindest ein Teil der mischstufeneigenen Nichtlinearität kompensiert wird. Da es jedoch in der Fertigung schwierig ist die Transistoren 30, 32 vollständig gleich zu gestalten, kann leicht eine Fehlanpassung auftreten. Durch eine Fehlanpassung der siebten und achten Transistoren 30, 32 streut vor allem das Trägerfrequenzsignal LOP, LON in das Ausgangssignal OUTP, OUTN.
  • Die erfindungsgemäße zusätzliche lineare Vorverzerrung, welche mit durch den dritten und vierten Widerstand 29, 31 erzeugt ist, wird effektiv die Streuung des Trägerfrequenzsignals LOP, LON in das Ausgangssignal OUTP, OUTN vermindert.
  • Durch die Wahl der Widerstandswerte des dritten und vierten Widerstandes 29, 31 wird das Maß der linearen Vorverzerrung eingestellt, und durch Verändern des Verzerrungspotenzials BPRED, welches an die Gate-Anschlüsse 33, 34 des siebten und achten Transistors 30, 32 angelegt ist, das Maß der quadratischen Vorverzerrung eingestellt.
  • In der 4 ist eine Spektraldarstellung der Mischprodukte eines erfindungsgemäßen Mischers, wie er beispielsweise in 3 dargestellt ist, illustriert.
  • Die 4 zeigt das Ausgangsspektrum eines Mischers mit lediglich quadratischer Vorverzerrung durch MOS-Dioden (PDD-Spektrallinien) und das Spektrum eines erfindungsgemäßen Mischers mit quadratischer und linearer Vorverzerrung mittels Dioden und Widerständen (PRD-Spektrallinien).
  • Die Frequenz des Trägerfrequenzsignals ist hier 6,18 Ligahertz gewählt und das Eingangssignal bei 660 Megahertz.
  • Der störungsfreie Dynamikumfang für den Mischer mit ausschließlich quadratischer Vorverzerrung ergibt sich aus der Differenz der Energien (hier als Verstärkungsmaß in Dezibel als Verhältnis der Eingangsspannung zur Ausgangsspannung dargestellt) ein störungsfreier Dynamikumfang von ΔPDD = 28,25 Dezibel. Dieser ergibt sich aus der Differenz des Verstärkungsmaßes des oberen Seitenbandes USB und dem Verstärkungsmaß des Trägersignals C.
  • Der Dynamikumfang ΔPRD des Mischers mit linearer und quadratischer Vorverzerrung liegt bei etwa 33,9 Dezibel und ist damit stark verbessert.
  • Die lineare Vorverzerrung kann zu einer Verstärkung der dritten Harmonischen (bzw. Harmonische dritter Ordnung) des Eingangssignals im Ausgangsspektrum des Mischers führen.
  • Bei dem hier gewählten Beispiel ist die lineare Vorverzerrung bzw. der Widerstandswert so eingestellt, dass das Verstärkungsmaß der dritten harmonischen 3HM gleich dem des Träger signals C ist. Auf diese Weise kann durch Einstellen der Widerstände bzw. linearen Verzerrung ein Kompromiss zwischen der Erzeugung von dritten harmonischen 3HM und einem erweiterten Dynamikumfang ΔPRD erzielt werden. In dem Spektrum nach 4 ist auch das untere Seitenband USB dargestellt.
  • Die 5 zeigt eine zweite Ausführungsform der erfindungsgemäßen Schaltungsanordnung für einen breitbandigen Mischer.
  • Die zweite Ausführungsform weist im Wesentlichen dieselben Bauelemente wie die Ausführungsform nach 3 auf, wobei jedoch das Vorverzerrungspotenzial mit dem ersten Versorgungsspannungspotenzial VDD identisch ist.
  • Der siebte und der achte Transistor 30, 32 ist also jeweils als Diode geschaltet. Ferner ist ein neunter und zehnter Transistor 35, 37 mit jeweils einer steuerbaren Strecke und einem Gate-Anschluss 36, 38 und ein zweiter Stromquellentransistor 39 mit einer steuerbaren Strecke und einem Gate-Anschluss 40 vorgesehen.
  • In der zweiten Ausführungsform des Mischers 101 ist die erste Komponente LFP des differenziellen Eingangssignals an den Gate-Anschluss 36 des neunten Transistors 35 gekoppelt. Die zweite Komponente LFN des differenziellen Eingangssignals ist an den Gate-Anschluss 38 des zehnten Transistors 37 gekoppelt.
  • Die steuerbare Strecke des neunten Transistors 35 und die steuerbare Strecke des zweiten Stromquellentransistors 39 ist zwischen dem dritten Widerstand 29 bzw. der steuerbaren Strecke des siebten Transistors 30 und dem zweiten Versorgungsspannungspotenzial VSS geschaltet.
  • Die steuerbare Strecke des zehnten Transistors 37 ist zwischen dem vierten Widerstand 31 bzw. der steuerbaren Strecke des achten Transistors 32 und der steuerbaren Strecke des zweiten Stromquellentransistors 37 geschaltet.
  • Die 6 zeigt eine dritte Ausführungsform 201 des erfindungsgemäßen Mischers.
  • Es ist eine multiplikative Mischstufe 2 vorgesehen, die einen Eingang 3, 4 für das Trägerfrequenzsignal LON, LOP aufweist, einen Ausgang 9, 10 für das differenzielle Ausgangssignal OUTP, OUTN aufweist, die und einen ersten Mischstufeneingangsanschluss 5 für die erste Komponente LFPD des vorverzerrten Eingangssignals und einen zweiten Mischstufeneingangsanschluss 6 für die zweite Komponente LFND des vorverzerrten Eingangssignals vorgesehen.
  • Die erste Komponente LFP des differenziellen Eingangssignals wird an einem ersten Eingangsanschluss 7 eingekoppelt, und die zweite Komponente LFN des differenziellen Eingangssignals wird an einen zweiten Eingangsanschluss 8 eingekoppelt.
  • Es ist ein erster Transistor 41 mit einer steuerbaren Strecke und einem Gate-Anschluss 43 und ein zweiter Transistor 42 mit einer steuerbaren Strecke und einem Gate-Anschluss 44 vorgesehen. Die steuerbare Strecke des ersten Transistors 41 ist zwischen einem ersten Versorgungsspannungspotenzial VDD und dem ersten Mischstufeneingangsanschluss 5 geschaltet. Der Gate-Anschluss 43 des ersten Transistors 41 ist an das erste Versorgungsspannungspotenzial VDD geschaltet.
  • Die steuerbare Strecke des zweiten Transistors 42 ist zwischen dem ersten Versorgungsspannungspotenzial VDD und dem zweiten Mischstufeneingangsanschluss 6 geschaltet. Der Gate-Anschluss 44 des zweiten Transistors 42 ist an das erste Versorgungsspannungspotenzial VDD geschaltet.
  • Der steuerbaren Strecke des ersten Transistors 41 sind drei über Schalter 45, 46, 47 zuschaltbare Widerstände 48, 49, 50 parallel zuschaltbar angeordnet.
  • Der steuerbaren Strecke des zweiten Transistors 42 sind drei weitere über Schalter 51, 52, 53 zuschaltbare Widerstände 54, 55, 56 parallel geschaltet.
  • Die zwei Transistoren 41, 42 sind wieder als Dioden geschaltet und erzeugen die quadratische Vorverzerrung des Differentialeingangssignals LFP, LFN.
  • Durch verschiedene Kombination der zuschaltbaren Widerstände 48, 49, 50, 54, 55, 56 sind verschiedene lineare Vorverzerrungen einstellbar. Dadurch kann, um einen größtmöglichen störungsfreien Dynamikumfang zu erreichen, die optimale lineare Vorverzerrung leicht eingestellt werden.
  • Die 7 zeigt eine bevorzugte Weiterbildung des erfindungsgemäßen Mischers 202.
  • Es ist wiederum eine multiplikative Mischstufe 2 vorgesehen, mit Trägersignalanschlüssen 3, 9, Mischstufeneingangsanschlüssen 5, 6 und Ausgangsanschlüssen 9, 10. Zur quadratischen Vorverzerrung sind wie in 6 zwei Transistoren 41, 42, die als Dioden geschaltet sind, zwischen den Mischstufeneingangs anschlüssen 5, 6 und dem ersten Versorgungsspannungspotenzial VDD vorgesehen.
  • Der steuerbaren Strecke des ersten Transistors 41 ist ein einstellbarer oder programmierbarer Widerstand 57 parallel geschaltet. Der steuerbaren Strecke des zweiten Transistors 42 ist ein zweiter einstellbarer bzw. programmierbarer Widerstand 58 parallel geschaltet.
  • Es ist ferner eine Vorverzerrungssteuerung 60 vorgesehen, die einen Testsignalausgang 61, 62 zur Ausgabe eines differenziellen Testsignals TLFP, TLFN an die Eingangsanschlüsse 7,8 aufweist. Die Vorverzerrungssteuerung 60 hat einen Prüfsignaleingang 63, 64, an den das differenzielle Ausgangssignal OUTP, OUTN der Mischstufe 2 eingekoppelt ist. Die Vorverzerrungssteuerung 60 hat außerdem mindestens 2 Steuerausgänge 65, 66 zur Ausgabe von Einstellsignalen CTR1, CTR2 zum Einstellen des ersten und zweiten Widerstandes 57, 58.
  • Die Vorverzerrungssteuerung 60 stellt beispielsweise ein differenzielles Testsignal TLFP, TLFN mit konstanter Frequenz bereit, welches an die Anschlüsse 7, 8 eingekoppelt wird.
  • Die Vorverzerrungssteuerung 60 nimmt gleichzeitig das resultierende Ausgangssignal OUTP, OUTN der multiplikativen Mischstufe 2 auf.
  • Über die Einstellsignale CTR1, CTR2 regelt die Vorverzerrungssteuerung 60 die Widerstandswerte des ersten und zweiten Widerstands 57, 58 so ein, dass der störungsfreie Dynamikumfang maximal wird. Dies kann beispielsweise wie in der 4 anhand der Spektraldatenstellung erläutert geschehen. Die Vorverzerrungssteuerung 60 kann sowohl in dem erfindungsgemä ßen Mischer 202 integriert sein, oder aber als externe Einrichtung fungieren. Dann können die programmierbare Widerstände 57, 58 beispielsweise bei der Fertigung entsprechend programmiert werden.
  • Die vorliegende Schaltungsanordnung für einen breitbandigen Mischer bietet daher eine hervorragende Linearität über einen weiten Frequenzbereich, ist vorzugsweise in CMOS-Technologie ausgeführt, wodurch die Stromaufnahme gering wird, liefert einen verbesserten störungsfreien Dynamikumfang gegenüber dem Stand der Technik und kann somit in zukünftigen Ultra-Wideband-Anwendungen eingesetzt werden.
  • S1, S2
    Steuersignal
    DLF1, DLF2
    Eingangssignaldaten
    LF1, LF2, LF1', LF2'
    analoges Signal
    OUTU, OUTL, MOUT
    Ausgangssignal
    SINROM, COSROM
    Romspeicher
    DR1, DR2,
    digital/analog Umsetzer
    LPF1, LPF2
    Tiefpassfilter
    M1, M2
    multiplikative Mischstufe
    A1
    Addierer
    LOP, LON
    Trägerfrequenzsignal
    OUTP, OUTN
    Ausgangssignal
    T1–T6
    Transistor
    T3
    Stromquellentransistor
    R1, R2
    Widerstand
    BIAN
    Bias-Potenzial
    VDD, VSS
    Versorgungsspannungspotenzial
    IOUTP, IOUTN
    Ausgangssignalstrom
    BPRED
    Verzerrungspotenzial
    LSB
    unteres Seitenband
    USB
    oberes Seitenband
    PDD, PRD
    Spektrallinien
    C
    Trägersignal
    ΔPDD, ΔPRD
    störungsfreier Dynamikumfang
    3HM
    dritte Harmonische
    LFPD, LFND
    vorverzerrtes Eingangssignal
    CTR1, CTR2
    Einstellsignal
    TLFP, TLFN
    Testsignal
    1
    Mischer
    2
    multiplikative Mischstufe
    3, 4
    Trägersignalanschluss
    5, 6
    Mischstufeneingangsanschluss
    7, 8
    Eingang
    9, 10
    Ausgang
    11, 12
    Widerstand
    13
    Stromquellentransistor
    14
    Gateanschluss
    15, 17, 19, 21, 23, 25
    Transistor
    16, 18, 20, 22, 24, 26
    Gateanschluss
    29, 31
    Widerstand
    30, 32
    Transistor
    33, 34
    Gateanschluss
    35, 37
    Transistor
    36, 38
    Gateanschluss
    39
    Stromquellentransistor
    40
    Gateanschluss
    41
    Schalttransistor
    43, 44
    Gateanschluss
    45, 46, 47, 51, 52, 53
    Schalter
    48, 49, 50, 54, 55, 56
    Widerstand
    57, 58
    programmierbarer Widerstand
    60
    Vorverzerrungssteuerung
    61, 62
    Testsignalausgang
    63, 64
    Prüfsignaleingang
    65, 66
    Steuerausgang
    101
    Mischer
    202
    Mischer

Claims (15)

  1. Schaltungsanordnung für einen breitbandigen Mischer (1, 101, 201) mit einer multiplikativen Mischstufe (2), die einen Trägerfrequenzeingang (3, 4) zum Einkoppeln eines differenziellen Trägerfrequenzsignals (LOP, LON), einen Mischstufeneingang (5, 6) zum Einkoppeln eines vorverzerrten differenziellen Eingangssignals (LFPD, LFND) und einen Ausgang (9, 10) zum Auskoppeln eines differenziellen Ausgangssignals (OUTP, OUTN), welches durch multiplikative Mischung aus dem differenziellen Trägerfrequenzsignal (LOP, LON) und dem vorverzerrten differenziellen Eingangssignal (LFPD, LFND) erzeugt ist, aufweist, wobei das vorverzerrte differenzielle Eingangssignal (LFPD, LFND) aus einem differenziellen Eingangssignal (LFP, LFN) durch eine quadratische Vorverzerrung und eine lineare Vorverzerrung erzeugt ist.
  2. Schaltungsanordnung (1, 101, 201) nach Anspruch 1, dadurch gekennzeichnet, dass das differenzielle Eingangssignal (LFP, LFN) eine erste Komponente (LFP), die an einen ersten Eingangsanschluss (7) gekoppelt ist aufweist, und eine zweite Komponente (LFN), die an einen zweiten Eingangsanschluss (8) gekoppelt ist, aufweist, wobei zwischen dem ersten Eingangsanschluss (7) und einem ersten Versorgungsspannungspotenzial (VDD) ein erster Widerstand (29) und zwischen dem zweiten Eingangsanschluss (8) und dem ersten Versorgungsspannungspotenzial (VDD) ein zweiter Widerstand (31) zur linearen Vorverzerrung geschaltet ist, und wobei eine erste Komponente (LFP) des vorverzerrten differenziellen Eingangssignals (LFP, LFN) zwischen dem ersten Widerstand (29) und dem ersten Eingangsanschluss (7) abgreifbar ist und eine zweite Komponente (LFN) des vorverzerrten differenziellen Eingangssignals (LFPD, LFPN) zwischen dem zweiten Widerstand (31) und dem zweiten Eingangsanschluss (8) abgreifbar ist.
  3. Schaltungsanordnung (1, 101, 201) nach Anspruch 2, dadurch gekennzeichnet, dass der erste und der zweite Widerstand (29, 31, 57, 58) jeweils ein einstellbarer Widerstand ist.
  4. Schaltungsanordnung (1, 101, 201) nach Anspruch 2, dadurch gekennzeichnet, dass der erste und zweite Widerstand (29, 31, 41, 54) schaltbar ist und weitere parallel dazu geschaltete schaltbare Widerstände (49, 50, 55, 56) vorgesehen sind.
  5. Schaltungsanordnung (1, 101, 201) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung (1, 101, 201) einen ersten und einen zweiten Transistor (30, 32) mit jeweils einer steuerbaren Strecke und einem Gate-Anschluss (33, 34) aufweist, wobei die steuerbare Strecke des ersten Transistors (30) zwischen dem ersten Eingangsanschluss (7) und dem ersten Versorgungsspannungspotenzial (VDD) geschaltet ist, wobei die steuerbare Strecke des zweiten Transistors (34) zwischen dem zweiten Eingangsanschluss (8) und dem ersten Versorgungsspannungspotenzial (VDD) geschaltet ist, und wobei die Gate-Anschlüsse (33, 34) miteinander verbunden sind und an ein Verzerrungspotenzial (BPRED) geschaltet sind.
  6. Schaltungsanordnung (1, 101, 201) nach Anspruch 5, dadurch gekennzeichnet, dass das Verzerrungspotenzial (BPRED) das erste Versorgungsspannungspotenzial (VDD) ist.
  7. Schaltungsanordnung (1, 101, 201) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung (1, 101, 201) eine erste Diode, die zwischen dem ersten Eingangsanschluss und dem ersten Versorgungsspannungspotenzial (VDD) geschaltet ist, und eine zweite Diode, die zwischen dem zweiten Eingangsanschluss und dem ersten Versorgungsspannungspotenzial (VDD) geschaltet ist, aufweist.
  8. Schaltungsanordnung (1, 101, 201) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die multiplikative Mischstufe (2) eine Gilbert-Zelle aufweist.
  9. Schaltungsanordnung (1, 101, 201, 202) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass eine Vorverzerrungssteuerung (60) vorgesehen ist mit: – einem Testsignalausgang (61, 62) zur Ausgabe eines differenziellen Testsignals (TLFP, TLFN) an den Eingangsanschluss (7, 8) der Schaltungsanordnung; – einem Prüfsignaleingang (63, 64) zum Einkoppeln des differenziellen Ausgangssignals (OUTP, OUTN) der Mischstufe (2); – mindestens zwei Steuerausgängen (65, 66) zur Ausgabe von Einstellsignalen (CTR1, CTR2) zum Einstellen des ersten und zweiten Widerstands (57, 58).
  10. Schaltungsanordnung (1, 101, 201, 202) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung in MOS-Technologie ausgeführt ist.
  11. Schaltungsanordnung (1, 101, 201, 202) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Widerstände (29, 31, 48, 49, 50, 54-58) zur linearen Vorverzerrung so dimensioniert sind, dass der störungsfreie Dynamikumfang (spurious free dynamik range) des Ausgangssig nals (OUTP, OUTN) des Mischers (1, 101, 201, 202) bei einem differenziellen Eingangssignal (LFP, LFN) mit vorgegebener Frequenz maximal ist.
  12. Schaltungsanordnung (1, 101, 201, 202) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Mischstufe (2) eine Einseitenband-Mischstufe ist.
  13. Schaltungsanordnung (1, 101, 201, 202) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Widerstände (29, 31, 48, 49, 50, 54-58) zur linearen Vorverzerrung so dimensioniert sind, dass über einen vorgegebenen Bereich von Trägerfrequenzen die Signalenergie eines Ausgangssignals (OUTP, OUTN) bei der Frequenz des Trägerfrequenzsignals gleich der Signalenergie einer dritten Harmonischen des Eingangssignals im Ausgangssignal ist.
  14. Verfahren zum Mischen eines Trägerfrequenzsignals (LOP, LON) und einem Eingangssignal (LFP, LFN) mit den folgenden Verfahrensschritten: (a) Lineares Vorverzerren und quadratisches Vorverzerren des Eingangssignals (LFP, LFN) zum Erzeugen eines vorverzerrten Eingangssignals (LFPD, LFND); und (b) Multiplikatives Mischen des vorverzerrten Eingangssignals (LFPD, LFN D) mit dem Trägerfrequenzsignal (LOP, LON) zu einem Ausgangssignal (OUTP, OUTN).
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der lineare Anteil der Vorverzerrung so gewählt wird, dass der störungsfreie Dynamikumfang (spurious free dynamic range) des Ausgangssignals (OUTP, OUTN) bei einem Eingangs signal (LFP, LFN), das eine vorgegebene Frequenz aufweist, maximal ist.
DE102004019366A 2004-04-21 2004-04-21 Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen Expired - Fee Related DE102004019366B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004019366A DE102004019366B4 (de) 2004-04-21 2004-04-21 Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen
US11/111,461 US7450913B2 (en) 2004-04-21 2005-04-21 Circuit arrangement for a wideband mixer with predistortion and high linearity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004019366A DE102004019366B4 (de) 2004-04-21 2004-04-21 Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen

Publications (2)

Publication Number Publication Date
DE102004019366A1 true DE102004019366A1 (de) 2005-11-17
DE102004019366B4 DE102004019366B4 (de) 2006-05-04

Family

ID=35160205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004019366A Expired - Fee Related DE102004019366B4 (de) 2004-04-21 2004-04-21 Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen

Country Status (2)

Country Link
US (1) US7450913B2 (de)
DE (1) DE102004019366B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판
EP1837988A1 (de) * 2006-03-22 2007-09-26 Sony Deutschland Gmbh DRM-AM Simulkastkoder , und Entzerrer eines Senders
KR100721171B1 (ko) 2006-07-20 2007-05-23 삼성전기주식회사 주파수 변환회로
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US20080318544A1 (en) * 2007-06-20 2008-12-25 Hong Kong Applied Science and Technology Research Institute Company Limited Frequency mixer
US9020073B2 (en) * 2007-10-23 2015-04-28 Intel Mobile Communications GmbH Low intermediate frequency receiver
US8081937B2 (en) 2007-11-29 2011-12-20 Broadcom Corporation Gain-control methods of transmitter modulators
EP2695293A1 (de) * 2011-04-04 2014-02-12 Telefonaktiebolaget LM Ericsson (PUBL) Mischerschaltung
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US20230188094A1 (en) * 2020-05-15 2023-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
CN116455336B (zh) * 2023-06-20 2023-09-15 宜确半导体(苏州)有限公司 一种差分预失真功率放大器以及射频前端
CN116996026B (zh) * 2023-09-26 2023-12-22 中国科学技术大学 滤波自混频器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140849A (en) * 1998-08-07 2000-10-31 Trask; Christopher Active double-balanced mixer with embedded linearization amplifiers
DE10045564A1 (de) * 2000-09-14 2002-04-04 Infineon Technologies Ag Mischerschaltungsanordnung
DE69619437T2 (de) * 1995-06-09 2003-02-13 Analog Devices Inc Mischer mit variabler Verstärkung, verbesserter Linearität und geringeren Schaltgeräuschen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532604A (en) * 1982-09-16 1985-07-30 Ampex Corporation Predistortion circuit
US6674808B1 (en) * 1999-12-28 2004-01-06 General Dynamics Decision Systems, Inc. Post-amplifier filter rejection equalization
US6324383B1 (en) * 2000-09-29 2001-11-27 Trw Inc. Radio transmitter distortion reducing techniques
US7095799B2 (en) * 2002-04-29 2006-08-22 Agilent Technologies, Inc. Systems and methods for providing baseband-derived predistortion to increase efficiency of transmitters
US7697591B2 (en) * 2002-08-26 2010-04-13 Texas Instruments Incorporated Crest factor reduction processor for wireless communications
US7330517B2 (en) * 2003-11-24 2008-02-12 P-Wave Ltd. Amplifier linearization using non-linear predistortion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69619437T2 (de) * 1995-06-09 2003-02-13 Analog Devices Inc Mischer mit variabler Verstärkung, verbesserter Linearität und geringeren Schaltgeräuschen
US6140849A (en) * 1998-08-07 2000-10-31 Trask; Christopher Active double-balanced mixer with embedded linearization amplifiers
DE10045564A1 (de) * 2000-09-14 2002-04-04 Infineon Technologies Ag Mischerschaltungsanordnung

Also Published As

Publication number Publication date
US20050277389A1 (en) 2005-12-15
US7450913B2 (en) 2008-11-11
DE102004019366B4 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
US7450913B2 (en) Circuit arrangement for a wideband mixer with predistortion and high linearity
DE102004063722B4 (de) Schaltung zur Reduzierung von Intermodulation zweiter Ordnung und Direktwandlungsempfänger
DE4410030C2 (de) Rauscharmer, aktiver Mischer
DE60313286T2 (de) Verzerrungsverringerung
DE602004003145T2 (de) Mischerschaltung, empfänger mit einer mischerschaltung, drahtlose kommunikationsvorrichtung mit einem empfänger, methode zur erzeugung eines ausgangssignals durch mischen eines eingangssignals mit einem oszillatorsignal
DE10351606B3 (de) Hochfrequenz-Mischeranordnung
DE102011075796B4 (de) Mischerzelle, Modulator und Verfahren
EP0341531A2 (de) Regelbarer Breitbandverstärker
DE102012006889A1 (de) Mischerschaltung
DE102007034932A1 (de) Vorrichtung und Verfahren zur Erzeugung eines chaotischen Signals
DE60101934T2 (de) Ausgleich von fehlanpassungen in quadraturvorrichtungen
DE102004060177B3 (de) Polarmodulator und Verfahren zur Modulation eines Signals
EP1405413B1 (de) Multipliziererschaltung
DE102006043902B4 (de) Stromwandler, Frequenzmischer und Verfahren zur Frequenzmischung
DE3412191A1 (de) Integrierbare empfaengerschaltung
DE102007040867B4 (de) Schaltungsanordnung zur linearen Signalmischung
DE102005022866A1 (de) In einem Direktwandlungs-Sendeempfänger verwendeter Mischer und sich darauf beziehendes Frequezwandlungsverfahren
DE10335044B4 (de) Demodulationsanordnung für ein Funksignal
DE60121173T2 (de) Zweifacher Mischer
DE102004040278B4 (de) Polarmodulator für den Mobilfunk und Verfahren zur Polarmodulation eines Signals
DE102005029273A1 (de) Frequenzteilerschaltung und Verfahren zur Frequenzteilung
DE102023108410A1 (de) Analoge verfolgungsschaltung zur verbesserung von dynamischer und statischer bildunterdrückung eines frequenzwandlers
DE10300431A1 (de) Regelbarer HF-Breitbandverstärker mit konstanter Eingangsimpedanz
DE10211524A1 (de) Schaltungsanordnung zur Frequenzumsetzung und Mobilfunkgerät mit der Schaltungsanordnung
WO2008019739A2 (de) Kompensationsschaltung für eine mischstufe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee