DE102004014894A1 - Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE102004014894A1
DE102004014894A1 DE102004014894A DE102004014894A DE102004014894A1 DE 102004014894 A1 DE102004014894 A1 DE 102004014894A1 DE 102004014894 A DE102004014894 A DE 102004014894A DE 102004014894 A DE102004014894 A DE 102004014894A DE 102004014894 A1 DE102004014894 A1 DE 102004014894A1
Authority
DE
Germany
Prior art keywords
standard cell
cell density
arrangement
standard
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004014894A
Other languages
English (en)
Inventor
Manfred Dr. Selz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004014894A priority Critical patent/DE102004014894A1/de
Publication of DE102004014894A1 publication Critical patent/DE102004014894A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Standardzellenanordnung, insbesondere einer Standardzellenanordnung eines DRAM-Halbleiterchips, dadurch gekennzeichnet, dass DOLLAR A a) eine automatisch vorläufige Anordnung von mindestens einer Standardzelle (2) in einem Bereich (1) vorgenommen wird, DOLLAR A b) die Ist-Standardzellendichte rho¶ist¶ der vorläufigen Standardzellenanordnung durch ein Rechenmittel bestimmt wird, DOLLAR A c) anhand einer vorgegebenen Bedingung für die Standardzellendichte rho ermittelt wird, ob eine maximale Standardzellendichte rho¶max¶ überschritten wird, DOLLAR A d) wenn rho¶ist¶ > rho¶max¶ ist, automatisch mit einem Rechenmittel eine neue Soll-Standardzellendichte rho¶soll¶ aufgrund einer vorgegebenen Bedingung berechnet wird, und DOLLAR A e) eine Standardzellenanordnung in dem Bereich (1) festgelegt wird. Die Erfindung betrifft ferner eine Vorrichtung zur Durchführung des Verfahrens. DOLLAR A Damit ist eine optimierte Anordnung von Standardzellen möglich.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Standardzellenanordnung nach dem Oberbegriff des Anspruchs 1 und eine Vorrichtung zur Durchführung des Verfahrens nach Anspruch 6.
  • Für eine Beschleunigung beim Entwurf eines Halbleiterbauelementes werden Standardzellen verwendet. Standardzellen sind beispielsweise Gatter, Schieberegister oder andere digitale oder analoge Bausteine, die aus einzelnen integrierten Bauelementen, wie Transistoren, Dioden oder Widerständen gebildet werden und in der Regel eine oder mehrere standardisierte Funktionen zur Verfügung stellen. Neben Standardzellen sind auf den Halbleiterchips üblicherweise noch andere Elemente angeordnet.
  • Die Standardzellen werden gewöhnlich in mehreren zueinander benachbarten Reihen angeordnet. Die Standardzellen einer Reihe werden mittels entlang der Reihe angeordneten Bahnen mit Strom versorgt. Je nach Anzahl der innerhalb der Reihe benötigten Spannungen oder Ströme erstrecken sich zwei beziehungsweise weitere Bahnen zur Stromversorgung entlang der Reihen. Die zugehörigen Stromversorgungsbahnen jeder Reihe sind miteinander und weiteren Elementen oder Anschlüssen des Halbleiterchips verbunden.
  • Zudem sind üblicherweise weitere Bahnen insbesondere zur Übertragung von analogen oder digitalen Signalen zwischen den Standardzellen oder zu Anschlüssen des Halbleiterchips vorgesehen. Die Bahnen sind in einer oder in der Regel in mehreren sogenannten Metallisierungsebenen angeordnet. Diese Verdrahtungsebenen sind neben metallischen Verbindungen auch zur Anordnung von optischen Bahnen, insbesondere optischen Leitern nutzbar.
  • Um die Bahnen optimal anzuordnen, wird ein sogenanntes Routerprogramm verwendet, das die Eingänge und Ausgänge der Standardzellen untereinander und mit Anschlüssen des Halbleiterchips verbindet. Anschließend wird die jeweilige Position beziehungsweise der Verlauf der einzelnen Bahnen entflochten, um eine möglichst dichte Anordnung der Standardzellen, beziehungsweise der Bahnen und eine möglichst kurze Signalverzögerung zu ermöglichen. Neben dieser bekannten Anordnung von Standardzellen und deren Verdrahtung sind selbstverständlich weitere Anordnungsvorschriften, beispielsweise eine vertikale oder funktionsbezogene Anordnung, beispielsweise zur Trennung eines digitalen und eines analogen Bereiches eines ASICs oder dergleichen denkbar.
  • Aus der Herstellung von ASIC-Halbleiterbauelementen (ASIC: Application Specific Integrated Circuit) sind Place & Route-Verfahren bekannt, mit denen Standardzellen platziert und verdrahtet werden können.
  • Bei typischen ASICs steht eine im Vergleich zum Speicher-Entwurf (z.B. DRAM) hohe Anzahl von Metallebenen zur Verdrahtung zur Verfügung, so dass die Standardzellen bei ASICS sehr dicht platziert werden können; die Verdrahtung der Zellen untereinander ist unproblematisch.
  • Die Verwendung von Standardzellen kann insbesondere bei Speicherbauelementen problematisch sein, da weniger Metallisierungsebenen (z.B. nur drei Metallisierungsebenen insgesamt, nur zwei zur Verdrahtung der Standardzellen) zur Verfügung stehen und somit eine wesentlich geringere Dichte der Standardzellen erreicht werden kann. Es entsteht die Notwendigkeit von Verdrahtungskanälen quer zur Richtung der Standardzellreihen.
  • Andererseits steht gerade bei einem Hochvolumenprodukt, wie einem DRAM-Speicherchip, die Notwendigkeit der Flächenoptimierung sehr stark im Vordergrund.
  • Die Herausforderung besteht also darin, eine Anordnung für Standardzellen zu entwickeln, die flächenoptimiert ist und bei der die Verdrahtbarkeit der Anschlüsse der Standardzellen in einfacher Weise sichergestellt ist. Durch ein entsprechendes Herstellungsverfahren mit einem Platzierungs-Algorithmus soll genug Verdrahtungsfläche zur Verfügung gestellt werden. Es muss stets genug Platz für die Verdrahtungen vorhanden sein, wobei keine unauflösbaren Verdrahtungsengpässe auftreten sollen. Gerade beim Entwurf von DRAM-Speicherschips, bei dem nur drei Metallisierungsebenen, die auch nur teilweise für Verdrahtungen nutzbar sind, bereitstehen, kann es zu Verdrahtungsengpässen kommen.
  • Zur Lösung von Verdrahtungsproblemen ist es bekannt, dass ein Place & Route Programm, Flächen unter einer belegten Metallisierungsebene unter bestimmten Umständen nicht mit Standardzellen belegt. Dies widerspricht aber der Bedingung, die Flächen zu optimieren. Alternativ besteht die Möglichkeit, in einem Bereich manuell eine geringere Dichte der Standardzellen vorzugeben, um einen Verdrahtungsengpass zu beheben. Dies ist aber im Sinne eines automatisierten Entwurfes unerwünscht.
    •
  • Es besteht daher die Aufgabe, eine optimierte Anordnung von Standardzellen zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • Demnach werden erfindungsgemäß folgende Schritte ausgeführt:
    • a) Es wird eine automatische vorläufige Anordnung von mindestens einer Standardzelle in einem Bereich vorgenommen. Unter dem Bereich wird hier eine Fläche verstanden, in denen Standardzellen angeordnet werden müssen, gleichzeitig aber noch andere Elemente Platz benötigen, wobei durch diesen Platzbedarf eine geometrische Einschränkung für die Anordnung der Standardzellen resultiert.
    • b) Die Ist-Standardzellendichte ρist der vorläufigen Standardzellenanordnung wird durch ein Rechenmittel bestimmt. Diese vorläufige Standardzellenanordnung kann Engpässe aufweisen.
    • c) Anhand einer vorgegebenen Bedingung für die Standardzellendichte ρ wird ermittelt, ob eine maximale Standardzellendichte ρmax überschritten wird. Ein Überschreiten deutet auf einen Engpass hin, der behoben werden muss.
    • d) Wenn ρist > ρmax ist, wird automatisch mit einem Rechenmittel eine neue Soll-Standardzellendichte ρsoll aufgrund einer vorgegebenen Bedingungen berechnet und
    • e) anschließend eine Standardzellenanordnung in dem Bereich festgelegt.
  • Damit ist es möglich, den flächigen Bereich so aufzuteilen, dass die Standardzellen nicht zu dicht, aber auch nicht zu weit auseinander liegen.
  • In einer vorteilhaften Ausgestaltung der Erfindung wird vor der automatischen, vorläufigen Anordnung automatisch mindestens ein Bereich ermittelt, in dem eine Blockierung und/oder ein Engpass bei Stromversorgungsbahnen einer Metallisierungsebene vorliegt. Die Kennzeichnung der Engpässe und Blockierungen erfolgt in der Regel nicht durch eigene Layer, sondern durch Parameter oder Properties (bestimmte Eigenschaften) der betreffenden Layout-Figuren.
  • Vorteilhaft ist das erfindungsgemäße Verfahren, wenn eine vorläufige und endgültige Standardzellenanordnung in einem Bereich für Stromversorgungsbahnen vorgenommen wird. Bei dieser Anwendung ist die Optimierung der von Standardzellen freien Bereiche für die Verdrahtung der Standardzellen besonders wichtig.
  • Auch ist es vorteilhaft, wenn die vorgegebene Bedingung für die Standardzellendichte ρ in mindestens einer Metallisierungsebene eines Halbleiterchips ermittelt wird.
  • Besonders vorteilhaft ist es, wenn eine zu hohe Ist-Standardzellendichte ρist in einem ersten Bereich von Stromversorgungsbahnen, insbesondere in einer ersten Metallisierungsebene, durch eine prozentual geringere berechnete Soll-Standardzellendichte ρsoll in einem zweiten Bereich von Stromversorgungsbahnen, insbesondere einer zweiten Metallisierungsebene, kompensiert wird.
  • Auch ist es vorteilhaft, wenn die Soll-Standardzellendichte ρsoll durch eine Optimierung eines funktionellen Zusammenhangs gewonnen wird.
  • Die Aufgabe wird auch durch eine Vorrichtung zur Durchführung des Verfahrens gemäß Anspruch 6 gelöst.
  • Eine erfindungsgemäße Vorrichtung weist ein Rechenmittel zur Bestimmung einer Ist-Standardzellendichte ρist in einem Bereich, für einen automatischen Vergleich mit einer vorgegebene Standardzellendichte ρmax und zu einer Ermittlung einer Soll-Standardzellendichte ρsoll auf. Ferner weist die Vorrichtung eine Datenbank zur Speicherung von Schwellwerten und/oder Kriterien für Standardzellendichten ρmax und ein Mittel zur automatischen Platzierung von Standardzellen in Abhängigkeit der vom Rechenmittel ermittelten Soll-Standardzellendichte ρsoll auf.
    •
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine schematische Darstellung einer Standardzellenanrodung erzielt ohne einen Platzierungsalgorithmus;
  • 2 eine schematische Darstellung einer Standardzellenanordnung erzielt durch ein gezieltes Freihalten eines Bereichs für Stromversorgungsbahnen;
  • 3 schematischer Ablaufplan für eine erfindungsgemäße Ausführungsform des erfindungsgemäßen Verfahrens;
  • 4 eine schematische Darstellung einer Standardzellenanordnung erzielt durch eine Ausführungsform des erfindungsgemäßen Verfahrens.
  • In 1 ist in schematischer Weise eine Anordnung von Standardzellen 2 eines DRAM-Halbleiterchips dargestellt. Aus Gründen der Übersichtlichkeit wird nur ein Ausschnitt der Standardzellenanordnung des DRAM-Halbleiterchips dargestellt.
  • Die Standardzellen 2 sind dabei in vier Reihen 20, 21, 22, 23 angeordnet.
  • Senkrecht zu den vier Reihen 20, 21, 22, 23 ist ein Bereich für Stromversorgungsbahnen 1 in einer Metallisierungsebene dargestellt. Grundsätzlich liegen senkrecht zur Papierebene noch weitere, hier nicht dargestellte Metallisierungsebenen. Die Stromversorgungsbahnen, die hier aus Gründen der Übersichtlichkeit nicht dargestellt sind, dienen der Verdrahtung einzelner Standardzellen 2.
  • In 1 ist eine nicht modifizierte Standardzellenanordnung dargestellt, wie sie z.B. als Ergebnis eines bekannten Place & Route Verfahrens erhalten wird. Es ist erkennbar, dass die einzelnen Standardzellen 2 ohne Berücksichtigung der Ausdehnung des Bereiches 1 der Stromversorgungsbahnen in den Reihen 20, 21, 22, 23 angeordnet werden. Der Bereich 1 der Stromversorgungsbahnen weist eine Breite Y auf.
  • Es ist ferner erkennbar, dass Stromversorgungsbahnen nur schwer durch einen entstandenen Engpass X12 (erster Index: Reihe, zweiter Index: durchnummerierter Engpass) im Bereich 1 der Stromversorgungsbahnen, z.B. in der ersten Reihe 20, gelegt werden können. Die Ist-Standardzellendichte
    Figure 00070001
  • In der zweiten Reihe ist der Raum für Stromversorgungsbahnen X21 etwas größer.
  • In 2 ist das andere Extrem dargestellt, nämlich die Anwendung eines Platzierungsalgorithmus, der den Bereich der Stromversorgungsbahnen frei von Standardzellen 2 hält. Damit steht ein maximaler Platz X1 für Stromversorgungsbahnen zur Verfügung. Die Ist-Standardzellendichte ρist im Bereich 1 der Stromversorgungsbahnen ist Null.
  • Dies hat aber zur Folge, dass die Standardzellendichte in den anderen Bereichen zu groß wird, wie dies in der ersten Reihe 20 und der dritten Reihe 22 erkennbar ist. Diese Verdichtung hat letztlich eine unerwünschte Vergrößerung der Fläche des gesamten Blocks zur Folge.
  • In 3 ist ein Ablaufplan für eine Ausführungsform des erfindungsgemäßen Verfahrens dargestellt. Im Folgenden wird der Ablaufplan beschrieben.
  • Mit dem Start des Verfahrens werden ein Standard-Floorplan und eine Default-Platzierung von Standardzellen generiert. Ferner werden Default-Werte für die maximal zulässige Dichte von Standardzellen bestimmt.
  • Vor dem Platzierungsvorgang der Standardzellen wird in einem ersten Verfahrensschritt 101 durch ein hier nicht dargestelltes Rechenmittel automatisch der mögliche Platz Xij für Stromversorgungsbahnen im sogenannten "Cover" (d.h. Umgebung des Blocks und die Standardzellenreihen 20, 21, 22, 23) ermittelt. Der Index i steht für die Reihennummer, der Index j für den durchnummerierten Platz, der für Stromversorgungsbahnen zur Verfügung steht. Damit können Engpässe ("Blockages") in der vorläufigen Standardzellenanordnung erkannt werden. Das Rechenmittel kann eine Software oder eine Hardwareimplementation sein.
  • Bereiche, in denen die zu erwartende Ist-Standardzellendichte ρist im Bereich 1 der Stromversorgungsbahnen auf Grund der Vorgaben zu hoch wird (Verfahrensschritt 102), werden automatisch markiert und in einem Engpassdatensatz abgelegt (Verfahrensschritt 103). Als Kriterium für eine "zu hohe Dichte" sind entsprechende Schwellenwerte für die Standardzellendichte ρmax in einer Datenbank hinterlegt. Diese Schwellenwerte ρmax können für einen Entwurf konstant sein oder für jede Reihe 20, 21, 22, 23 variabel sein.
  • Anschließend wird der Engpassdatensatz vom Rechenmittel darauf überprüft, in welcher Metallisierungsebene der Engpass liegt (Verfahrensschritt 104). Die Metallisierungsebenen sind hier nicht dargestellt.
  • Im nächsten Verfahrensschritt 105 wird nach einer vorgegebenen Gewichtungstabelle vom Rechenmittel automatisch festgelegt, welche Soll-Standardzellendichte ρsoll (d.h. Standardzellen pro Breite Y des Bereichs 1 der Stromversorgungsbahnen) gewählt wird. Zum Beispiel kann eine Blockierung auf den zwei unteren Metallisierungsebenen eine Reduzierung der Standardzellendichte um 20 % zur Folge haben. Eine Blockierung der oberen Metallisierungsebene hat z.B. eine Reduzierung der Standardzellendichte um 10% zur Folge. Auch kann ein maximaler Schwellenwert für die Standardzellendichte vorgegeben werden, wobei diese Standardzellendichte ggf. an die Gesamtzelldichte des Blocks angepasst werden muss. Auch können andere Zielfunktionen, z.B, mathematische Beziehungen mit einem stetigen Wertebereich, verwendet werden. Diese vorgegebenen Zielfunktionen können dann gemäß einer Zielfunktion optimiert werden.
  • Im nächsten Verfahrensschritt 106 wird geprüft, ob alle Reihen vom Rechenmittel entsprechend erfasst wurden. Wenn ja, dann kann eine Platzierung der Standardzellen in einer endgültigen Anordnung erfolgen.
  • Im nächsten Verfahrenschritt 107 wird diese mit der errechneten Soll-Standardzellendichte ρsoll eine Platzierung der Standardzellen vornehmen. Ein Mittel zur Platzierung von Standardzellen wird dabei automatisch in Abhängigkeit von den berechneten Soll-Standardzellendichten ρs gesteuert.
  • Dabei wird in bestimmten, vorher berechneten rechtwinkligen Bereichen die Standardzellendichte um einen bestimmten Betrag kleiner ausgebildet als ein Durchschnittswert oder ein Maximalwert.
  • Der weitere Entwurf erfolgt dann in an sich bekannter Weise (Verfahrensschritt 108).
  • In 4 ist eine Standardzellenanordnung dargestellt, bei der die Dichte der Standardzellen 2 nach einer Ausführungsform des erfindungsgemäßen Verfahrens angeordnet sind (siehe 3). Die Soll-Standardzellendichte ρsoll im Bereich 1 der Stromversorgungsbahnen ist höher als bei dem Ergebnis, das mit dem einfachen Freihalte-Algorithmus gemäß 2 erreicht wurde. Die Soll-Standardzellendichte ρsoll ist aber nicht so hoch, das signifikante Engpässe in den Reihen 20, 21, 22, 23 auftreten.
  • Das erfindungsgemäße Verfahren wurde hier anhand der automatischen Anpassung von Standardzellen 2 im Bereich 1 von Stromversorgungsbahnen (hier: in der obersten Metallisierungsebene) beschrieben. Grundsätzlich ist das erfindungsgemäße Verfahren aber für eine Anpassung der Standardzellendichte im Bereich aller Arten von vordefinierten Bahnen geeignet.
  • Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und der erfindungsgemäßen Vorrichtung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
    • 1
    Bereich der Stromversorgungsbahnen
    2
    Standardzelle
    20, 21, 22, 23
    Reihen mit Standardzellen
    X
    freier Raum Stromversorgungsbahnen im Bereich
    der Stromversorgungsbahnen
    Y
    Breite des Bereichs der Stromversorgungsbahnen
    ρist
    Ist-Standardzellendichte (ermittelt)
    ρmax
    Vorgegebene maximale Standardzellendichte
    ρsoll
    Soll-Standardzellendichte erfindungsgemäß
    berechnet
    101–108
    Verfahrensschritte

Claims (7)

  1. Verfahren zur Herstellung einer Standardzellenanordnung, insbesondere einer Standardzellenanordnung eines DRAM-Halbleiterchips, dadurch gekennzeichnet, dass a) eine automatisch vorläufige Anordnung von mindestens einer Standardzelle (2) in einem Bereich (1) vorgenommen wird, b) die Ist-Standardzellendichte ρist der vorläufige Standardzellenanordnung durch ein Rechenmittel bestimmt wird, c) anhand einer vorgegebenen Bedingung für die Standardzellendichte ρ ermittelt wird, ob eine maximale Standardzellendichte ρmax überschritten wird, d) wenn ρist > ρmax ist, automatisch mit einem Rechenmittel eine neue Soll-Standardzellendichte ρsoll aufgrund einer vorgegebenen Bedingungen berechnet wird und e) dann eine neue Standardzellenanordnung in dem Bereich (1) festgelegt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor der automatischen, vorläufigen Anordnung automatisch mindestens ein Bereich ermittelt wird, eine Blockierung und/oder ein Engpass bei Stromversorgungsbahnen einer Metallisierungsebene vorliegt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine vorläufige und endgültige Standardzellenanordnung in einem Bereich (1) für Stromversorgungsbahnen vorgenommen wird.
  4. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vorgegebene Bedingung für die Standardzellendichte ρ in mindestens einer Metallisierungsebene eines Halbleiterchips ermittelt wird.
  5. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zu hohe Ist-Standardzellendichte ρist in einem ersten Bereich (1) von Stromversorgungsbahnen, insbesondere in einer ersten Metallisierungsebene, durch eine prozentual geringere berechnete Soll-Standardzellendichte ρsoll in einem zweiten Bereich von Stromversorgungsbahnen, insbesondere einer zweiten Metallisierungsebene, kompensiert wird.
  6. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Soll-Standardzellendichte ρsoll durch eine Optimierung eines funktionellen Zusammenhangs gewonnen wird.
  7. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch a) ein Rechenmittel zur Bestimmung einer Ist-Standardzellendichte ρist in einem Bereich (1), einem automatischen Vergleich mit einer vorgegebenen Standardzellendichte ρmax und einer Ermittlung einer Soll-Standardzellendichte ρsoll, b) eine Datenbank zur Speicherung von Schwellwerten und/s oder Kriterien für Standardzellendichten ρmax, c) ein Mittel zur automatischen Platzierung von Standardzellen (2) in Abhängigkeit der vom Rechenmittel ermittelten Standardzellendichte ρsoll
DE102004014894A 2004-03-23 2004-03-23 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens Ceased DE102004014894A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004014894A DE102004014894A1 (de) 2004-03-23 2004-03-23 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014894A DE102004014894A1 (de) 2004-03-23 2004-03-23 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE102004014894A1 true DE102004014894A1 (de) 2005-11-03

Family

ID=35070337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014894A Ceased DE102004014894A1 (de) 2004-03-23 2004-03-23 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE102004014894A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025920A (zh) * 2015-11-09 2017-08-08 三星电子株式会社 具有可定制的标准单元逻辑的集成电路存储器设备
CN111709213A (zh) * 2020-06-18 2020-09-25 成都微光集电科技有限公司 标准单元库设计检查方法和系统以及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6006024A (en) * 1996-11-01 1999-12-21 Motorola, Inc. Method of routing an integrated circuit
US20020133797A1 (en) * 2001-03-14 2002-09-19 Fujitsu Limited Of Kawasaki, Japan Method of and apparatus for determining an optimal solution to a uniform-density layout problem, and medium on which a program for determining the solution is stored

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6006024A (en) * 1996-11-01 1999-12-21 Motorola, Inc. Method of routing an integrated circuit
US20020133797A1 (en) * 2001-03-14 2002-09-19 Fujitsu Limited Of Kawasaki, Japan Method of and apparatus for determining an optimal solution to a uniform-density layout problem, and medium on which a program for determining the solution is stored

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025920A (zh) * 2015-11-09 2017-08-08 三星电子株式会社 具有可定制的标准单元逻辑的集成电路存储器设备
CN107025920B (zh) * 2015-11-09 2022-08-09 三星电子株式会社 具有可定制的标准单元逻辑的集成电路存储器设备
CN111709213A (zh) * 2020-06-18 2020-09-25 成都微光集电科技有限公司 标准单元库设计检查方法和系统以及可读存储介质
CN111709213B (zh) * 2020-06-18 2023-04-14 成都微光集电科技有限公司 标准单元库设计检查方法和系统以及可读存储介质

Similar Documents

Publication Publication Date Title
EP2829166B1 (de) Bildung von rüstfamilien auf bestückungslinien
DE69627971T2 (de) Kupferfolie für Leiterplatte, Verfahren und Gegenstand zur Herstellung
DE102016105093A1 (de) Additive Fertigung
DE4128568C2 (de) Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis
DE3744258A1 (de) Verfahren zum verdrahten einer integrierten halbleiterschaltung
EP3207778B1 (de) Verfahren und system zur bestückung von leiterplatten sowie computerprogrammprodukt zur durchführung des verfahrens
DE19804493A1 (de) Filtermedium für die Fest/Flüssig-Trennung
DE10216395B4 (de) Verfahren zur Festlegung der Farbgruppe einer LED und LED-Modul
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE102004014894A1 (de) Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens
DE4132849A1 (de) Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung
DE602004012696T2 (de) Verfahren zum Analysieren elektrischer Bauteile, Vorrichtung zum Analysieren elektronischer Bauteile und elektrische Bauteile welche diese verwenden
DE10231206A1 (de) Halbleitervorrichtung
DE102020101422A1 (de) Verfahren zum automatisierten Vermessen von Schweißlinsen eines im Laser-Powder Bed Fusion Prozess hergestellten Bauteils
WO2021165190A1 (de) Verfahren zum herstellen mehrerer bauteile im rahmen eines additiven fertigungsprozesses
EP1075027A2 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE2031769A1 (de) Totspeicher Matrix aus integrierten Halbleitern
DE102020134415A1 (de) Testverfahren des Verhaltens von IoT-Systemen bei eingeschränkter Netzwerkverbindung
DE102019002018A1 (de) Lamellenblock für eine Kalibriereinrichtung
EP3569087A1 (de) Sohle für einen schuh
DE102004010691A1 (de) Verfahren und Vorrichtung zur netzlistenbasierten Gruppierung von Standardzellen beim Place & Route
DE10159216C2 (de) Halbleiterchip mit Standardzellen, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips
EP1386673A2 (de) Verfahren zur Klassifizierung und Sortierung von Laubschnittholz
DE10318915A1 (de) Anordnung von Spannungsversorgungsbahnen in Standardzellenreihen eines Halbleiterbauelementes, Verfahren zur Herstellung einer solchen Anordnung und eine Vorrichtung zur Durchführung des Verfahrens
DE10209073A1 (de) Halbleiterchip, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection