DE102004008835A1

DE102004008835A1 - Verfahren zum lithografischen Belichten eines Halbleiterwafers mit Hilfe einer lithografischen Maske und lithografische Maske

Info

Publication number: DE102004008835A1
Application number: DE102004008835A
Authority: DE
Inventors: Martin Niehoff; Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-02-20
Filing date: 2004-02-20
Publication date: 2005-09-08

Abstract

Es werden zwei Verfahren zum lithografischen Belichten eines Halbleiterwafers sowie eine lithografische Maske vorgeschlagen, die einen vielseitigeren Einsatz der Maskentechnik ermöglichen. Die erfindungsgemäße lithografische Maske weist ein erstes Maskenmuster (11) und ein zweites Maskenmuster (12) für verschiedene Halbleiterschaltungen auf, wobei das zweite Maskenmuster (12) auf der lithografischen Maske (10) durch ein unstrukturiertes Gebiet (13) von dem ersten Maskenmuster (11) getrennt ist. Gemäß dem ersten erfindungsgemäßen Verfahren werden das erste (11) und das zweite Maskenmuster (12) gleichzeitig lithografisch auf einen Halbleiterwafer übertragen, der anschließend mit einer Hilfsmaske im unbelichteten Bereich zwischen beiden Maskenmustern nachbelichtet wird. Bei dem zweiten erfindungsgemäßen Verfahren wird das zweite Maskenmuster (12) mit Hilfe einer Blende ausgeblendet und lediglich das erste Maskenmuster (11) auf einen Halbleiterwafer übertragen.

Description

Die Erfindung betrifft zwei Verfahren zum lithografischen Belichten eines Halbleiterwafers. Die Erfindung betrifft ferner eine lithografische Maske.
In der Halbleiterfertigung werden integrierte Halbleiterschaltungen hergestellt, indem auf Halbleiterwafern eine Abfolge strukturierter Schichten hergestellt wird. Die Schichten werden in der Regel ganzflächig abgeschieden und anschließend strukturiert, indem sie mit einer Maskenschicht bedeckt werden, die zunächst selbst strukturiert wird und deren Struktur anschließend auf die zu strukturierende Schicht übertragen wird. Auf diese Weise wird eine Strukturebene über der vorigen, darunterliegenden Strukturebene hergestellt, bis die Halbleiterschaltung vollendet ist.
Zum lithografischen Strukturieren von auf einem Halbleiterwafer angeordneten Schichten werden lithografische Masken, sogenannte „Reticles", eingesetzt, die eine bereits vorstrukturierte Schicht aufweisen, in der das auf den Halbleiterwafer lithografisch zu übertragende Muster in vergrößertem Maßstab vorhanden ist. Solche lithografischen Masken können beispielsweise lichtundurchlässige Chromschichten aufweisen, die lokal mit Hilfe eines Laserstrahls oder auf anderem Wege entfernt werden, wodurch die abzubildende Maskenstruktur geformt wird.
Integrierte Halbleiterschaltungen enthalten bis zu 20 bis 30 Strukturebenen und erfordern daher bis zu 20 bis 30 lithografische Masken. Zur effizienteren Nutzung der kostenintensiven Maskentechnik werden identische Kopien eines Maskenmusters für eine Strukturebene meist mehrfach auf einer Maske angeordnet, und zwar mit der größtmöglichen Stückzahl, die die Maskenfläche der Maske zulässt. Auf diese Weise können gleichzeitig mehrere Chips belichtet werden.
Ferner ist bekannt, unterschiedliche Maskenmuster für verschiedene integrierte Halbleiterschaltungen mit einer einzigen Maske herzustellen. In diesem Fall werden bei jedem Belichtungsvorgang Strukturebenen für jeweils mindestens zwei verschiedene Halbleiterschaltungen hergestellt.
Bislang gibt es keine Möglichkeit, die kostenintensive und aufwendige Maskentechnik flexibler zu handhaben als in der Weise, dass mit einer einmal präparierten, d. h. strukturierten Maske als Ganzes ein oder mehrere Halbleiterwafer wiederholt belichtet werden, um integrierte Halbleiterschaltungen bzw. Halbleiterchips in hoher Stückzahl zu fertigen.
Ein Kostennachteil entsteht vor allem dort, wo Halbleiterchips in geringer Stückzahl, beispielsweise zu Testzwecken bei möglicherweise noch nicht ausgereiften Schaltungslayouts hergestellt werden. In diesem Fall ist auch für solche vorläufigen Chiplayouts je ein kompletter Maskensatz erforderlich, sofern nicht ein solcher Chip im Rahmen einer größeren Massenfertigung jedes Mal gleichzeitig mit abgebildet und damit auf Kosten der Produktivität der zur Massenproduktion freigegebenen Halbleiterchips hergestellt wird.
Der Kostennachteil durch die Fertigung lithografischer Masken für Chiplayouts, die erst noch gestestet werden und nicht für die Massenproduktion geeignet sind, wiegt um so schwerer, da für jedes zusätzliche Layout stets ein kompletter Maskensatz erforderlich ist, der zudem nur relativ wenige Male kopiert wird.
Es ist die Aufgabe der vorliegenden Erfindung, eine flexiblere Handhabung der Maskentechnik zu ermöglichen und dadurch das Kosten-Nutzen-Verhältnis von Maskentechnik und Chipausbeute zu verbessern.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 gelöst, das die folgenden Schritte aufweist:

– Bereitstellen eines Halbleiterwafers,
– Bereitstellen einer lithografischen Maske, die ein erstes Maskenmuster zum Herstellen einer ersten Halbleiterschaltung und ein anderes, zweites Maskenmuster zum Herstellen einer anderen, zweiten Halbleiterschaltung aufweist, wobei das zweite Maskenmuster auf der lithografischen Maske durch ein unstrukturiertes Gebiet von dem ersten Maskenmuster getrennt ist,
– Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske, wodurch das erste Maskenmuster und das zweite Maskenmuster gleichzeitig auf den Halbleiterwafer abgebildet werden und der Halbleiterwafer in einem Substratbereich, der dem unstrukturierten Gebiet auf der lithografischen Maske entspricht, unbelichtet bleibt,
– Bereitstellen einer Hilfsmaske und
– Nachbelichten des Halbleiterwafers in einem Substratbereich, der dem unstrukturierten Gebiet auf der Maske entspricht, durch die Hilfsmaske, wodurch in dem Substratbereich ein Muster aus belichteten und unbelichteten Strukturen erzeugt wird.

Erfindungsgemäß wird eine lithografische Maske benutzt, um gleichzeitig ein erstes Maskenmuster und ein zweites Maskenmuster abzubilden.
Herkömmlich können zwei verschiedene Maskenmuster nur sehr dicht nebeneinander auf einer lithografischen Maske angeordnet werden, da unstrukturierte Bereiche zwischen ihnen zu unbelichteten Bereichen auf den Halbleiterwafern führen, die, sofern sie breiter sind als die zulässige Breite des Ritzrahmens (Kerf), sich beim chemisch-mechanischen Polieren nicht mehr ausreichend planarisieren lassen. Beim chemisch-mechanischen werden nämlich besonders kompakte, breite Erhebungen auf der Substratoberfläche überwiegend am Rand der jeweiligen Erhebung poliert, wohingegen die Abtragsrate in der Mitte einer breiten Erhebung sehr gering ist. Erhebungen, die breiter sind als der Ritzrahmen, werden daher beim Polieren nicht vollständig entfernt.
Erfindungsgemäß jedoch wird ein Verfahren bereitgestellt, mit dem verschiedene Maskenstrukturen auch in größeren Abständen voneinander auf einer Maske angeordnet und dennoch gleichzeitig auf einen Halbleiterwafer übertragen werden können. Erfindungsgemäß wird der belichtete Halbleiterwafer in dem Substratbereich, der dem unstrukturierten Gebiet zwischen den Maskenmustern der Maske entspricht, nachbelichtet und ebenfalls strukturiert. Maskenstrukturen können auf der Maske somit auch in größeren Abständen voneinander angeordnet werden als entsprechend der typischen Ritzrahmenbreite von beispielsweise 200 μm.
Vorzugsweise ist vorgesehen, dass zum Nachbelichten des Halbleiterwafers eine Hilfsmaske mit einem strukturierten Flächenbereich verwendet wird, der dem unstrukturierten Gebiet der lithografischen Maske entspricht und ein Muster aus transparenten und intransparenten Strukturen aufweist. Zum Nachbelichten des unbelichteten Substratbereichs wird eine Hilfsmaske eingesetzt, mit der im unbelichteten Substratbereich ein Muster aus vielen feinen belichteten und unbelichteten Abschnitten erzeugt wird. Wenn dieses Muster geätzt wird, entsteht eine Vielzahl von geätzten Gräben, zwischen denen ungeätzte Abschnitte hervorstehen. Dadurch wird der Halbleiterwafer auch zwischen den Maskenmustern strukturiert. Diese Strukturen zwischen beiden Maskenmustern sind weitgehend planarisierbar und hinterlassen keine größeren Topografien nach dem chemisch-mechanischen Polieren.
Ferner ist vorzugsweise vorgesehen, dass die Hilfsmaske zum Nachbelichten so positioniert wird, dass durch den strukturierten Flächenbereich der Hilfsmaske der Substratbereich des Halbleiterwafers, der bei der ersten lithografischen Belichtung unbelichtet geblieben ist, nachbelichtet wird.
Vorzugsweise ist vorgesehen, dass zum Herstellen der ersten und der zweiten Halbleiterschaltung auf dem Halbleiterwafer ein Maskensatz mit mehreren lithografischen Masken verwendet wird, die jeweils ein erstes Maskenmuster und ein anderes, zweites Maskenmuster sowie ein unstrukturiertes Gebiet zwischen dem ersten und dem zweiten Maskenmuster aufweisen, wobei die unstrukturierten Gebiete der lithografischen Masken jeweils dieselbe Breite besitzen.
Dementsprechend ist vorgesehen, dass mehrere Strukturebenen der ersten Halbleiterschaltung auf den Halbleiterwafer abge bildet werden und dass jede Strukturebene des Halbleiterwafers nachbelichtet wird, wobei zum Nachbelichten jeweils dieselbe Hilfsmaske verwendet wird.
Gemäß einer Weiterbildung des Verfahrens sind zusätzlich die folgenden Schritte vorgesehen:

– Bereitstellen eines weiteren Halbleiterwafers und
– Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske, wobei das zweite Maskenmuster ausgeblendet wird und das erste Maskenmuster ohne das zweite Maskenmuster auf den Halbleiterwafer abgebildet wird.

Die der Erfindung zugrundeliegend Aufgabe wird ferner durch ein Verfahren gemäß Anspruch 7 gelöst, das die folgenden Schritte aufweist:

– Bereitstellen eines Halbleiterwafers,
– Bereitstellen einer lithografischen Maske, die ein erstes Maskenmuster zum Herstellen einer ersten Halbleiterschaltung und ein anderes, zweites Maskenmuster zum Herstellen einer anderen, zweiten Halbleiterschaltung aufweist, wobei das zweite Maskenmuster auf der lithografischen Maske durch ein unstrukturiertes Gebiet von dem ersten Maskenmuster getrennt ist, und
– Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske, wobei das zweite Maskenmuster ausgeblendet wird und das erste Maskenmuster ohne das zweite Maskenmuster auf den Halbleiterwafer abgebildet wird.

Erfindungsgemäß wird ein Verfahren bereitgestellt, mit dem erstmals nur ein Maskenmuster von zwei Maskenmustern einer Maske auf einen Halbleiterwafer übertragen wird. Herkömmlich werden alle auf einer Maske angeordneten Maskenmuster gemeinsam auf einen belichteten Halbleiterwafer übertragen. Durch das zweite erfindungsgemäße Verfahren, bei dem ein oder einige Maskenmuster mit Hilfe einer Blende ausgeblendet werden, wird ein vielseitigerer Einsatz einer lithografischen Maske mit mehreren Maskenmustern ermöglicht. Das Ausblenden eines von mehreren Maskenmustern einer Maske ermöglicht ferner ein Anordnen mehrerer Maskenmuster im größeren Abstand voneinander im Vergleich zur Ritzrahmenbreite von etwa 200 μm. Ein Abstand von beispielsweise 1.000 μm oder größer zwischen einem ersten und einem zweiten Maskenmuster erzeugt bei herkömmlichen Lithografieverfahren einen unbelichteten Substratbereich, der so breit ist, dass er beim chemisch-mechanischen Polieren nicht mehr abgetragen werden kann. Derartige Topographien entstehen jedoch nicht, wenn erfindungsgemäß das zweite Maskenmuster durch die Blende ausgeblendet wird. Da in diesem Fall nur das erste Maskenmuster auf den Wafer abgebildet wird, kann bei der nächsten Belichtung das erste Maskenmuster direkt neben das bei der vorigen Belichtung abgebildete Maskenmuster projiziert werden. Dabei kann der Abstand beider Maskenmuster entsprechend der Ritzrahmenbreite von etwa 200 μm gewählt werden. Die lithografische Maske wird bei dem zweiten erfindungsgemäßen Verfahren somit eingesetzt, um auf einem anderen Halbleiterwafer bei ausgeblendetem zweiten Maskenmuster ausschließlich die erste integrierte Halbleiterschaltung herzustellen.
Vorzugsweise ist vorgesehen, dass zum Ausblenden des zweiten Maskenmusters beim Belichten des zweiten Halbleiterwafers eine Blende so positioniert wird, dass sie das zweite Maskenmuster und einen Teilbereich des unstrukturierten Gebiets ausblendet. Je nachdem, ob die Blende in dem optischen Strahlengang vor oder hinter der Maske angeordnet ist, wird entweder durch die Blende ein Teil der Maske verdeckt oder durch die Maske die Blende teilweise verdeckt. In beiden Fällen ist lediglich entscheidend, dass der Blendenrand im Bereich des unstrukturierten Gebiets liegt, also weder im Bereich des ersten Maskenmusters, aber auch nicht im Bereich des zweiten Maskenmusters.
Eine solche Positionierung der Blende ist herkömmlich nicht zuverlässig möglich, weil unstrukturierte Gebiete zwischen mehreren Maskenmustern auf einer Maske höchstens etwa 200 nm breit sein dürfen. Erst durch die erfindungsgemäß vorgesehene Nachbelichtung kann das unstrukturierte Gebiet so breit gewählt werden, dass eine ausreichend genaue Justierung des Blendenrandes innerhalb des unstrukturierten Gebiets zuverlässig realisierbar ist. Dies ist eine notwendige Voraussetzung für den Einsatz einer lithografischen Maske zum lithografischen Übertragen nur eines von zwei Maskenmustern.
Eine bevorzugte Ausführungsart sieht vor, dass ein Blendenrand der Blende zum Belichten des Halbleiterwafers so positioniert wird, dass der Blendenrand auf das unstrukturierte Gebiet der lithografischen Maske projiziert wird. Auf herkömmlichen lithografischen Masken ist die Ritzrahmenbreite kleiner als die Justiergenauigkeit von Blenden einer Lithografieeinrichtung. Dadurch kann ein zweites Maskenmuster, das neben einem ersten Maskenmuster auf der Maske angeordnet ist, nicht einzeln ausgeblendet werden. Durch das erste erfindungsgemäße Verfahren wird jedoch die Möglichkeit geschaffen, die Maskenstrukturen in größeren Abständen als der Ritzrahmenbreite auf der Maske anzuordnen. Hierdurch wiederum wird das zweite erfindungsgemäße Verfahren, bei dem ein zweites Maskenmuster selektiv zu einem ersten mit Hilfe einer Blende ausgeblendet wird, technisch realisierbar. Es werden somit zwei Verfahren bereitgestellt, um mit einer Maske, die zwei Maskenmuster in vorzugsweise größerem Abstand als der Ritzrahmenbreite zuein ander aufweist, Halbleiterwafer zu belichten, wobei mit Hilfe des ersten erfindungsgemäßen Verfahrens beide Maskenmuster abgebildet werden und mit Hilfe des zweiten erfindungsgemäßen Verfahrens nur das erste Maskenmuster abgebildet wird.
Bei dem zweiten erfindungsgemäßen Verfahren liegt der Blendenrand in einem Bereich, der von dem unstrukturierten Gebiet ausgeblendet wird. Dabei ist nicht erforderlich, dass der Blendenrand genau in der Mitte der Breite des unstrukturierten Gebiets angeordnet wird; erforderlich ist lediglich, dass der Blendenrand innerhalb der Breite des unstrukturierten Gebiets liegt und nicht im Bereich des ersten oder zweiten Maskenmusters.
Eine Weiterbildung der Erfindung sieht vor, dass für das zweite erfindungsgemäße Verfahren eine lithografische Maske, die bei dem ersten erfindungsgemäßen Verfahren eingesetzt wurde, verwendet wird. Hierbei wird ein und dieselbe lithografische Maske benutzt, um bei verschiedenen Belichtungsvorgängen entweder nur ein erstes Maskenmuster für einen ersten Halbleiterchip abzubilden oder das erste Maskenmuster gemeinsam mit einem zweiten Maskenmuster für einen zweiten Halbleiterchip abzubilden. Dies setzt ein zeitweiliges Ausblenden des zweiten Maskenmusters zumindest dann voraus, wenn ausschließlich das erste Maskenmuster abgebildet werden soll.
Hierbei werden die beiden erfindungsgemäßen Verfahren miteinander kombiniert, wobei beispielsweise zunächst ein erster Halbleiterwafer mit der lithografischen Maske belichtet wird, um das erste und das zweite Maskenmuster gleichzeitig abzubilden. Der erste Halbleiterwafer wird anschließend in dem Substratbereich, der dem unstrukturierten Gebiet der lithografischen Maske entspricht, nachbelichtet. Anschließend wird ein zweiter Halbleiterwafer mit derselben lithografischen Maske belichtet, wobei ausschließlich das erste Maskenmuster lithografisch übertragen wird. Zu diesem Zweck wird das zweite Maskenmuster ausgeblendet. Es ergeben sich weitere Anwendungen für die Halbleiterfertigung. Beispielsweise ist es möglich, im Rahmen einer Massenproduktion, bei der normalerweise nur ein erstes Maskenmuster abgebildet wird, auch ein zweites Maskenmuster mit abzubilden, das ansonsten durch eine Blende ausgeblendet wird. Beispielsweise kann ein Maskenmuster mit einer Schaltung eines noch zu testenden Halbleiterchips bei einigen Belichtungen gleichzeitig mit abgebildet werden. So sind im Rahmen einer Massenproduktion zusätzlich Testchips einer anderen Bauart in vergleichsweise geringer Stückzahl herstellbar, ohne hierfür einen zusätzlichen Maskensatz anfertigen zu müssen.
Hierzu sieht eine Weiterbildung der Erfindung vor, dass der Schritt des Bereitstellens der lithografischen Maske folgendes umfasst:

– Ausbilden des ersten Maskenmusters auf einem Maskensubstrat und
– Ausbilden des zweiten Maskenmusters auf dem mit dem ersten Maskenmuster versehenen Maskensubstrat.

In der Halbleiterfertigung werden häufig Maskensätze mehrfach auf Vorrat gefertigt, um im Falle von später auftretenden Maskendefekten einen neuen Maskensatz ohne zusätzlichen Herstellungsaufwand ersatzweise einsetzen zu können. Das nachträgliche Ausbilden eines zweiten Maskenmusters auf einer oder mehreren Masken eines ersatzweise eingesetzten Maskensatzes ermöglicht auch zu einem späteren Zeitpunkt, beispielsweise bei Bedarf für zu Testzwecken erforderliche zweite Halbleiterschaltungen, sogenannte Testchips, in geringer Stückzahl, eine kostengünstige Herstellung ohne zusätzlichen Maskenverbrauch.
Die der Erfindung zugrundeliegende Aufgabe wird ferner durch eine lithografische Maske gelöst, die ein erstes Maskenmuster für eine erste Halbleiterschaltung und ein anderes, zweites Maskenmuster für eine andere, zweite Halbleiterschaltung aufweist, wobei das zweite Maskenmuster auf der lithografischen Maske durch ein unstrukturiertes Gebiet von dem ersten Maskenmuster getrennt ist. Somit wird eine lithografische Maske mit zwei verschiedenen Maskenmustern bereitgestellt, die einen vielseitigeren Einsatz der Maskentechnik ermöglicht. Auf der erfindungsgemäßen Maske können die verschiedenen Maskenmuster auch in größeren Abständen voneinander auf der lithografischen Maske angeordnet sein als gleiche Maskenstrukturen bei einer herkömmlichen Maske, die in einem Abstand von lediglich der Ritzrahmenbreite von etwa 200 μm angeordnet sind. Auch wenn die Ritzrahmenbreite technologieabhängig ist, ist sie normalerweise in jedem Fall zu klein, um eines von mehreren Maskenmustern der Maske zuverlässig auszublenden.
Vorzugsweise ist vorgesehen, dass das zweite Maskenmuster eine andere, vorzugsweise kleine Grundfläche besitzt als das erste Maskenmuster. Zumindest in einer Richtung wird die Außenabmessung des zweiten Maskenmusters kleiner sein als jede Außenabmessung des ersten Maskenmusters. Dadurch lässt sich das zweite Maskenmuster leicht zusätzlich in der Nähe eines Maskenrandes anordnen.
Vorzugsweise ist das erste Maskenmuster mehrfach auf der lithografischen Maske angeordnet und füllt eine Maskenfläche der Maske bis auf einen Randbereich weitgehend aus. Das zwei te Maskenmuster ist vorzugsweise in dem Randbereich der Maskenfläche ausgebildet.
Vorzugsweise ist vorgesehen, dass das zweite Maskenmuster auf der lithografischen Maske in einem Abstand von dem ersten Maskenmuster angeordnet ist, der mindestens dreimal so groß ist wie die Breite eines Ritzrahmens zwischen einander benachbarten identischen Maskenmustern.
Durch die Wahl eines größeren Abstandes zwischen dem ersten und dem zweiten Maskenmuster kann das zweite Maskenmuster selektiv zu dem ersten ausgeblendet werden, wie im zweiten erfindungsgemäßen Verfahren vorgesehen, oder gleichzeitig mit dem ersten Maskenmuster auf einen Halbleiterwafer abgebildet werden, der anschließend im unbelichteten Substratbereich zwischen beiden Bildmustern nachbelichtet wird, wie im ersten erfindungsgemäßen Verfahren vorgesehen.
Vorzugsweise ist vorgesehen, dass die lithografische Maske eine Transmissionsmaske ist, bei der das unstrukturierte Gebiet zwischen dem ersten und dem zweiten Maskenmuster sowie ein Ritzrahmen zwischen den einander benachbarten Maskenmustern intransparent sind. Der Ritzrahmen und das unstrukturierte Gebiet bestehen beispielsweise aus Chrom, durch welche unbelichtete Bereiche auf den belichteten Halbleiterwafern verbleiben.
Eine weitere Ausführungsform sieht vor, dass das zweite Maskenmuster Strukturen mit einer minimalen Strukturbreite aufweist, die kleiner ist als ein minimale Strukturbreite von Strukturen des ersten Maskenmusters.
Zusätzlich zur erfindungsgemäßen lithografischen Maske zum Nachbelichten von Halbleiterwafern wird eine Hilfsmaske eingesetzt, die einen strukturierten Flächenbereich aufweist, der eine Breite besitzt, die genauso groß ist wie der Abstand des zweiten Maskenmusters von dem ersten Maskenmuster auf der lithografischen Maske. Somit wird erfindungsgemäß auch ein Maskensatz mit mindestens einer lithografischen Maske und mindestens einer Hilfsmaske bereitgestellt.
Die lithografische Maske und die Hilfsmaske werden nacheinander zum Belichten ein und desselben Halbleiterwafers eingesetzt, auf dem das erste als auch das zweite Maskenmuster gleichzeitig abgebildet werden. Die Hilfsmaske dient dann zum Nachbelichten desjenigen Teils der Waferoberfläche, der beim Belichten mit der lithografischen Maske durch den unstrukturierten Bereich der lithografischen Maske verdeckt wurde.
Somit wird auch eine Hilfsmaske bereitgestellt, die in der herkömmlichen Lithografie nicht eingesetzt wird, da eventuelle Hilfsstrukturen wie beispielsweise Dummy-Strukturen stets auf derselben Maske, auf der auch das oder die Maskenmuster angeordnet sind, vorgesehen werden.
Der strukturierte Flächenbereich der Hilfsmaske, der dem unstrukturierten Gebiet der lithografischen Maske entspricht, enthält ein Muster aus transparenten und intransparenten Strukturen. Die Breite des strukturierten Flächenbereichs muss dem unstrukturierten Gebiet auf der lithografischen Maske entsprechen. Beim Nachbelichten wird der strukturierte Flächenbereich der Hilfsmaske dort positioniert, wo bei der vorherigen lithografischen Belichtung das unstrukturierte Gebiet angeordnet war. Dadurch wird eine selektive Nachbelichtung ausschließlich des Zwischenraums zwischen den Strukturen des ersten und des zweiten Halbleiterchips auf den Halbleiterwafer erreicht.
Vorzugsweise ist vorgesehen, dass der Maskensatz mehrere lithografische Masken aufweist, die jeweils ein erstes Maskenmuster und ein anderes, zweites Maskenmuster sowie ein unstrukturiertes Gebiet zwischen dem ersten und dem zweiten Maskenmuster aufweisen, wobei die unstrukturierten Gebiete der lithografischen Masken jeweils dieselbe Breite besitzen. Bei der hier genannten Ausführungsform wird darüber hinaus für die verschiedenen lithografischen Masken eines vollständigen Maskensatzes, der bis zu 30 Masken umfassen kann, jeweils nur eine einzige Hilfsmaske benötigt, da der Abstand zwischen dem ersten und zweiten Maskenmuster der jeweiligen Maske jeweils identisch ist. Dadurch entsteht eine erhebliche Kosteneinsparung.
Der strukturierte Flächenbereich der Hilfsmaske weist vorzugsweise ein Muster aus Füllstrukturen ohne schaltungstechnische Funktion auf. Die Füllstrukturen sind vorzugsweise rechteckig oder streifenförmig ausgebildet, können jedoch jede beliebige andere Form annehmen und auch in gleicher Weise wie beispielsweise Wortleitungen, Leiterbahnen, Gate-Elektroden oder Kontaktlöcher geformt sein.
Eine Weiterbildung der Erfindung sieht vor, dass die Hilfsmaske mindestens zwei strukturierte Flächenbereiche aufweist, die jeweils eine unterschiedliche Dichte der Strukturen und/oder unterschiedlich große Strukturen besitzen. Eine solche Hilfsmaske ist zum Nachbelichten von verschiedenen Strukturebenen zweier gleichzeitig erzeugter integrierter Halbleiterschaltungen einsetzbar und bietet den Vorteil, dass für jede Strukturebene ein strukturierter Flächenbereich der Hilfsmaske eingesetzt werden kann, der die gleiche Größe, insbesondere Dichte seiner Strukturen besitzt wie die schaltungstechnisch relevanten Strukturen des jeweiligen ersten und zweiten Maskenmusters der jeweiligen Strukturebene. Bei der Planarisierung der entsprechenden Strukturebene des Wafers fallen etwaige Topografien dadurch noch geringer aus.
Eine andere Weiterbildung sieht vor, dass die Hilfsmaske mindestens zwei streifenförmige Flächenbereiche aufweist, die jeweils eine unterschiedliche Breite besitzen. Dadurch wird die Hilfsmaske auch zum Herstellen von noch weiteren Halbleiterschaltungen einsetzbar, die in vielseitigeren Anordnungen auf verschieden gestalteten lithografischen Masken angeordnet sind. Die Hilfsmaske ist somit nicht nur für einen bestimmten Maskensatz oder eine bestimmte lithografische Maske verwendbar, sondern weitgehend unabhängig von Art und Größe der herzustellenden Halbleiterchips.
Die oben beschriebene lithografische Maske und der oben beschriebene Maskensatz können zur Durchführung jedes der vorgenannten Verfahren eingesetzt werden.
Die Erfindung wird nachstehend anhand der 1 bis 13 beschrieben. Es zeigen:
1 eine schematische Darstellung einer lithografischen Belichtung gemäß einem ersten erfindungsgemäßen Verfahren,
2 eine schematische Draufsicht auf eine in 1 verwendete erfindungsgemäße lithografische Maske,
3 eine schematische Draufsicht auf einen in 1 belichteten Halbleiterwafer,
4 eine schematische Darstellung einer erfindungsgemäßen Nachbelichtung des Halbleiterwafers aus 3,
5 eine schematische Draufsicht auf eine in 4 verwendete erfindungsgemäße Hilfsmaske,
6 eine schematische Draufsicht auf den Halbleiterwafer nach dem Nachbelichten gemäß 4,
7 eine schematische Darstellung einer lithografischen Belichtung gemäß einem zweiten erfindungsgemäßen Verfahren,
8 eine schematische Draufsicht auf die Position einer erfindungsgemäßen lithografischen Maske und einer Blende bei der lithografischen Belichtung des zweiten erfindungsgemäßen Verfahrens,
9 eine schematische Draufsicht auf einen mit Hilfe des zweiten erfindungsgemäßen Verfahren belichteten Halbleiterwafer,
10 eine schematische Darstellung einer Weiterbildung eines erfindungsgemäßen Verfahrens,
11 eine Ausführungsform einer Hilfsmaske eines Maskensatzes,
12 eine andere Ausführungsform einer Hilfsmaske eines Maskensatzes und
13 eine weitere Ausführungsart eines erfindungsgemäßen Verfahrens.
1 zeigt schematisch einen ersten lithografischen Belichtungsvorgang, bei dem von einer Lichtquelle 1 ausgehende elektromagnetische Strahlung, beispielsweise im EUV-Bereich bei Wellenlängen von 13,4 bis 13,5 nm, mit Hilfe eines optischen Systems 2 durch eine Maske 10 hindurch auf einen ersten Halbleiterwafer 20 gerichtet wird. Die verwendete lithografische Maske 10 kann ebenso eine Reflexionsmaske sein, insbesondere bei Anwendungen im EUV-Bereich. Die Maske 10 ist strukturiert, d. h. sie enthält mindestens ein Maskenmuster, das typischerweise aus intransparenten Bereichen einer Chromschicht und strukturierten Öffnungen in dieser Schicht besteht, in denen die Maske lichtdurchlässig ist.
In 1 ist ferner eine intransparente Blende 5 dargestellt, die in Pfeilrichtung in den optischen Strahlengang einschiebbar ist, wobei die Position in Pfeilrichtung nur mit einer gewissen Genauigkeit, die bei herkömmlichen Belichtungseinrichtungen gering ist, einstellbar ist. Die Blende spielt bei der ersten lithografischen Belichtung gemäß 1 ebenso wie bei einer herkömmlichen lithografischen Belichtung keine Rolle.
2 zeigt eine Draufsicht auf die bei der ersten lithografischen Belichtung in 1 verwendete lithografische Maske 10. Die Maske 10 enthält in ihrer Maskenfläche F ein erstes Maskenmuster 11 sowie ein zweites Maskenmuster 12, welches eine kleinere Grundfläche besitzt als das erste Maskenmuster 11. Die Maske 10 dient somit zum lithografischen Belichten von zwei unterschiedlichen Maskenmustern für zwei unterschiedliche integrierte Halbleiterschaltungen. Das zweite Maskenmuster 12 ist von dem ersten Maskenmuster 11 durch ein unstrukturiertes Gebiet 13 getrennt, welches breiter ist als ein Ritzrahmen zwischen auf der Maskenfläche einander benachbarten identischen Maskenmustern 11 oder 12. Im rechten Teil der Maskenfläche F ist das erste Maskenmuster 11 insgesamt viermal vorgesehen. Dazwischen befindet sich jeweils der Ritzrahmen 14. Ein Randbereich R kann allenfalls noch mit einem zweiten Maskenmuster 12 für eine zweite, kleine integrierte Halbleiterschaltung gefüllt werden. Dieses zweite Maskenmuster 12 befindet sich vorzugsweise ebenfalls mehrfach in dem Randgebiet.
Das erste Maskenmuster 11 enthält Strukturen einer minimalen Strukturbreite CD1 von beispielsweise 110 nm. Das zweite Maskenmuster 12 enthält Strukturen mit einer minimalen Strukturbreite, die genauso groß sein kann wie die minimale Strukturbreite von Strukturen 41 des ersten Maskenmusters 11. Alternativ können die Strukturen 42 des zweiten Maskenmusters 12 auch eine kleinere minimale Strukturbreite von beispielsweise CD2 = 90 nm besitzen, wie in 2 dargestellt. Maskenmuster 11, 12 mit gleich großer minimaler Strukturbreite werden vorzugsweise dann auf der Maske angeordnet, wenn das Design des zweiten Maskenmusters überprüft werden soll. Da die minimale Strukturbreite des zweiten Maskenmusters ebenso groß ist wie die des ersten Maskenmusters, können bei Schaltungsfehlern von Halbleiterchips, die mit dem zweiten Maskenmuster hergestellt wurden, Fehler in technologischen Prozess ausgeschlossen werden. Andererseits wird vorzugsweise ein zweites Maskenmuster 12 mit einer kleineren minimalen Strukturbreite CD2 im Vergleich zur minimalen Strukturbreite CD1 des ersten Maskenmusters 11 vorgesehen, wenn eine Technologieanalyse vorgenommen werden soll. Hierbei kann das zweite Maskenmuster dieselbe Anordnung von Strukturen wie das erste Maskenmuster aufweisen, allerdings in verkleinertem Maßstab. So wird geprüft, ob sich eine Schaltung mit funktionierendem Schal tungsdesign auch mit einer kleineren minimalen Strukturbreite herstellen lässt. Durch die verschiedenen Möglichkeiten, auf der lithografischen Maske ein zweites Maskenmuster für einen weiteren Halbleiterchip zu gestalten, werden Fehler bei neu entwickelten Halbleiterschaltungen zielgerichtet beseitigt und die Chipausbeute erhöht. Die Verbesserung des Monitorings bei neu entwickelten Halbleiterschaltungen ist zudem im Rahmen einer laufenden Massenproduktion möglich, ohne dass zusätzliche Maskensätze verbraucht werden.
Eine Maske wie in 2 dargestellt kann herkömmlich nicht sinnvoll eingesetzt werden, weil da auf ihr der Abstand zwischen dem ersten und dem zweiten Maskenmuster so groß ist, dass zwischen den Bildern der beiden Maskenmuster auf einem belichteten Halbleiterwafer ein sehr breiter, zusammenhängender unbelichteter Substratbereich verbleibt. Dieser Substratbereich ist nicht mehr planarisierbar und hinterlässt makroskopische Topografien, die die präzise Weiterverarbeitung von Halbleiterwafern erschweren und die Fertigungsgenauigkeit verringern. Dadurch werden die Fertigungstoleranzen schneller erreicht, und die Ausschussrate steigt an. Herkömmliche Masken, die für das gleichzeitige Belichten von Mustern für unterschiedliche Halbleiterchips eingesetzt werden, besitzen daher möglichst schmale unstrukturierte Gebiete zwischen benachbarten Maskenmustern 11, 12. Ihre Breite beträgt typischerweise 200 μm entsprechend der Ritzrahmenbreite, d.h. der Breite des Ritzrahmens 14. Bei der erfindungsgemäß ausgebildeten Maske hingegen kann die Breite B des unstrukturierten Gebiets 13 1000 μm oder mehr, vorzugsweise mindestens das Dreifache der sonstigen Ritzrahmenbreite betragen.
3 zeigt eine schematische Draufsicht auf den belichteten Halbleiterwafer 20 aus 1. Der erste Halbleiterwafer 20 besitzt ein verkleinertes Bild der Maske 10 auf seiner Waferoberfläche. Die Maskenmuster 11 und 12 erzeugen ein belichtetes Bildmuster 21 und 22; das optisch intransparente unstrukturierte Gebiet 13 der Maske 10 erzeugt einen Substratbereich 23, der unbelichtet bleibt.
4 zeigt schematisch einen Verfahrensschritt des erfindungsgemäßen Nachbelichtens desselben Halbleiterwafers 20 mit Hilfe einer anderen Maske, einer Hilfsmaske 15, die in einem Flächenbereich 16 ein Muster aus transparenten und intransparenten Strukturen aufweist und ansonsten intransparent ist. Die Hilfsmaske 15 ist außerhalb dieses Musters M intransparent und dient daher zum selektiven Nachbelichten desjenigen Substratbereichs 23, der im ersten Verfahrensschritt unbelichtet geblieben ist. Die Bildmuster 21 und 22 werden durch diese Nachbelichtung nicht verändert. Die ebenfalls in 4 dargestellte Blende 5 ist ebenso wie in 1 ohne Funktion.
5 zeigt eine schematische Draufsicht auf die Hilfsmaske 15 aus 4. In dem Flächenbereich 16 ist ein Muster M aus transparenten Strukturen 17 und intransparenten Strukturen 18 ausgebildet. Diese Strukturen 17, 18 können beispielsweise die Form von Gate-Elektroden, Leiterbahnen oder Stegen besitzen, sie sind jedoch im Gegensatz dazu ohne schaltungstechnische Funktion. Ihre Abbilder auf dem Halbleiterwafer sind elektrisch isolierte Strukturen, die keine elektrischen Signale in dem Halbleiterchip führen. Sie werden als Dummy-Strukturen bezeichnet und dienen ausschließlich dazu, Topografien in dem zunächst unbelichtet gebliebenen Bereich 23 zu verringern. Da die Dichte der transparenten und intransparenten Bereiche auf der Maske im Flächenbereich 16 ähnlich der Dichte innerhalb von dem ersten oder zweiten Maskenmuster 11, 12 ist, ist auch auf dem ersten Halbleiterwafer die Abtragsrate beim chemischen-mechanischen Polieren im nachbelichteten Substratbereich 23 ähnlich groß wie im Bereich der Bildmuster 21 und 22.
Der nachbelichtete Halbleiterwafer 20 ist in 6 dargestellt. Er enthält zwischen den Bildmustern 21 und 22 den Bereich 23 mit belichteten Strukturen 27 und unbelichteten Strukturen 28, der ein verkleinertes Bild des Musters M der Hilfsmaske 15 ist. Die Breite B des Flächenbereichs 16 der Hilfsmaske entspricht der Breite B des unstrukturierten Gebiets 13 der zuerst verwendeten lithografischen Maske. Beide Breiten B sind identisch.
Für die hier beschriebenen Verfahrensschritte wird außer einer lithografischen Maske, die die Maskenmuster 11, 12 für die Halbleiterschaltungen enthält, lediglich eine Hilfsmaske benötigt. Die Hilfsmaske enthält lediglich Dummy-Strukturen für ein leichteres Planarisieren schaltungstechnisch funktionsloser Oberflächenbereiche des Wafers. Auf der Maskenfläche F der lithografischen Maske kann die Anordnung unterschiedlicher Maskenmuster 11, 12 flexibler gestaltet werden. Aufgrund der hier vorgeschlagenen Möglichkeit, eine Nachbelichtung zwischen weit auseinanderliegenden Maskenmustern vorzunehmen, können insbesondere größere Zwischenräume zwischen unterschiedlichen Maskenmustern vorgesehen werden als herkömmlich.
Die 7 bis 9 stellen ein zweites erfindungsgemäßes Verfahren dar, bei dem ein Halbleiterwafer 30 mit derselben lithografischen Maske wie in den 1 bis 6 belichtet wird, wobei jedoch nur das erste Maskenmuster 11 auf den Halbleiterwafer 30 übertragen wird. 7 zeigt schematisch den Aufbau der eingesetzten Belichtungseinrichtung, wobei un ter der Maske 10 eine Blende 5 so positioniert wird, dass eine gleichzeitiges Abbilden des zweiten Maskenmusters 12 verhindert wird, jedoch das erste Maskenmuster 11 lithografisch auf den zweiten Halbleiterwafer 30 übertragen wird. Eine Blende 5, wie sie in 7 dargestellt ist, wird herkömmlich noch nicht dazu verwendet, um einen Teil einer Maskenfläche, der schaltungstechnisch relevante Maskenmuster enthält, auszublenden, weil die Justiergenauigkeit der Blende in Pfeilrichtung zu gering ist, um mit Zuverlässigkeit die lithografische Übertragung des einen Maskenmusters auszuschließen und die vollständige Übertragung des nächstgelegenen Maskenmusters zu garantieren.
8 zeigt eine Draufsicht auf die Maske 10 und die Blende 5, wobei die relative Position beider zueinander im optischen Strahlengang in lateraler Richtung senkrecht zur optischen Achse von Bedeutung ist. Gemäß 8 wird das zweite Maskenmuster 12 jeweils vollständig ausgeblendet und daher nicht auf den zweiten Halbleiterwafer 30 übertragen. Das erste Maskenmuster 11 hingegen wird jeweils vollständig auf den zweiten Halbleiterwafer 30 übertragen. Der Blendenrand 16, der bei der in 8 dargestellten Blende 5 gerade verläuft, befindet sich etwa in der Mitte, zumindest aber innerhalb der Breite B des unstrukturierten Gebiets 13 der Maske 10, in welchem Gebiet die Maske 10 ohnehin intransparent ist. Da die erfindungsgemäß die zunächst unbelichteten Oberflächenbereichen des Halbleiterwafers 20 zwischen den benachbarten Halbleiterschaltungen des Halbleiterwafers 20 nachbelichtet werden, kann der Abstand zwischen dem ersten 11 und dem zweiten Maskenmuster 12 auf der Maske so groß gewählt werden, dass die Genauigkeit, mit der eine Blende 5 einer Belichtungseinrichtung positionierbar ist, ausreicht, um ihren Blendenrand zuverlässig zwischen beiden Maskenmustern zu positionieren.
Dadurch wird verhindert, dass das erste Maskenmuster 11 nur unvollständig auf den zweiten Halbleiterwafer 30 abgebildet wird oder dass ein Teil des zweiten Maskenmusters 12 mit auf den zweiten Halbleiterwafer 30 abgebildet wird.
Im Idealfall wird ein Teilbereich 13a, der etwa der Hälfte der Breite B des unstrukturierten Gebiets 13 entspricht, durch die Blende abgedeckt. In der Praxis liegt der Blendenrand wegen der begrenzten Justiergenauigkeit der Blende nicht genau in der Mitte des unstrukturierten Gebiets 13, sondern demgegenüber seitlich versetzt. Die begrenzte Justiergenauigkeit der Blende wird jedoch erfindungsgemäß dadurch kompensiert, dass das unstrukturierte Gebiet 13 eine ausreichend große Breite B von typischerweise 1000 μm, d. h. weit oberhalb der typischen Ritzrahmenbreite von 200 μm, besitzt. Ein derart breites unstrukturiertes Gebiet zwischen Maskenmustern einer lithografischen Maske würde bei einem herkömmlichen Verfahren große Topografieunterschiede der bearbeiteten Halbleiterwafer erzeugen.
9 zeigt eine schematische Draufsicht auf den gemäß 7 belichteten Halbleiterwafer 30. Er enthält in einem Teilbereich seiner Waferoberfläche ein Abbild 31 des ersten Maskenmusters 11, jedoch kein Abbild des zweiten Maskenmusters 12. Zwischen identischen Kopien des ersten Maskenmusters sind die später zu sägenden Bereiche, die die Chips voneinander trennen, so klein, dass beim Planarisieren keine Topografieunterschiede entstehen. Auch links im Bereich der Trennlinie 33 kann der verwendete Stepper so eingestellt werden, dass die nächsten vier Bildmuster 31 sehr dicht an den bereits abgebildeten Bildmustern 31 angrenzen. Daher ist die große Breite B des unstrukturierten Gebiets 13 der verwendeten lithografischen Maske 10 ohne Nachteil beim Übertragen nur eines Maskenmusters von mehreren auf der Maskenfläche F vorhandenen Maskenmustern.
Das erste erfindungsgemäße Verfahren gemäß den 1 bis 6 und das zweite erfindungsgemäße Verfahren gemäß den 7 bis 9 können auch miteinander kombiniert werden. Hierbei werden ein erster Halbleiterwafer 20 und ein zweiter Halbleiterwafer 30 mit derselben lithografischen Maske 10 belichtet, wobei auf den ersten Halbleiterwafer 20 das erste 11 und das zweite Maskenmuster 12 und auf den zweiten Halbleiterwafer 30 nur das erste Maskenmuster 11 übertragen werden. Die Verfahrensschritte des ersten erfindungsgemäßen Verfahrens können vor denjenigen des zweiten erfindungsgemäßen Verfahrens durchgeführt werden oder umgekehrt. Beispielsweise kann nach dem Bereitstellen der lithografischen Maske und der beiden Halbleiterwafer sowie einer Hilfsmaske zunächst der erste Halbleiterwafer 20 mit der lithografischen Maske 10 belichtet und mit der Hilfsmaske 15 nachbelichtet werden, bevor der zweite Halbleiterwafer 30 mit Hilfe derselben lithografischen Maske 10 belichtet wird.
10 zeigt eine schematische Darstellung einer Weiterbildung eines erfindungsgemäßen Verfahrens, bei der für verschiedene Strukturebenen E, E' jeweils lithografische Masken 10, 10' eingesetzt werden, die in gleicher Weise ausgebildet wird, etwa mit der Maske der 1 bis 9. Auch die ersten Maskenmuster 11, 11' und die zweiten Maskenmuster 12, 12' sind jeweils für zwei unterschiedliche Chips gestaltet, sie unterscheiden sich auch hinsichtlich der verschiedenen Strukturebenen E, E'. Die äußeren Abmessungen sämtlicher Maskenmuster 11, 11' für dieselbe integrierte Halbleiterschaltung sind jedoch weitgehend identisch. Ebenso ist gemäß einer bevorzugten Ausführungsform das unstrukturierte Gebiet 13 der jeweiligen Maske 10, 10' jeweils gleich breit, was den Vorteil hat, dass zur Nachbelichtung stets ein und dieselbe Hilfsmaske 15 verwendet werden kann und nicht für jede Strukturebene eine eigene Hilfsmaske zwingend erforderlich ist.
Mit Hilfe des erfindungsgemäßen Verfahrens kann, wie in 10 angedeutet, eine erste integrierte Halbleiterschaltung 25 im Rahmen einer Massenproduktion in Serie gefertigt werden, wobei eine Vielzahl von Halbleiterwafern 30 belichtet wird. Dazu wird jeweils auf den Masken 10, 10' des Maskensatzes das zweite Maskenmuster 12, 12' für weitere integrierte Halbleiterschaltungen mit Hilfe der Blende 5 ausgeblendet. Je nach Bedarf kann, falls sich die Notwendigkeit ergibt, eine weitere integrierte Halbleiterschaltung 35 (gemeinsam mit weiteren Exemplaren der ersten integrierten Halbleiterschaltung 25) auf einem weiteren Halbleiterwafer oder einigen wenigen weiteren Halbleiterwafern 20 hergestellt werden, indem die Blende während einiger weniger Belichtungen aus dem Strahlengang entfernt wird und bei jeder Belichtung auch das entsprechende Maskenmuster 12, 12' für die zweite integrierte Halbleiterschaltung 25 abgebildet wird. Die zusätzlich erzeugten (ersten) Halbleiterwafer 20 müssen in diesem Fall lediglich unter Verwendung der Hilfsmaske 15 nachbelichtet werden. Eine solche Hilfsmaske 15 braucht nicht schaltungsspezifisch an eine konkrete integrierte Halbleiterschaltung angepasst zu sein denn sie dient lediglich zum Nachbelichten von Halbleitersubstraten in einem Substratbereich zwischen benachbarten Halbleiterschaltungen. Die Hilfsmaske 15 enthält daher lediglich Dummy-Strukturen, die höchstens nach Größe und/oder Dichte der vorhandenen Dummy-Strukturen und/oder nach den äußeren Abmessungen, beispielsweise der Breite des gemusterten Flächenbereichs angepasst sein müssen. Jedoch lässt sich auf einer einzigen oder auf wenigen Hilfsmasken eine entsprechende Vielzahl variierend gemusterter Flächenbereiche zum Nachbelichten anordnen. Auf jeden Fall erspart das erfindungsgemäße Verfahren das Entwickeln eines eigenen separaten Maskensatzes für die Strukturebenen der zweiten integrierten Halbleiterschaltung 35. Es kann derselbe Maskensatz 10, 10' weiterverwendet werden. Dies ist insbesondere dann von Vorteil, wenn im Rahmen von bereits laufenden Massenproduktionen neuentwickelte Chips für andere Zwecke gestaltet wurden und dann probeweise realisiert werden sollen, wobei die Stückzahl naturgemäß wesentlich niedriger ausfällt als im Rahmen einer Massenfertigung. Solche Testversionen integrierter Halbleiterchips können dadurch preiswert hergestellt werden, dass unter Verwendung bereits existenter, benutzter oder auf Vorrat gefertigter Masken für Massenprodukte, gegebenenfalls auch nachträglich, zweite Maskenmuster 12, 12' für das zu Testzwecken zu fertigende Halbleiterprodukt gefertigt werden.
11 zeigt eine Weiterbildung einer Hilfsmaske 15, die mehrere Flächenbereiche 16, 26, 36 mit jeweils variierender Dichte und/oder variierender Breite seiner transparenten und intransparenten Strukturen aufweisen. In 11 ist die Breite B jedes mit einem Muster versehenen Flächenbereichs jeweils gleich groß. Die Maske 15 eignet sich somit besonders für verschiedene Strukturebenen E, E' ein und desselben Halbleiterchips, in dessen Ebenen (beispielsweise Leiterbahnebene, Gate-Ebene etc.) die Strukturdichte durchaus von Ebene zu Ebene unterschiedlich sein kann.
Bei einer anderen Weiterbildung der Hilfsmaske gemäß 12 ist die Breite B, B', B'' von Flächenbereich 16 zu Flächenbereich 26, 36 variabel, wodurch sich diese Hilfsmaske 15 auch zur Verwendung für mehrere Maskensätze mit unterschiedlich großer Breite der unstrukturierten Gebiete zwischen benach barten Maskenmustern für unterschiedliche Halbleiterschaltungen eignet. Eine solche Maske ist somit noch vielseitiger einsetzbar. Jedoch wird in der Praxis eine einheitliche Breite der gemusterten Flächenbereiche genügen, sofern die Justiergenauigkeit der Blende 5 der jeweiligen Belichtungseinrichtungen einheitlich ist.
13 schließlich eine Ausführungsart eines erfindungsgemäßen Verfahrens, bei dem die lithografischen Maske mit einem ersten und einem zweiten Maskenmuster bereitgestellt wird, indem auf einem Maskensubstrat 9 und zunächst nur ein erstes Maskenmuster 11 ausgebildet wird und zu einem späteren Zeitpunkt auf dem mit dem ersten Maskenmuster 11 versehenen Maskensubstrat 9 das zweite Maskenmuster 12 ausgebildet wird. Das zweite Maskenmuster 12 wird beispielsweise erst zu einem Zeitpunkt ausgebildet, nachdem das Maskensubstrat mit dem ersten Maskenmuster 11 bereits zur lithographischen Belichtung von Halbleiterwafern eingesetzt wurde. Gemäß dieser Ausführungsart werden auf einer Maske mit nur einem Maskenmuster, mit der bereits Halbleiterwafer belichtet werden, bei Bedarf nachträglich weitere Maskenmuster 12 ausgebildet, wenn zusätzlich weitere Halbleiterschaltungen 35, beispielsweise mit noch zu testendem Schaltungslayout, hergestellt werden müssen.
In der Praxis werden Maskensätze vor ihrem Einsatz mehrfach auf Vorrat gefertigt, um im Falle von Beschädigungen oder Verunreinigungen durch Staub oder andere Partikel die Maskensätze ohne eine erneute Anfertigung austauschen zu können. Auf solchen auf Vorrat gefertigten Maskensätzen lassen sich zusätzlich weitere Maskenmuster ausbilden. Dabei werden keine zusätzlichen Maskensubstrate verbraucht.
Eine beliebige Maske 10, die Maskenmuster 11, 12 für zwei verschiedene integrierte Halbleiterschaltungen enthält, und eine Hilfsmaske 15 mit zumindest einem strukturierten gemusterten Flächenbereich 16 bilden einen Maskensatz, der für eines der vorstehend beschriebenen Verfahren einsetzbar ist. Dieser Maskensatz kann durch weitere Masken für weitere Strukturebenen oder für weitere dritte und vierte Halbleiterwafer ergänzt oder durch Ausbildung weiterer strukturierter Flächenbereiche auf der Hilfsmaske weiterentwickelt werden.

1: Lichtquelle
2: optisches System
5: Blende
6: Blendenrand
9: Maskensubstrat
10, 10': lithografische Maske
11, 11': erstes Maskenmuster

12, 12': zweites Maskenmuster
13: unstrukturiertes Gebiet
13a: Teilbereich des unstrukturierten Gebiets
14: Ritzrahmen
15: Hilfsmaske
16, 26, 36: strukturierter Flächenbereich
17, 18: Füllstruktur
20, 30: Halbleiterwafer
21, 31: Bildmuster des ersten Maskenmusters
22: Bildmuster des zweiten Maskenmusters
23: Substratbereich
25: erste Halbleiterschaltung
27: belichtete Struktur
28: unbelichtete Struktur
35: zweite Halbleiterschaltung
41, 42: Struktur
A: Abstand
b, B, B', B'': Breite
CD1, CD2: minimale Strukturgröße
E, E': Strukturebene
F: Maskenfläche
M: Muster
R: Randbereich

Claims

Verfahren zum lithografischen Belichten eines Halbleiterwafers, das die folgenden Schritte aufweist: – Bereitstellen eines Halbleiterwafers (20), – Bereitstellen einer lithografischen Maske (10), die ein erstes Maskenmuster (11) zum Herstellen einer ersten Halbleiterschaltung (25) und ein anderes, zweites Maskenmuster (12) zum Herstellen einer anderen, zweiten Halbleiterschaltung (35) aufweist, wobei das zweite Maskenmuster (12) auf der lithografischen Maske (10) durch ein unstrukturiertes Gebiet (13) von dem ersten Maskenmuster (11) getrennt ist, – Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske (10), wodurch das erste Maskenmuster (11) und das zweite Maskenmuster (12) gleichzeitig auf den Halbleiterwafer (20) abgebildet werden und der Halbleiterwafer (20) in einem Substratbereich (23), der dem unstrukturierten Gebiet (13) auf der lithografischen Maske (10) entspricht, unbelichtet bleibt, – Bereitstellen einer Hilfsmaske (15) und – Nachbelichten des Halbleiterwafers (20) in einem Substratbereich (23), der dem unstrukturierten Gebiet (13) auf der Maske (10) entspricht, durch die Hilfsmaske (15), wodurch in dem Substratbereich (23) ein Muster aus belichteten (27) und unbelichteten Strukturen (28) erzeugt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Nachbelichten des Halbleiterwafers (20) eine Hilfsmaske (15) mit einem strukturierten Flächenbereich (16) verwendet wird, der dem unstrukturierten Gebiet (13) der lithografischen Maske (10) entspricht und ein Muster (M) aus transpa renten (17) und intransparenten Strukturen (18) aufweist.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Hilfsmaske (15) zum Nachbelichten so positioniert wird, dass durch den strukturierten Flächenbereich (16) der Hilfsmaske (15) der Substratbereich (23) des Halbleiterwafers (20), der bei der lithografischen Belichtung unbelichtet geblieben ist, selektiv nachbelichtet wird.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zum Herstellen der ersten (25) und der zweiten Halbleiterschaltung (35) auf dem Halbleiterwafer (20) ein Maskensatz mit mehreren lithografischen Masken (10, 10') verwendet wird, die jeweils ein erstes Maskenmuster (11, 11') und ein anderes, zweites Maskenmuster (12, 12') sowie ein unstrukturiertes Gebiet (13) zwischen dem ersten (11, 11') und dem zweiten Maskenmuster (12, 12') aufweisen, wobei die unstrukturierten Gebiete (13) der lithografischen Masken (10, 10') jeweils dieselbe Breite (B) besitzen.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mehrere Strukturebenen (E, E') der ersten Halbleiterschaltung (25) auf den Halbleiterwafer (20) abgebildet werden und dass jede Strukturebene (E, E') des Halbleiterwafers (20) nachbelichtet wird, wobei zum Nachbelichten jeweils dieselbe Hilfsmaske (15) verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch die weiteren Schritte – Bereitstellen eines weiteren Halbleiterwafers (30) und – Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske (10), wobei das zweite Maskenmuster (12) ausgeblendet wird und das erste Maskenmuster (11) ohne das zweite Maskenmuster (12) auf den Halbleiterwafer (30) abgebildet wird.
Verfahren zum lithografischen Belichten eines Halbleiterwafers, dass die folgenden Schritte aufweist: – Bereitstellen eines Halbleiterwafers (30), – Bereitstellen einer lithografischen Maske (10), die ein erstes Maskenmuster (11) zum Herstellen einer ersten Halbleiterschaltung (25) und ein anderes, zweites Maskenmuster (12) zum Herstellen einer anderen, zweiten Halbleiterschaltung (35) aufweist, wobei das zweite Maskenmuster (12) auf der lithografischen Maske (10) durch ein unstrukturiertes Gebiet (13) von dem ersten Maskenmuster (11) getrennt ist, und – Durchführen einer lithografischen Belichtung mit Hilfe der lithografischen Maske (10), wobei das zweite Maskenmuster (12) ausgeblendet wird und das erste Maskenmuster (11) ohne das zweite Maskenmuster (12) auf den Halbleiterwafer (30) abgebildet wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zum Ausblenden des zweiten Maskenmusters (12) beim Belichten des Halbleiterwafers (30) eine Blende (5) so positioniert wird, dass sie das zweite Maskenmuster (12) und einen Teilbereich (13a) des unstrukturierten Gebiets (13) ausblendet.
Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass ein Blendenrand (6) der Blende (5) zum Belichten des Halbleiterwafers (30) so positioniert wird, dass der Blendenrand (6) auf das unstrukturierte Gebiet (13) der lithografischen Maske (10) projiziert wird.
Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass der Schritt des Bereitstellens der lithografischen Maske (10) folgendes umfasst: – Ausbilden des ersten Maskenmusters (11) auf einem Maskensubstrat (9) und – Ausbilden des zweiten Maskenmusters (12) auf dem mit dem ersten Maskenmuster (11) versehenen Maskensubstrat (9).
Lithografische Maske (10), die ein erstes Maskenmuster (11) für eine erste Halbleiterschaltung (25) und ein anderes, zweites Maskenmuster (12) für eine andere, zweite Halbleiterschaltung (35) aufweist, wobei das zweite Maskenmuster (12) auf der lithografischen Maske (10) durch ein unstrukturiertes Gebiet (13) von dem ersten Maskenmuster (11) getrennt ist.
Lithografische Maske nach Anspruch 11, dadurch gekennzeichnet, dass das zweite Maskenmuster (12) eine andere, vorzugsweise kleinere Grundfläche besitzt als das erste Maskenmuster (11).
Lithografische Maske nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das erste Maskenmuster (11) mehrfach auf der lithografischen Maske (10) ausgebildet ist und eine Maskenfläche (F) der lithografischen Maske (10) bis auf einen Randbereich (R) weitgehend ausfüllt und dass das zweite Maskenmuster (12) in dem Randbereich (R) der Maskenfläche (F) ausgebildet ist.
Lithografische Maske nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das zweite Maskenmuster (12) mehrfach in dem Randbereich (R) der lithografischen Maske (10) ausgebildet ist.
Lithografische Maske nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass das zweite Maskenmuster (12) auf der lithografischen Maske (10) in einem Abstand (A) von dem ersten Maskenmuster (11) angeordnet ist, der mindestens dreimal so groß ist wie die Breite (b) eines Ritzrahmens (14) zwischen einander benachbarten identischen Maskenmustern (11).
Lithografische Maske nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die lithografische Maske (10) eine Transmissionsmaske ist, bei der das unstrukturierte Gebiet (13) zwischen dem ersten (11) und dem zweiten Maskenmuster (12) sowie ein Ritzrahmen (14) intransparent sind.
Lithografische Maske nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass das zweite Maskenmuster (12) Strukturen mit einer minimalen Strukturbreite (CD2) aufweist, die kleiner ist als eine minimale Strukturbreite (CD1) von Strukturen des ersten Maskenmusters (11).
Maskensatz mit einer lithografischen Maske (10) nach einem der Ansprüche 11 bis 17 und mit einer Hilfsmaske (15), wobei die Hilfsmaske (15) einen strukturierten Flächenbereich (16) aufweist, der eine Breite (B) besitzt, die genauso groß ist wie der Abstand (A) des zweiten Maskenmusters (12) von dem ersten Maskenmuster (11) auf der lithografischen Maske (10).
Maskensatz nach Anspruch 18, dadurch gekennzeichnet, dass der Maskensatz mehrere lithografische Masken (10, 10') umfasst, die jeweils ein erstes Maskenmuster (11, 11') und ein anderes, zweites Maskenmuster (12, 12') sowie ein unstrukturiertes Gebiet (13) zwischen dem ersten (11; 11') und dem zweiten Maskenmuster (12; 12') aufweisen, wobei die unstrukturierten Gebiete (13) der lithografischen Masken (10, 10') jeweils dieselbe Breite (B) besitzen.
Maskensatz nach Anspruch 18 oder 19, wobei der strukturierte Flächenbereich (16) der Hilfsmaske (15) ein Muster (M) aus Füllstrukturen (17, 18) ohne schaltungstechnische Funktion aufweist.
Maskensatz nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die Füllstrukturen (17, 18) rechteckig oder streifenförmig ausgebildet sind.
Maskensatz nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die Hilfsmaske (15) mindestens zwei strukturierte Flächenbereiche (16, 26, 36) aufweist, die jeweils eine unterschiedliche Dichte von Füllstrukturen (17, 18) und/oder unterschiedlich große Füllstrukturen (17, 18) besitzen.
Maskensatz nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die Hilfsmaske (15) mindestens zwei strukturierte Flächenbereiche aufweist, die jeweils eine unterschiedliche Breite (B, B', B'') besitzen.
Verwendung einer lithografischen Maske (10) nach einem der Ansprüche 11 bis 17 zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 10.
Verwendung eines Maskensatzes nach einem der Ansprüche 18 bis 23 zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 10.