DE102004007207A1

DE102004007207A1 - Verfahren zur Charakterisierung von sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern

Info

Publication number: DE102004007207A1
Application number: DE200410007207
Authority: DE
Inventors: Maurits Dipl.-Ing. Ortmanns; Yiannos Prof. Dr. Manoli
Original assignee: Albert Ludwigs Universitaet Freiburg
Current assignee: Albert Ludwigs Universitaet Freiburg
Priority date: 2004-02-13
Filing date: 2004-02-13
Publication date: 2005-09-08
Anticipated expiration: 2024-02-14
Also published as: WO2005078936A1; DE102004007207B4

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Charakterisierung von sowie zur Korrektur linearer Fehler in Analog-Digital-Wandlern, insbesondere in SIGMADELTA-Analog-Digital-Umsetzern, bei denen eine statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasst wird, um diesen zu charakterisieren, und für die Korrektur der nichtlinearen Fehler die Korrekturparameter des Wandlers variiert werden, bis die Ausgangsbitaktivität ein Minimum erreicht hat. DOLLAR A Das vorliegende Verfahren ermöglicht die einfache Korrektur linearer Fehler in Analog-Digital-Wandlern mit geringem zusätzlichen Schaltungs- und Rechenaufwand.

Description

Technisches Anwendungsgebiet
Die vorliegende Erfindung betrifft ein Verfahren zur Charakterisierung von sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern, insbesondere in ΣΔ-Analog-Digital-Umsetzern, die analoge Eingangssignale in ein oder mehrere Folgen von digitalen Ausgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbare Korrekturparameter ausgestattet sind.

ΣΔ-Analog-Digital-Umsetzer (ΣΔ-ADU) und deren Hauptbestandteil, der ΣΔ-Modulator, konnten in den letzten Jahren unter Einsatz neuer Technologien hinsichtlich ihrer Auflösung und ihrer Umsetzraten deutlich verbessert werden. Dies ermöglicht den Einsatz von ΣΔ-Analog-Digital-Umsetzern in Anwendungen, die von hochauflösenden Audio-Umsetzern bis hin zu Frontend-Schaltungen von Mobilfunksystemen (GSM, UMTS) sowie Schnittstellen in Kommunikations- und Informationstechnologien (DSL, Kabel) reichen. Für diese Anwendungen sind sehr hohe Umsetzraten erforderlich, die zusammen mit der in den Systemen eingesetzten Überabtastung sehr hohe Systemgeschwindigkeiten bzw. Abtastfrequenzen benötigen. Dies wiederum stellt sehr hohe Anforderungen an die einzelnen Komponenten des ΣΔ-Modulators.

Aus diesem Grund werden neue innovative Architekturen eingesetzt, mit denen versucht wird, hohe Auflösungen mit niedriger Überabtastung zu kombinieren. Zu diesen neuen Architekturen gehören kaskadierte, mehrstufige ΣΔ-Modulatoren sowie ΣΔ-Modulatoren mit internen Multibit-Quantisierern. Der Nachteil dieser neuen Architekturen besteht jedoch in einer erhöhten Empfindlichkeit gegenüber Nichtidealitäten. So sind kaskadierte Wandler insbesondere gegenüber Schwankungen der passiven Komponenten der Integrator-Verstärkung, interne Multibit-Quantisierer gegenüber der Nichtlinearität des Rückkopplungs-Digital-Analog-Umsetzers (DAU) empfindlich, die auf relative Schwankungen der Rückkopplungskomponenten zueinander zurückzuführen ist.

Üblicherweise wurden ΣΔ-Modulatoren bisher zeitdiskret (DT) in Schalter-Kondensator (SC) Technik realisiert. Diese Technik weist gute Eigenschaften bezüglich der Komponenten-Abstimmung, der Simulierbarkeit und anderer Merkmale auf. Gerade die hohen Geschwindigkeitsanforderungen neuer Anwendungen sind mit zeitdiskreten ΣΔ-Modulatoren jedoch nur schwer zu realisieren, da zum einen die Geschwindigkeitsanforderungen an die SC-Systemkomponenten um ein Vielfaches höher liegen als die Systemgeschwindigkeit selbst, desweiteren die Abtast-Halte-Glieder (S/H) bei hohen Geschwindigkeiten immer schwerer realisierbar sind und schließlich das Einhalten der Geschwindigkeitsanforderungen zu hohem Stromverbrauch führt, der in vielen Anwendungen, wie beispielsweise beim Einsatz in mobilen Systemen möglichst vermieden werden soll.

Aus diesem und weiteren Gründen wurden in letzter Zeit sogenannte zeitkontinuierliche (CT) ΣΔ-Modulatoren entwickelt, die aktive RC- oder GmC-Filter/Integratoren einsetzen. Die Systemkomponenten dieser Schaltungen sind bezüglich der Geschwindigkeitsanforderungen weniger kritisch, so dass sie sich für den Einsatz auf den neuen Anwendungsgebieten der Kommunikationselektronik anbieten. Andererseits sind die zeitkontinuierlichen ΣΔ-Modulatoren sehr viel empfindlicher gegenüber einigen Nichtidealitäten, die besonders in einem industriellen, alltäglichen Umfeld vorhanden sind. Dazu gehören u.a. die sehr viel größeren, absoluten Schwankungen der Integrator-Verstärkung, die hier durch das RC-Produkt definiert sind, als auch die größere relative Abweichung bei der Realisierung von Multibit-Rückkopplungs-DAUs. Beides wirkt sich sowohl auf die üblichen einstufigen Architekturen mit Single-Bit-Quantitierung aus als auch auf die innovativeren kaskadierten Systeme und die Implementierung mit Multibit-Quantisierer.

Stand der Technik

Zur Verringerung der negativen Auswirkungen dieser Nichtidealitäten auf die Auflösung der ΣΔ-Analog-Digital-Umsetzer sind Korrekturtechniken bekannt, die eine automatische Korrektur der Nichtidealitäten ermöglichen. Diese Korrekturtechniken nutzen analoge oder digitale Verfahren, mit denen einerseits eine Analyse der durchzuführenden Korrektur und andererseits die Korrektur selbst ermöglicht werden. Für die Analyse können beispielsweise analoge Messverfahren an der integrierten Schaltung eingesetzt werden, die die Abweichung von realen und idealen Bauelementegrößen bestimmen. Darüber hinaus ist es beispielsweise aus G. Cauwenberghs, „Adaptive Digital Correction of Analog Errors in MASH ADC's – Part I", IEEE Trans. Circ. Syst., Vol. 47, 2000, Seiten 621–628, oder aus P. Kiss, „Adaptive Digital Correction of Analog Errors in MASH ADC's – Part II, IEEE Trans. Circ. Syst., Vol. 47, 2000, Seiten 629–638, bekannt, digitale Optimierungsverfahren einzusetzen, die den digitalen Ausgang des Modulators auswerten und unter Verwendung von teils umfangreichen Algorithmen eine Korrektur finden. Diese Verfahren ermöglichen zwar zum Teil eine Online-Korrektur der Nichtidealitäten, basieren teilweise jedoch auf umfangreichem, zusätzlichen Schaltungsaufwand, um die Messaufgaben zu erfüllen, oder auf extensiver, digitaler Signalverarbeitung, für die unter Umständen sogar die Verwendung zusätzlicher Prozessoren unumgänglich ist. Dies führt zwar theoretisch zu sehr umfangreichen Korrekturmöglichkeiten, beschränkt jedoch andererseits die Einsetzbarkeit und damit den praktischen Nutzen dieser Verfahren.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern, insbesondere in ΣΔ-Analog-Digital-Umsetzern, sowie ein Verfahren zur Charakterisierung von Analog-Digital-Wandlern anzugeben, die sich auf einfache Weise realisieren lassen.

Darstellung der Erfindung

Die Aufgabe wird mit den Verfahren der Patentansprüche 1 und 3 gelöst. Vorteilhafte Ausgestaltungen der Verfahren sind Gegenstand der Unteransprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen. Patentanspruch 15 gibt weiterhin eine erfinderische Verwendung des Verfahrens nach Patentanspruch 1 an, bei der sich Nichtlinearitätsfehler in niedrig auflösenden Multibit-Digital-Analog-Umsetzern in der Rückkopplung eines Multibit-ΣΔ-Modulators bestimmen lassen.

Der Schwerpunkt der vorliegenden Erfindung liegt bei der automatischen Korrektur von linearen Fehlern in Analog-Digital-Wandlern. Jedoch wurde von den Erfindern erkannt, dass sich das vorliegende Verfahren in vereinfachter Form auch zur Charakterisierung von Analog-Digital-Wandlern gemäß Patentanspruch 1 einsetzen lässt.

Bei dem vorgeschlagenen Verfahren zur Charakterisierung von Analog-Digital-Wandlern, die analoge Eingangssignale in ein oder mehrere Folgen von digitalen Ausgangsbits wandeln, wird die statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasst und für die Charakterisierung herangezogen. Hierbei wird ausgenutzt, dass eine hohe Auflösung des Wandlers einem niedrigen Ausgangsrauschen und damit einer entsprechenden Zahl von nichtaktiven, signifikanten Ausgangsbits entspricht. Anhand der Größe der gemessenen Ausgangsbitaktivität können die Wandler somit in unterschiedliche Qualitätsstufen eingeordnet werden. Dieser einfache Test der Analog-Digital-Wandler ermöglicht wertvolle Aussagen bezüglich der Brauchbarkeit der gefertigten Wandler. Bei zu hoher Ausgangsbitaktivität kann ein derartiger Wandler ausgemustert werden, ohne einen aufwendigeren Test durchführen zu müssen.

Unter Ausgangsbitaktivität ist in der vorliegenden Patentanmeldung die Anzahl der Bitwechsel zwischen dem Bitwert 0 und dem Bitwert 1 pro Zeiteinheit oder auch die Anzahl der aktiven Bits, d.h. der Ausgangsbits mit einem Bitwert von 1, pro Zeiteinheit zu verstehen. Im Offline-Zustand, d.h. in dem Zustand, in dem der Wandler nicht mit einem zu wandelnden analogen Eingangssignal betrieben wird, sollte diese Ausgangsbitaktivität im Idealfall, d.h. ohne Rauschen, möglichst 0 sein.

Das vorliegende sowie das nachfolgend erläuterte Verfahren lassen sich auch bei einer im Offline-Zustand implizit oder explizit angelegten Gleichspannung durchführen. In diesem Fall ist die Erfassung der dynamischen Ausgangsbitaktivität, d.h. der Bitwechsel zwischen dem Bitwert 0 und dem Bitwert 1, von Vorteil. Bei Erfassung der statischen Ausgangsbitaktivität, d.h. der Anzahl der Bitwerte 1 pro Zeiteinheit, kann ein einfacher Hochpassfilter, beispielsweise H(z) = 1 – z^–1, an dem digitalen Ausgang des Analog-Digital-Wandlers angeschlossen werden, der das Gleichspannungssignal unterdrückt. Die Ausgangsbitaktivität wird in diesem Fall am Ausgang dieses Hochpassfilters gemessen.

Bei dieser einfachen Charakterisierung von Analog-Digital-Wandlern können Grenzwerte für das Signal-Rausch-Verhältnis bzw. die Auflösung des Wandlers angegeben werden. Überschreitet die Ausgangsbitaktivität den entsprechenden Grenzwert, so wird der Wandler ausgemustert. Auch eine feinere Einteilung der Qualität der Wandler durch Vorgabe unterschiedlicher Grenzwerte lässt sich damit erreichen.

Im Folgenden wird das Verfahren zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern anhand des besonders bevorzugten Anwendungsgebietes bei ΣΔ-Analog-Digital-Umsetzern näher erläutert. Selbstverständlich lässt sich das Verfahren jedoch auch bei anderen Architekturen von Analog-Digital-Wandlern einsetzen, um über bestimmte Korrekturparameter ein gewünschtes Auflösungsverhalten dieser Wandler einzustellen. Beispiele sind Analog-Digital-Umsetzer mit Pipeline-, Folding-, Time-Interleaved oder ähnlichen Konzepten. Bei derartigen Analog-Digital-Umsetzern liegt das digitale Ausgangssignal in der Regel ebenfalls mit einer hohen Bitbreite vor und das Rauschen und damit die Bitaktivität ohne anliegendes Eingangssignal sollten möglichst nur die unteren oder das unterste Ausgangsbit betreffen.

Bei dem vorliegenden Verfahren zur automatischen Korrektur der linearen Fehler in Analog-Digital-Wandlern, die analoge Eingangssignale in ein oder mehrere Folgen von digitalen Ausgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbare Korrekturparameter ausgestaltet sind, wird die statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasst und die Korrekturparameter des Wandlers variiert, bis die Ausgangsbitaktivität ein Minimum erreicht hat.

Durch diese Vorgehensweise können die negativen Auswirkungen der Nichtidealitäten auf die Auflösung der Wandler automatisch reduziert werden. Dies erfordert einen oder mehrere Korrekturparameter, deren Veränderung sich auf den Einfluss eines speziellen nichtidealen Verhaltens kompensierend auswirkt. Geeignete Mittel zur Korrektur mit derartigen Korrekturparametern sind aus dem in der Beschreibungseinleitung genannten Stand der Technik bereits bekannt.

Ein besonderer Vorteil des vorliegenden Verfahrens ist die Umgehung einer expliziten Messmethode zur Detektion der Fehler sowie die Vermeidung des Einsatzes massiver digitaler Signalverarbeitung zur Korrektur der Fehler, insbesondere in den genannten ΣΔ-Analog-Digital-Umsetzern. Dies wird durch eine sehr einfache Analyse des digitalen Ausgangssignals und eine darauf basierende Veränderung bestimmter Korrekturparameter erreicht, um automatisch einen idealen Arbeitszustand der entsprechenden Schaltung zu finden. Die Mittel zur Korrektur können dabei analoger oder digitaler Art sein. Eine Bestimmung der im vorliegenden Verfahren erfassten statischen oder dynamischen Ausgangsbitaktivität ist durch einfache Zähler realisierbar, deren zusätzlicher Schaltungsaufwand zu dem des ΣΔ-Analog-Digital-Umsetzers sehr gering ist. Die durch Bestimmung der Ausgangsaktivität erhaltene Information bezüglich der aktuellen Auflösung des Modulators bzw. Wandlers wird durch die vorliegende Variation der Korrekturparameter auf einfache Weise zur Korrektur der linearen Fehler im Modulator genutzt. Die Variation der ein oder mehreren Korrekturparameter erfolgt dabei vorzugsweise iterativ, lässt sich jedoch gegebenenfalls auch mit anderen Optimierungsverfahren, wie z.B. durch "Successive Approximation" o. ä., durchführen.

Das bevorzugte Anwendungsgebiet des vorliegenden Korrekturverfahrens sind zeitdiskrete (DT) und zeitkontinuierliche (CT) ΣΔ-Analog-Digital-Umsetzer, wobei die korrigierbaren Fehler im zeitkontinuierlichen ΣΔ-Modulator von größerer Bedeutung sind. Zu jedem ΣΔ-Analog-Digital-Umsetzer gehört der analoge ΣΔ-Modulator, dessen Integration mit prozessabhängigen und schaltungstechnischen Nichtidealitäten behaftet ist, sowie der sogenannte Dezimationsfilter zur Eliminierung der hochfrequenten Rauschkomponenten des Modulatorausgangs. Während der Ausgang des Modulators sehr hoch überabgetastet ist, aber nur eine geringe Bitbreite aufweist, zeigt der Ausgang des Dezimationsfilters eine nur noch geringe Überabtastung, dafür aber eine hohe Bitbreite, die mindestens der Auflösung des gesamten ΣΔ-Analog-Digital-Umsetzers entspricht. Die Detektion des korrekten oder inkorrekten Arbeitszustandes des ΣΔ-Analog-Digital-Umsetzers basiert beim vorliegenden Verfahren auf der Überwachung der Aktivität der Ausgangsbits des hochaufgelösten Dezimatorausgangs. Liegt kein Eingangssignal am Modulator an, so verursacht nur das Modulatorrauschen (Quantisierungsrauschen, thermisches Rauschen, etc.) eine Aktivität dieser Bits. Arbeitet der Modulator korrekt, so darf in Auflösungs-signifikanten oberen Bits keine Aktivität vorhanden sein. Ist dagegen in höherwertigen Bits eine Aktivität nachweisbar, so ist dies ein Anzeichen für nicht ausreichende Auflösung. Eine hohe Auflösung des ΣΔ-Analog-Digital-Umsetzers entspricht somit einem niedrigen Ausgangsrauschen und damit einer entsprechenden Anzahl von nicht-aktiven, signifikanten Ausgangsbits. Eine von 0 verschiedene Gleichspannung am Wandlereingang, die entweder explizit angelegt oder beispielsweise durch Offset implizit verursacht wird, bewirkt im Ausgangssignal dagegen eine Anzahl statisch auf 1 liegender Bits. Deren dynamische Aktivität, entsprechend der Anzahl der Bitübergänge, ist dementsprechend ebenfalls 0.

In der einfachsten Ausgestaltung des Verfahrens können die Ausgangsbits absteigend, beginnend beim höchstwertigen Bit MSB (Most Significant Bit), einzeln betrachtet werden. Eine Korrektur durch Variation der ein oder mehreren Korrekturparameter, vorzugsweise iterativ, erfolgt dann jeweils solange, bis das Ausgangsrauschen des ΣΔ-Analog-Digital-Umsetzers kleiner als dieses Bit ist. Danach wird das nächst kleinere Bit betrachtet und die Variation erfolgt in gleicher Weise.

Die Aktivität der einzelnen Ausgangsbits kann dabei entweder nach der Anzahl der digitalen 1 (statische Bitaktivität) oder nach der Anzahl der 0 <-> 1 Übergänge (dynamische Bitaktivität) pro Zeiteinheit bestimmt werden. Letzteres wird bevorzugt, wenn eine Gleichspannung explizit oder implizit anliegt, da diese kein Wechseln im Ausgangssignal hervorruft und insofern keine wechselnden Bitzustände verursacht.

Die Ausgangsbitaktivität kann auch in der Gesamtheit der Ausgangsbits bestimmt werden, in dem die digitale Summe aller dieser Bits in einem vorgegebenen Zeitfenster berechnet wird. Nimmt diese Summe in Folge der iterativen Korrektur ab, so nähert man sich dem globalen Minimum des Ausgangsrauschens und damit dem optimalen ΣΔ-Analog-Digital-Umsetzer-Verhalten. Diese Methode ist besonders dann vorteilhaft, wenn mehr als ein Korrekturparameter zu variieren ist, um den betrachteten linearen Fehler zu korrigieren. Ohne die Summenbildung könnte im Moment des gleichen Einflusses zweier Korrekturparameter auf das Gesamtverhalten die Minimierung Probleme bereiten, da sich ein verbessertes Verhalten durch Tuning des einen Korrekturparameters eventuell nur auf niederwertige Bits positiv auswirkt. Dies wird aber zu dem Zeitpunkt nicht registriert, zu dem nur das aktuell höchstwertige, verrauschte Bit für die Aktivität betrachtet wird.

Falls eine Gleichspannung am Eingang anliegt, kann es bei der iterativen Variation des Korrekturparameters zu einer Variation des Gleichspannungsanteils im digitalen Ausgangssignal kommen. Damit variiert dieser eigentlich statische Anteil und kann als Verringerung oder Vergrößerung der Ausgangsbitaktivität fehl interpretiert werden. Dies kann in einer Ausgestaltung des vorliegenden Verfahrens durch einen einfachen Hochpassfilter vermieden, der an dem digitalen Ausgang des Dezimationsfilters angeschlossen wird und das Gleichspannungssignal unterdrückt. Der Ausgang des Hochpassfilters wird dann wie oben beschrieben auf die Ausgangsbitaktivität hin untersucht.

Das iterative Auffinden des optimalen Arbeitspunktes des ΣΔ-Analog-Digital-Umsetzers erfolgt bei einer Alternative des vorliegenden Verfahrens außerhalb des normalen Betriebes, d.h. Offline, da das Nutzband und das darin enthaltene Störsignal digital ausgewertet werden. Ist dieses Signal von weiteren Nutzsignalen überlagert, so kann aus der simplen Betrachtung der Ausgangsbitaktivität die Modulatorauflösung nicht mehr bestimmt werden. Die mit dem vorliegenden Verfahren korrigierbaren Fehler müssen dementsprechend auch linearer Natur sein, sie dürfen also nicht von der Amplitude oder der Frequenz des Eingangssignals abhängen.

Gemäß einer zweiten Alternative des vorliegenden Verfahrens kann durch schaltungstechnischen Mehraufwand auch nur ein bestimmter Teil des Frequenzbandes herausgefiltert werden, in dem keine Nutz-Signale vorkommen, der also „out-of-band" liegt. Sodann kann dieser Teil in Bezug auf die Rausch-Bitaktivität hin untersucht werden.

Prinzipiell sind mit dem vorliegenden Verfahren somit Fehler in der Ausgangsbitaktivität mess- und korrigierbar, die linearen Ursprungs sind und sich in Form einer modifizierten Rauschübertragungsfunktion (NTF) des ΣΔ-Modulators auswirken. Wenn eine Möglichkeit besteht, auf diese linearen Fehler durch Modifikation einzelner oder mehrerer Parameter, in der vorliegenden Patentanmeldung als Korrekturparameter bezeichnet, einzuwirken, ist eine Korrektur durch Optimierung gemäß dem vorliegenden Verfahren möglich.

Dies betrifft beispielsweise die folgenden Fehler. Gain-Error verursachte Fehler in mehrstufigen/kaskadierten ΣΔ-Analog-Digital-Umsetzern verursachen einen sehr starken Abfall der Auflösung. In diesem Fall ist eine digitale Korrektur durch Multiplikation von digitalen Korrektur-Wörtern möglich.

Bei Gain-Error verursachten Fehlern in einstufigen ΣΔ-Analog-Digital-Umsetzern ist eine analoge Korrektur, beispielsweise durch ein zuschaltbares Array von passiven Komponenten (z.B. zur Integrationskapazität) oder durch Tuning von aktiven Komponenten (z.B. GmC-Filter) möglich.

Excess-Loop-Delay verursachte Fehler in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzern lassen sich durch Tuning analoger Komponenten, wie beispielsweise von Skalierungswiderständen, korrigieren.

Fehler, die durch ein endliches Verstärkungs-Bandbreite-Produkt der verwendeten aktiven Elemente, wie beispielsweise den Operationsverstärkern, verursacht werden, lassen sich auf Gain-Fehler und Excess-Loop-Delay-Fehler zurückführen, so dass auch hier eine entsprechende Korrektur möglich ist.

Dies zeigt, das für viele in Analog-Digital-Wandlern auftretende Fehler bereits Korrekturmöglichkeiten mit Hilfe entsprechender Korrekturparameter bekannt sind, die mit dem vorliegenden Verfahren auf einfache Weise zu einer Erhöhung der Auflösung des Analog-Digital-Wandlers führen. Selbstverständlich ist das vorliegende Verfahren nicht auf die vorgenannten Korrekturen begrenzt, sondern lässt sich bei allen Wandlern einsetzen, bei denen Parameter für die Beeinflussung der Nichtidealitäten bekannt sind.

Das vorliegende Verfahren zeichnet sich durch einen sehr geringen zusätzlichen Schaltungsaufwand und eine herausragende Einfachheit bei der Bestimmung der Auflösung des aktuellen Modulator-Zustandes aus. Es bietet eine vielseitige Anwendbarkeit zur Behebung linearer Fehler in ΣΔ-Analog-Digital-Umsetzern mit sowohl digitalen als auch analogen Korrekturmöglichkeiten. Die Technik der Erfassung der Ausgangsbitaktivität lässt sich auch zur Korrektur der Nichtlinearität in Multibit-Digital-Analog-Umsetzern einsetzen, wie in einem der nachfolgenden Ausführungsbeispiele gezeigt wird.

Kurze Beschreibung der Zeichnungen
Die erfindungsgemäßen Verfahren werden nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals näher erläutert. Hierbei zeigen:
1 ein Beispiel für die Erfassung der Ausgangsbitaktivität eines ΣΔ-Analog-Digital-Umsetzers;
2 ein Beispiel für die Korrektur linearer Fehler in einem kaskadierten ΣΔ-Analog-Digital-Umsetzer;
3 ein Beispiel für die Ausgangsbitaktivität bei Variation der Korrekturparameter bei dem ΣΔ-Analog-Digital-Umsetzer der 2;
4 ein Beispiel für einen einstufigen, zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzer mit Kapazitätsarray zur Korrektur der linearen Fehler; und
5 ein Beispiel für die Bestimmung von Nichtlinearitätsfehlern in einem ΣΔ-Analog-Digital-Umsetzer mit internem Multibit-Quantisierer.
Wege zur Ausführung der Erfindung
1 zeigt den allgemeinen Aufbau eines ΣΔ-Analog-Digital-Umsetzers, der sich aus dem analogen ΣΔ-Modulator 1 sowie dem digitalen Dezimationsfilter 2 zusammensetzt. Der analoge Modulator 1 arbeitet mit einer Abtastfrequenz fs und einer internen m-bit-Quantisierung mit geringer Bitbreite. Der Ausgang des Dezimationsfilters 2 mit einer nur geringen Überabtastung fs2 << fs hat eine hohe Bitbreite B, die in etwa der Auflösung des gesamten ΣΔ-Analog-Digital-Umsetzers entspricht.
Bei der Charakterisierung eines derartigen Wandlers wird das Eingangssignal u(t) auf 0 oder einen Gleichspannungswert gesetzt und die Ausgangsbitaktivität mit der Messanordnung 3, in der Regel einem einfachen Zähler, gemessen. In diesem Offline-Zustand des Wandlers entsprechen ruhige Ausgangsbits einem niedrigen Ausgangsrauschen und damit einer hohen Auflösung. Ist dagegen gerade in höherwertigen Bits eine Aktivität nachweisbar, so ist dies ein Anzeichen für eine nicht ausreichende Auflösung des Wandlers. Alleine durch diese Erfassung der Aktivität der Ausgangsbits lässt sich der vermessene Wandler somit charakterisieren. Für die Korrektur der linearen Fehler kann eine Korrektureinheit 4 mit einer Logik eingesetzt werden, die Korrekturparameter des Wandlers variiert, bis die gemessene Ausgangsbitaktivität ein Minimum aufweist. Ein Beispiel für eine derartige Variation ist in dem nachfolgenden Beispiel der 2 und 3 dargestellt.
2 zeigt hierzu einen kaskadierten zeitkontinuierlichen SOFO-Modulator mit digitaler Rekombinationslogik (FIR), einer digitalen Korrektureinheit 4 zur Korrektur von Verstärkungsfehlern (Corr1) sowie einem digitalen Dezimationsfilter 2 mit B Ausgangsbits. Verstärkungsfehler, beispielsweise durch Variation der RC-Zeitkonstante, verursachen in einem derartigen kaskadierten ΣΔ-Modulator einen sehr starken Abfall der Auflösung durch sogenanntes Noiseleakage in der ersten Stufe. Derartige Fehler lassen sich digital korrigieren, wie dies beispielsweise in M. Ortmanns, „Successful Design of Cascaded Continuous-Time Sigma-Delta-Modulators", International Conference on Electronics, Circuits and Systems, 2001, gezeigt wurde. Diese digitale Korrektur erfolgt über die Korrektureinheit 4 durch Multiplikation von digitalen Korrektur-Wörtern, wie dies schematisch in der 2 erkennbar ist. Diese Korrektur-Wörter mussten bisher vor der Korrektur durch eine explizite Messung des zugrunde liegenden Fehlers bestimmt werden. Mit dem vorliegenden Verfahren ist es ohne explizite Bestimmung des Fehlers möglich, alleine durch Erfassung der Ausgangsbitaktivität eine mögliche Verstimmung des Modulators qualitativ festzustellen und durch iterative oder andere Variation, beispielsweise ähnlich der Successive Approximation, der digitalen Korrekturwörter einen optimalen Arbeitszustand durch Minimierung der Ausgangsbit-Aktivität einzustellen.
3 zeigt ein Beispiel für eine Variation der Korrekturwörter bei diesem Verfahren. Die Korrekturwörter wurden hierbei in Schritten von 0,01 geändert. In der Figur ist in Teilabbildung (a) der Zustand der Ausgangsbitaktivität ohne Korrektur, in Teilabbildung (b) mit einem Korrekturparameter von 1,2, in Teilabbildung (c) mit einem Korrekturparameter von 1,44 und in Teilabbildung (d) mit einem Korrekturfaktor von 1,45 dargestellt. Aus der Figur lässt sich klar erkennen, dass der ideale Korrekturwert bei 1,44 liegt. Beim Schritt von 1,44 nach 1,45 steigt die Aktivität der höchsten aktiven Bits wieder an.
4 zeigt ein Beispiel für einen einstufigen, zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzer mit Kapazitätsarray. In einem derartigen einstufigen ΣΔ-Analog-Digital-Umsetzer haben Verstärkungsfehler einen verminderten, aber nicht vernachlässigbaren Einfluss auf den Modulator. In diesen Fällen ist eine analoge Korrektur über das zuschaltbare Kapazitätsarray 5 möglich. Hierbei wird die RC-Zeitkonstante iterativ solange verändert, bis ein Minimum der Ausgangsbit-Aktivität erreicht ist. Eine derartige Korrektur kann sich als besonders nützlich in Bandpass-Modulatoren herausstellen.
5 zeigt schließlich ein Beispiel für eine erfinderische Verwendung des vorliegenden Verfahrens zur Erfassung oder Korrektur von Nichtlinearitätsfehlern in niedrig auflösenden, Multibit-Digital-Analog-Umsetzern in der Rückkopplung von ΣΔ-Modulatoren. Die 5 zeigt hierzu einen ΣΔ-Analog-Digital-Umsetzer mit internem Multibit-Quantisierer 6. Derartige Multibit-Quantisierer werden zur Vermeidung hoher Überabtastraten bei gleichzeitig gewünschter hoher Auflösung des ΣΔ-Analog-Digital-Umsetzers eingesetzt. Die Auflösung der Multibit-Quantisierer liegt dabei meist im Bereich von 2 bis 4 Bit. Diese Architekturen erfordern jedoch den Einsatz eines Multibit-Digital-Analog-Umsetzers (DAC) im Rückkopplungspfad, dessen Auflösung der des Quantisierers entspricht, dessen Linearität jedoch so gut wie die gewünschte Auflösung des Modulators sein muss. Die Linearität wird dabei durch die relative Anpassung einzelner Einheits-Komponenten, wie beispielsweise von Widerständen, Kapazitäten, Stromquellen usw., zueinander bestimmt und ist Fertigungs- und Technologiebedingt üblicherweise auf 10 Bit (0,1% Anpassung) begrenzt. Zur Verbesserung der Linearität kommen entweder Linearisierungstechniken durch statische Verfahren zum Einsatz, für die keine Kenntnis über die implementierten Komponenten des DAU bekannt sein müssen. Zum anderen sind aber auch analoge Korrekturen der DAU-Komponenten oder digitale Korrekturen der von ihnen verursachten Fehler bekannt. Für diese Korrekturverfahren kann die vorliegende Technik der Überwachung der Aktivität der Ausgangsbits modifiziert wie folgt eingesetzt werden.
Dazu wird der eigentliche Multibit-(m)-Modulator 6 als Singlebit-Modulator betrieben, und zwar mit einer Gleichspannung u(t) am Eingang, deren Größe unter der Referenzspannung eines LSB (Least Significant Bit) des m-Bit Quantisierers bzw. m-Bit DAU's liegt. In der Rückkopplung wird dabei pro Messdurchlauf nur eine bestimmte Komponente der 2^m-Komponenten des DAU benutzt. Zur Quantifizierung der Größe der einzelnen Rückkopplungskomponenten oder ihrer relativen Abweichung wird die statische Gleichspannungs-Bit-Aktivität des ΣΔ-Analog-Digital-Umsetzers bestimmt. Dies ist in der 5 veranschaulicht.
Grundlage dieser Messung ist die Abhängigkeit der Signalübertragungsfunktion (STF) vom Verhältnis ks/ki, wobei ks die Skalierung des Signalpfades ist und ki von der Größe der aktuell benutzten Rückkopplungskomponente abhängt. Bleibt ks bei jeder Messung konstant und variiert ki durch die relative Abweichung der einzelnen Rückkopplungskomponenten des Multibit-DAU, so bildet sich diese relative Abweichung in einer unterschiedlichen, statischen Ausgangsbitaktivität ab, die im Bereich der Auflösung des Modulators bestimmbar ist. Die hieraus gewonnenen Informationen können dann für eine digitale oder analoge Korrektur genutzt werden.

1: ΣΔ-Modulator
2: Dezimationsfilter
3: Messanordnung zur Messung der Bitaktivität
4: Korrektureinheit
5: Kapazitätsarray
6: Multibit-Modulator
Int: Integrator
DAC: Digital-Analog-Wandler

Claims

Verfahren zur Charakterisierung von Analog-Digital-Wandlern, die analoge Eingangssignale in ein oder mehrere Folgen von digitalen Ausgangsbits wandeln, dadurch gekennzeichnet, dass eine statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasst und für die Charakterisierung herangezogen wird.
Verfahren nach Anspruch 1 zum Test von Analog-Digital-Wandlern auf Einhaltung bestimmter Grenzwerte des Signal-Rausch-Verhältnisses und/oder der Auflösung.
Verfahren zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern, insbesondere in ΣΔ-Analog-Digital-Umsetzern, die analoge Eingangssignale in ein oder mehrere Folgen von digitalen Ausgangsbits wandeln und mit Mitteln zur Korrektur der Fehler über vorgebbare Korrekturparameter ausgestattet sind, dadurch gekennzeichnet, dass eine statische oder dynamische Ausgangsbitaktivität in einem Offline-Zustand oder einem Out-of-Band-Bereich des Wandlers erfasst und die Korrekturparameter des Wandlers variiert werden, bis die Ausgangsbitaktivität ein Minimum erreicht hat.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Variation der Korrekturparameter iterativ erfolgt.
Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Ausgangsbitaktivität in der Reihenfolge vom höchstwertigen zum niederwertigsten Bit minimiert wird.
Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass bei Anliegen einer Gleichspannung an einem Eingang des Wandlers die Ausgangsbitaktivität unter Zwischenschaltung eines Hochpassfilters erfasst wird, durch den das Gleichspannungssignal am Ausgang des Wandlers unterdrückt wird.
Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass bei Verstärkungsfehlern in kaskadierten ΣΔ-Analog-Digital-Umsetzern die Ausgangsbitaktivität durch Variation digitaler Korrekturwörter als Korrekturparameter minimiert wird.
Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass bei Verstärkungsfehlern in einstufigen ΣΔ-Analog-Digital-Umsetzern die Ausgangsbitaktivität durch Variation von Parametern eines zuschaltbaren Arrays von passiven Komponenten oder durch Tuning von aktiven Komponenten minimiert wird.
Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass bei durch Excess-Loop-Delay verursachten Fehlern in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzern die Ausgangsbitaktivität durch Variation von Tuning-Parametern zusätzlicher analoger Komponenten minimiert wird.
Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass bei durch ein endliches Verstärkungs-Bandbreite-Produkt aktiver Komponenten des Wandlers verursachten Fehlern in zeitkontinuierlichen ΣΔ-Analog-Digital-Umsetzern die Ausgangsbitaktivität durch Variation von Parametern entsprechend der Ansprüche 7 bis 9 minimiert wird.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Ausgangsbitaktivität über die Anzahl der Übergänge zwischen den Bitwerten 0 und 1 pro Zeiteinheit erfasst wird.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Ausgangsbitaktivität über die Anzahl des Auftretens des Bitwertes 1 pro Zeiteinheit erfasst wird.
Verfahren nach einem der Ansprüche 1 bis 4 und 6 bis 10, dadurch gekennzeichnet, dass die Ausgangsbitaktivität über die Bildung der digitalen Summe aller Ausgangsbits pro Zeiteinheit erfasst wird.
Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Erfassung der Ausgangsbitaktivität über einfache Zähler erfolgt.
Verwendung des Verfahrens nach Anspruch 1 zur Bestimmung von Nichtlinearitätsfehlern in niedrig auflösenden Multibit-Digital-Analog-Umsetzern in einer Rückkopplung eines Multibit-ΣΔ-Modulators, bei der – der Multibit-Modulator als Singlebit-Modulator betrieben wird; – an einem Eingang des Multibit-ΣΔ-Modulators eine Gleichspannung angelegt wird, deren Größe unterhalb einer Referenzspannung eines niederwertigsten Bits des Multibit-Digital-Analog-Umsetzers liegt; – in der Rückkopplung pro Messung nur eine von Messung zu Messung wechselnde Komponente von 2^m Komponenten des Multibit-Digital-Analog-Umsetzers benutzt wird; und – pro Messung die statische Ausgangsbitaktivität erfasst und mit den anderen Messungen verglichen wird.