DE10160493A1

DE10160493A1 - Verfahren und Anordnung zur Synchronisation einer Datenquelle und einer Datensenke

Info

Publication number: DE10160493A1
Application number: DE2001160493
Authority: DE
Inventors: Hans-Peter Mauderer
Original assignee: Becker GmbH
Current assignee: Harman Becker Automotive Systems GmbH
Priority date: 2001-12-08
Filing date: 2001-12-08
Publication date: 2003-06-26
Anticipated expiration: 2021-12-09
Also published as: DE10160493B4

Abstract

Eine Datenquelle (DQ) ist auf eine Datensenke (DS) dadurch synchronisiert, dass die von der Datenquelle (DQ) gelieferten Daten in Abhängigkeit von der Phasendifferenz zwischen den von der Datenquelle gelieferten und den von der Datensenke empfangenen Daten in einem Pufferspeicher (S) zwischengespeichert werden. Die Synchronisation kann z. B. nach einmaliger Durchführung fest eingestellt bleiben. Es können vorzugsweise mehrere Datenquellen auf eine gemeinsame Datensenke synchronisiert werden. So können z. B. in einer Audioanlage mehrere Audioquellen auf eine gemeinsame Datensenke, z. B. einen digitalen Signalprozessor, synchronisiet werden.

Description

Die Erfindung betrifft ein Verfahren zur Synchronisation einer Datenquelle und einer Datensenke.
Die Erfindung betrifft weiter eine Anordnung zur Synchronisation einer Datenquelle und einer Datensenke.
Bei einem Phasenregelkreis, häufig mit PLL für den englischen Ausdruck Phase-Locked Loop abgekürzt, wird die Datensenke mittels einer Regelschaltung auf eine freilaufende Datenquelle synchonisiert.
In einer Audioanlage werden beispielsweise die Datensignale mehrerer Audioquellen, die zwar frequenzsynchron aber nicht phasensynchron arbeiten, von einer gemeinsamen Datensenke, zum Beispiel einem digitalen Signalprozessor, verarbeitet. Hierzu ist aber eine Synchonisation erforderlich.
Es ist daher Aufgabe der Erfindung ein Verfahren und eine Anordnung zur Synchonisation einer Datenquelle und einer Datensenke anzugeben, welche besonders für den Einsatz in Audioanlagen geeignet sind.
Diese Aufgabe wird verfahrensmäßig mit den im Anspruch 1 angegebenen Merkmalen dadurch gelöst, dass die Datenquelle auf die Datensenke synchonisiert wird.
Vorrichtungsmäßig wird diese Aufgabe mit den im Anspruch 2 angegebenen Merkmalen dadurch gelöst, dass die Datenquelle auf die Datensenke synchonisiert ist.
Ein Ausführungsbeispiel der Erfindung sieht vor, dass mehrere Datenquellen auf eine gemeinsame Datensenke, z. B. auf einen digitalen Signalprozessor, synchronisiert werden bzw. sind.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, dass ein Phasenvergleicher die Phasendifferenz zwischen den von der Datenquelle gelieferten und den von der Datensenke empfangenen Daten ermittelt. Zwischen dem Ausgang der Datenquelle und dem Eingang der Datensenke liegt ein Pufferspeicher, aus dem die Daten mit einem festen Takt ausgelesen und zur Datensenke gesendet werden. Die von der Datenquelle gelieferten Daten werden in Abhängigkeit von der im Phasenvergleicher ermittelten Phasendifferenz im Pufferspeicher zwischengespeichert.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, dass die Synchronisation mindestens einmal durchgeführt wird und so eingestellt bleibt.
Das erfindungsgemäße Verfahren und die erfindungsgemäße Anordnung werden anhand der Figur nun näher beschrieben und erläutert, in der ein Blockschaltbild eines Ausführungsbeispieles der erfindungsgemäßen Anordnung gezeigt ist.
Der Phasenausgang PQ einer Datenquelle DQ, die von einem Takt TQ getaktet wird, ist mit dem ersten Eingang eines Phasenvergleichers PV verbunden, dessen zweiter Eingang mit dem Phasenausgang PS einer Datensenke DS verbunden ist. Die Datensenke DS wird von einem Takt TS getaktet, dessen Frequenz gleich groß ist wie die des Taktes TQ, der die Datenquelle DQ taktet. Der Datenausgang der Datenquelle DQ ist mit dem Dateneingang eines Pufferspeichers S verbunden, dessen Datenausgang mit dem Dateneingang der Datenlenke DS verbunden ist. Der Steuerausgang des Phasenvergleichers PV ist mit dem Eingang eines Adressengenerators AD verbunden, dessen Ausgang mit dem ersten Adresseneingang des Pufferspeichers S verbunden ist. Der Ausgang eines zweiten Adressengenerators AS ist mit dem zweiten Adresseneingang des Pufferspeichers S verbunden.
Die Datenquelle DQ liefert Daten im Takt TQ an den Pufferspeicher S, wo sie zwischengespeichert werden. Aus dem Pufferspeicher S werden die Daten gesteuert vom Adressengenerator AS mit dem Takt TS ausgelesen und zur Datensenke DS übertragen. Der Phasenvergleicher PV leitet aus der Phasendifferenz zwischen den von der Datenquelle DQ erzeugten Daten und den von der Datensenke DS empfangenen Daten ein Steuersignal ab, das im Adressengenerator AD in Adressen umgesetzt wird, welche dem ersten Adresseneingang des Pufferspeichers S zugeführt werden und die Zwischenspeicherung der von der Datenquelle DQ gelieferten Daten im Pufferspeicher S steuern.
Ein wesentliches Merkmal der Erfindung ist darin zu sehen, dass nicht etwa die Datensenke auf die Datenquelle, sondern umgekehrt die Datenquelle auf die Datensenke synchronisiert wird. Wegen dieser erfindungsgemäßen Maßnahme lassen sich mehrere Datenquellen und eine gemeinsame Datensenke synchronisieren.
Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung sind daher besonders für solche Audioanlagen geeignet, in denen mehrere Audioquellen mit einer gemeinsamen Datensenke verbunden sind. Bezugszeichenliste AD Adressengenerator
AS Adressengenerator
DQ Datenquelle
DS Datensenke
PQ Phasenausgang der Datenquelle
PS Phasenausgang der Datensenke
PV Phasenvergleicher
S Pufferspeicher
TQ Takt der Datenquelle
TS Takt der Datensenke

Claims

1. Verfahren zur Synchronisation einer Datenquelle (DQ) und einer Datensenke (DS), dadurch gekennzeichnet, dass die Datequelle (DQ) auf die Datensenke (DS) synchronisiert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Datenquellen (DQ) auf eine gemeinsame Datensenke (DS) synchronisiert werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Phasenvergleicher (PV) die Phasendifferenz zwischen den von der Datenquelle (DQ) gelieferten und den von der Datensenke (DS) empfangenen Daten ermittelt, dass zwischen dem Datenausgang der Datenquelle (DQ) und dem Dateneingang der Datensenke (DS) ein Pufferspeicher (S) liegt, aus dem die Daten mit einem festen Takt ausgelesen und zur Datensenke (DS) gesendet werden, und dass die von der Datenquelle (DQ) gelieferten Daten in Abhängigkeit von der Phasendifferenz im Pufferspeicher (S) zwischengespeichert werden.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Ausgangssignal des Phasenvergleichers (PV) einen ersten Adressengenerator (AD) steuert, der Adressen generiert, welche das Zwischenspeichern der von der Datenquelle (DQ) gelieferten Daten im Pufferspeicher (S) steuert.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass ein zweiter Adressengenerator (AS) Adressen generiert, welche das Auslesen der Daten aus dem Pufferspeicher (S) und somit die Übertragung zur Datensenke (DS) steuern.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Frequenzen der Datensignale der Datenquelle (DQ) und der Datensenke (DS) gleich sind.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Synchronisation nur einmal durchgeführt wird und dann so eingestellt bleibt.

8. Anordnung zur Synchronisation einer Datenquelle (DQ) und einer Datensenke (DS), dadurch gekennzeichnet, dass die Datenquelle (DQ) auf die Datensenke (DS) synchronisiert ist.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass mehrere Datenquelle (DQ) auf eine gemeinsame Datensenke synchronisiert sind.

10. Anordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass zwischen dem Datenausgang der Datenquelle (DQ) und dem Dateneingang der Datensenke (DS) ein Pufferspeicher (S) liegt, dass die Daten mit einem festen Takt aus dem Pufferspeicher (S) auslesbar und zur Datensenke (DS) übertragbar sind und dass die von der Datenquelle (DQ) gelieferten Daten in Abhängigkeit von der Phasendifferenz zwischen den von der Datenquelle (DQ) gelieferten und den von der Datensenke (DS) empfangenen Daten im Pufferspeicher (S) zwischengespeichert sind.

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass der Phasenausgang (PQ) der Datenquelle (DQ) mit dem ersten Eingang eines Phasenvergleichers (PV) verbunden ist, dessen zweiter Eingang mit dem Phasenausgang (PS) der Datensenke (DS) verbunden ist, dass der Datenausgang der Datenquelle (DQ) mit dem Dateneingang des Pufferspeichers (S) verbunden ist, dessen Ausgang mit dem Dateneingang der Datensenke (DS) verbunden ist, dass der Ausgang des Phasenvergleichers (PV) mit dem Eingang eines ersten Adressengenerators (AD) verbunden ist, dessen Ausgang mit dem ersten Adresseneingang des Pufferspeichers (S) verbunden ist, und dass der Ausgang eines zweiten Adressengenerators (AS) mit dem zweiten Adresseneingang des Pufferspeichers (S) verbunden ist.

12. Anordnung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die Frequenzen der Datensignale der Datenquelle (DQ) und der Datensenke (DS) gleich sind.

13. Anordnung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass die Synchronisation nach einmaliger Durchführung fest eingestellt bleibt.