DE10158807C1 - Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren Vorrichtung - Google Patents
Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren VorrichtungInfo
- Publication number
- DE10158807C1 DE10158807C1 DE10158807A DE10158807A DE10158807C1 DE 10158807 C1 DE10158807 C1 DE 10158807C1 DE 10158807 A DE10158807 A DE 10158807A DE 10158807 A DE10158807 A DE 10158807A DE 10158807 C1 DE10158807 C1 DE 10158807C1
- Authority
- DE
- Germany
- Prior art keywords
- configuration
- test bench
- test
- data streams
- shell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die Erfindung schafft ein Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit (101) durch eine Test- und/oder Simulationseinrichtung, wobei die zu verifizierende Schaltungseinheit (101) an das mindestens eine Testbenchelement (102a-102n) über die mindestens eine Konfigurationsschale (301, 302) angeschlossen wird, ein Testbench-Controller (103) mit einem Datenstrom (114), der von einem Steuerelement (104) bereitgestellt wird, beaufschlagt wird, mindestens ein Steuerdatenstrom (111a-111n) von dem Testbench-Controller (103) zu den entsprechenden Testbenchelementen (102a-102n) geführt wird, welche dann entsprechende Operationen ausführen, und mindestens ein Testbenchelement-Konfigurationsdatenstrom (401, 402, 403) von mindestens einem Testbenchelement (102a-102n) zu der mindestens einen Konfigurationsschale (301, 302) geführt wird, um dieselbe vorgebbar zu konfigurieren.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Durch
führen von Simulationen zur Überprüfung einer funktionalen
Korrektheit einer Schaltungseinheit, und betrifft insbesonde
re ein Verfahren zum Simulieren und zum Testen einer zu veri
fizierenden Schaltungseinheit mittels einer konfigurierbaren
Vorrichtung.
Es besteht für einen effizienten Hardware-Entwurf ein großer
Bedarf an Tests, die mit sogenannten "Testbenches" durchge
führt werden. Testbenches sind beispielsweise Modelle, welche
die Umgebung eines Schaltungsentwurfs und entsprechende Ein
gangssignale und von diesen Eingangssignalen abhängige Aus
gangssignale, beispielsweise Signalantworten, nachbilden.
Derartige Modelle sind z. B., aber nicht ausschließlich, in
Hardware-Beschreibungssprachen wie VERILOG und VHDL ausge
führt. In vielen Fällen ist eine Co-Simulation von Hardware-
und Software-Einheiten realisierbar, wie beispielsweise in
"Matthias Bauer, Wolfgang Ecker: Hardware/Software Co-
Simulation in a VHDL-based Test Bench Approach, DAC 97, Ana
heim, California, U.S.A." beschrieben.
In einer Testbench wird beispielsweise ein Modell einer
Schaltungseinheit bzw. eines Schaltungs-/Schaltkreis-
Bausteins simuliert, wobei in vielen Fällen neben einer Funk
tionalität des Schaltungsentwurfs auch ein Zeitverhalten zu
berücksichtigen ist.
Testbenches nach dem Stand der Technik sind beispielsweise
derart ausgebildet, dass mindestens ein Testbenchelement als
logische Schnittstelle zwischen einem Testbench-Controller
und einer zu verifizierenden Schaltungseinheit bereitgestellt
wird. Ein Testbenchelement kann beispielsweise als ein Tran
saktor oder als ein Protokollgenerator ausgeführt sein, wobei
das jeweilige Testbenchelement die für eine logische Schnitt
stelle benötigten Signalwertverläufe erzeugt. Eine Verknüp
fung der Signale sowie eine Festlegung der entsprechenden
Signalwertverläufe entspricht einem Protokoll, wobei spezifi
sche Abfolgen von Signalwertverläufen zu Protokolloperatio
nen, wie beispielsweise die Operationen:
- - "Speicher lesen"
- - "ATM (asynchroner Transfer Modus)-Zelle schicken"
- - etc.
zusammengefasst werden, wobei derartige Protokolloperationen
wiederum ineinander geschachtelt sein können, um beispiels
weise folgende Operationen auszuführen:
- - "DMA-Übertragung durchführen"
- - "ATM-Zellensequenz schicken", um ATM-Schalter umzuprogram mieren,
- - etc.
Eine derartige protokolloperations-bezogene Beschreibung
erleichtert eine Auslegung von Testbenchelementen, welche
wiederum mehrfach bei einer Durchführung von Simulationen
wiederverwendet werden können. Es existieren unterschiedliche
Schnittstellen, welche im Zusammenhang mit Testbenches ein
setzbar sind.
Die zu verifizierende Schaltungseinheit kann durch eine be
liebige Schaltungseinheit, wie beispielsweise einen Mikropro
zessor, eine Mikrochip-Grafikkarte, etc. ausgebildet sein,
wobei vorherrschend digitale Signale, gegebenenfalls aber
auch gemischte analoge und digitale Signale verarbeitet wer
den.
In sinnvoller Weise werden Testbenchelemente derart ausge
legt, dass sie unter möglichst vielen Simulations-
Randbedingungen bei möglichst vielen zu verifizierenden
Schaltungseinheiten eingesetzt werden können. Herkömmlicher
weise wird ein Testbench-Controller als ein zentrales Steuer
element eingesetzt, durch welchen es ermöglicht wird, den
Gesamtablauf einer Simulation zu steuern. Der Testbench-
Controller wird in herkömmlicher Weise mit einem Simulations
programm beaufschlagt, das zentral bereitgestellt wird.
Weiterhin kommuniziert der Testbench-Controller mit jedem
einzelnen Testbenchelement über einen Steuerdatenstrom, wobei
eine Verbindung zwischen dem Testbench-Controller und dem
jeweiligen Testbenchelement bereitgestellt ist. Eine Abfolge
von Protokolloperationen kann beispielsweise in einem
Testbenchelement spezifiziert sein, wobei diese entweder fest
in einem Modell codiert sind oder eine gewünschte Abfolge von
Protokolloperationen aus einer Datei eingelesen wird.
In manchen Fällen können die Testbenchelemente untereinander
synchronisiert werden. Hierbei müssen bei einer Simulation
von übergreifenden Tests, bei welcher sämtliche Protokollope
rationen sämtlicher Testbenchelemente auszuführen sind, zeit
gleich ablaufende Protokolloperationen an unterschiedlichen
Stellen, d. h. in einem jeweiligen Testbenchelement, spezifi
ziert werden.
Herkömmliche Testverfahren verwenden somit überwiegend
Testbench-Architekturen, welche von einem Testbench-
Controller als zentrale Einheit gesteuert werden, wobei den
einzelnen Testbenchelementen übermittelt wird, welche Proto
kolloperationen auszuführen sind. Weiterhin muss sicherge
stellt sein, dass die Testbenchelemente dem Testbench-
Controller mitteilen können, mit welchem Erfolg und mit wel
chen Daten ein Ablauf der spezifischen Protokolloperationen
ausgeführt bzw. beendet wurde.
Die WO 01/37089 A2 zeigt ein bekanntes Verfahren und eine
bekannte Vorrichtung zum Simulieren und Testen elektronischer
Systeme durch eine Testumgebung. Um ein schnelles und zuver
lässiges Testen der Systeme zu ermöglichen, ist die Testumge
bung derart ausgelegt, dass diese in voneinander verschiedene
Teile, mindestens aber in einen Testbench-Element-Controller,
der die Kommunikation mit einem Haupt-Controller aufrecht
erhält, und ein Stimulus-Element zur Erzeugung von Testvekto
ren aufgeteilt ist.
Die WO 01/37089 A2 zeigt jedoch keine Möglichkeit, Datenströ
me zu konfigurieren, insbesondere keine separate Schale zum
Konfigurieren von Datenströmen, welche zwischen mindestens
einem Testbenchelement und einer zu verifizierenden Schal
tungseinheit ausgetauscht werden.
Fig. 2 zeigt ein Blockbild eines herkömmlichen Verfahrens
zur Simulation bzw. zur Verifikation einer zu verifizierende
Schaltungseinheit 101 mittels eines in einem Steuerelement
104 abgelegten Testprogramms. Wie in Fig. 2 gezeigt, ist das
Steuerelement 104, welches ein spezifisches Testprogramm
enthält, an den Testbench-Controller 103 angebunden, wobei
ein Datenstrom 114 von dem Steuerelement 104 zu dem
Testbench-Controller 103 übermittelt wird.
Ein herkömmlicher Anschluss von Testbenchelementen 102a-102n
erfolgt in herkömmlicher Weise mittels Steuerdatenströmen
111a-111n.
Es sei darauf hingewiesen, dass ein oder mehrere Testbenche
lemente 102a, . . . 102i, . . . 102n vorhanden sein können, wobei
i einen Laufindex darstellt.
Beispielhaft sind in Fig. 2 fünf unterschiedliche Testben
chelemente dargestellt, wobei das Testbenchelement 102a bei
spielsweise einer seriellen Schnittstelle entspricht, die
Daten mittels eines seriellen Testdatenstroms 112 mit der zu
verifizierende Schaltungseinheit 101 austauscht. Als weiteres
Beispiel ist das Testbenchelement 102n als parallele Schnitt
stelle dargestellt, die Testdaten mit der zu verifizierenden
Schaltungseinheit 101 mittels eines parallelen Testdaten
stroms 113 austauscht.
In gleicher Weise erfolgt ein Datenaustausch zwischen den
übrigen Testbenchelementen und der zu verifizierende Schal
tungseinheit 101, wobei spezifizierte Datenströme (nicht
gezeigt) ausgetauscht werden. Beispielhaft sind in Fig. 2
fünf Testbenchelemente 102a, 102b, 102i, 102i+1 und 102n
dargestellt, es können jedoch weniger oder mehr Testbenchele
mente bereitgestellt werden. Es ist klar erkennbar, dass die
Anzahl der Steuerdatenströme 111a, . . . . 111i, (i = Laufindex),
. . . 111n der Anzahl von Testbenchelementen 102a-102n entspre
chen muss.
Dieser herkömmliche Anschluss von Testbenchelementen 102a-
102n an einen zentralen Testbench-Controller 103 als zentra
les Steuerelement weist eine Reihe von Nachteilen auf.
Für jede mögliche Ausprägung einer Schnittstelle, d. h. für
jedes mögliche Protokoll, das über die Signale dieser
Schnittstelle versendet werden kann, wird eine eigene Test-
und/oder Simulationseinrichtung erzeugt und mit eigenen Test
fällen/Simulationsabläufen beaufschlagt, wobei in jeder die
ser Test- und/oder Simulationseinrichtungen genaue eine Aus
prägung einer Schnittstelle funktional überprüft wird, indem
ein entsprechendes Testbenchelement direkt an eine zu verifi
zierende Schaltungseinheit angeschlossen wird.
In nachteiliger Weise muss somit für jede Konfiguration einer
Schnittstelle eine eigene Umgebung erstellt werden und jede
Konfiguration einer Schnittstelle muss durch eine eigenstän
dige Simulation überprüft werden. In herkömmlicher Weise wird
aus Protokolloperationen einzelner Testbenchelemente ein
Testfall für einen spezifischen Entwurf zusammengesetzt,
wobei eine Nebenläufigkeit und eine zeitliche Abfolge von
Protokolloperationen spezifiziert wird.
Es sei darauf hingewiesen, dass Verzögerungszeiten als dieje
nigen Zeiten bezeichnet werden, um die sich Signalverläufe
von einem oder mehreren Taktsignalen zeitlich unterscheiden,
wobei Verzögerungszeiten auch Zeitbedingungen widerspiegeln,
die im Verhältnis zu Takten einzuhalten sind.
Ein weiterer Nachteil herkömmlicher Verfahren zum Durchführen
von Simulationen/Tests zur Überprüfung einer funktionalen
Korrektheit einer Schaltungseinheit besteht darin, dass pro
tokollbezogene Testbenches bzw. deren Testbenchelemente keine
Variabilität einer Steuerung von Schalen, einer Priorisierung
von Datenströmen und einer Umschaltung bezüglich analysierter
Datenstromprotokolle zulassen.
In nachteiliger Weise müssen herkömmliche Vorrichtungen über
einen Testbench-Controller direkt angesteuert werden.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine
Entkoppelung von Vorrichtungen, die zwischen Testbenchelemen
ten und einer zu verifizierenden Schaltungseinheit angeordnet
sind, von dem Testbench-Controller bereitzustellen.
Diese Aufgabe wird erfindungsgemäß durch das im Patentan
spruch 1 angegebene Verfahren sowie durch eine Vorrichtung
mit den Merkmalen des Patentanspruchs 14 gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den
Unteransprüchen.
Ein wesentlicher Gedanke der Erfindung besteht darin, die
Vorrichtungen direkt von entsprechenden Testbenchelementen
über Testbenchelement-Konfigurationsdatenströme bzw. durch
eine Parameterbestimmung und Untersuchung vorgebbarer Daten
muster der über die Vorrichtung übertragenen Datenströme zu
konfigurieren.
Ein Vorteil des erfindungsgemäßen Verfahrens besteht darin,
dass Testbenchelemente mit sehr viel höherer Effizienz in
unterschiedlichen Verifikationseinrichtungen für Simulations-
bzw. Testanwendungen wiederverwendbar sind.
Weiterhin ist vorteilhaft, dass zur Aufhebung von Datenstrom
konflikten bei mehr als einem Testbenchelement eine automati
sche Steuerung der Datenströme erfolgen kann.
Überdies ist es zweckmäßig, dass das erfindungsgemäße Verfah
ren zum Simulieren und zum Testen einer zu verifizierenden
Schaltungseinheit eine konfigurierbare Vorrichtung bzw. eine
oder mehrere Konfigurationsschalen vorsieht, mit welchem eine
explizite Priorisierung von Testdatenströmen und/oder Befeh
len der Testbenchelemente bereitgestellt wird.
Das erfindungsgemäße Verfahren zum Simulieren und zum Testen
einer zu verifizierenden Schaltungseinheit mittels einer
konfigurierbaren Vorrichtung weist im Wesentlichen die fol
genden Schritte auf:
- a) Anschließen der zu verifizierenden Schaltungseinheit an das mindestens eine Testbenchelement über mindestens eine Konfigurationsschale zum Austauschen von Schnittstellendaten strömen mit der zu verifizierenden Schaltungseinheit, und zum Austauschen von seriellen und/oder parallelen Testdatenströ men mit dem mindestens einen Testbenchelement;
- b) Beaufschlagen eines Testbench-Controllers mit einem Daten strom, der von einem Steuerelement bereitgestellt ist, um in vorteilhafter Weise einen Test- und/oder Simulationsablauf in einer Test- und/oder Simulationseinrichtung zu steuern;
- c) Zuführen mindestens eines Steuerdatenstroms von dem Testbench-Controller zu der zu verifizierenden Schaltungsein heit über die mindestens eine Konfigurationsschale;
- d) Zuführen mindestens eines Testbenchelement- Konfigurationsdatenstroms von mindestens einem Testbenchele ment zu der mindestens einen Konfigurationsschale, um diesel be vorgebbar zu konfigurieren;
- e) Austauschen von Schnittstellendatenströmen zwischen der mindestens einen konfigurierten Konfigurationsschale und der zu verifizierenden Schaltungseinheit; und
- f) Austauschen von seriellen und/oder parallelen Testdaten strömen zwischen der mindestens einen konfigurierten Konfigu rationsschale und dem mindestens einen Testbenchelement.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun
gen und Verbesserungen des jeweiligen Gegenstandes der Erfin
dung.
Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfin
dung wird mindestens ein Controller-Konfigurationsdatenstrom
von dem Testbench-Controller zu der mindestens einen Konfigu
rationsschale geführt, um diese vorgebbar zu konfigurieren.
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegen
den Erfindung wird eine Konfiguration der mindestens einen
Konfigurationsschale hinsichtlich einer Verzögerung von über
die Konfigurationsschale übertragenen Datenströmen mittels
Verzögerungselementen bereitgestellt.
In vorteilhafter Weise umfassen die Verzögerungselemente ein
minimales Verzögerungselement zur Einstellung einer minimalen
Signalverzögerung, ein typisches Verzögerungselement zum
Einstellen einer vorgebbaren Signalverzögerung und ein maxi
males Verzögerungselement zum Einstellen einer maximalen
Signalverzögerung bei einer Übertragung von seriellen
und/oder parallelen Testdatenströmen.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung wird die mindestens eine Konfigurations
schale von dem Testbench-Controller und den Testbenchelemen
ten völlig entkoppelt, so dass eine Steuerung der Konfigura
tionsschale direkt durch die übertragenen Datenströme bereit
gestellt wird, welche von der mindestens einen Konfigurati
onsschale in vorteilhafter Weise analysiert und interpretiert
werden.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung werden die Testbenchelement-
Konfigurationsdatenströme in die Testbenchelemente einge
bracht und mindestens einem Testbenchelement-Befehl zugeord
net.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung wird der mindestens einen Konfigurations
schale ein Ein-/Ausschaltstatus von mindestens einem der
Testbenchelemente übergeben.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung weist die mindestens eine Konfigurations
schale den Testdatenströmen und/oder den Befehlen der
Testbenchelemente vorgebbare Prioritäten durch eine explizite
Priorisierung zu.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung werden unterschiedliche Formate der min
destens einen Konfigurationsschale durch die Testbenchelemen
te aktiviert, wobei ein Umschalten von unterschiedlichen
Formaten in der Testbench-Konfigurationsschale durch ein
Umschalten des jeweiligen Testbenchelementes selbst erfolgt.
Gemäß noch einer weiteren bevorzugten Weiterbildung werden
unterschiedliche Formate, und/oder Modelle und/oder Beschrei
bungen in der mindestens einen Konfigurationsschale durch die
Testbenchelemente selbst und/oder durch ein Analysieren und
Interpretieren von Datenströmen aktiviert.
Gemäß noch einer weiteren bevorzugten Weiterbildung wird eine
Konfiguration der mindestens einen Konfigurationsschale durch
eine Parameterbestimmung der über die Konfigurationsschale
übertragenen Datenströme bereitgestellt, wobei in vorteilhaf
ter Weise aufwändige Testbenchelemente vermieden werden,
welche vorgebbare Testbenchelement-Konfigurationsdatenströme
bereitstellen müssen.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung reagiert die mindestens eine Konfigurati
onsschale auf vorgebbare Datenmuster in Datenströmen und/oder
Steuerungsströmen bzw. Steuerungsdatenströmen, und initiiert
in vorteilhafter Weise einen Steuerungsbetrieb.
Die erfindungsgemäße Vorrichtung zur Konfiguration von Daten
strömen, die zwischen Testbenchelementen und einer zu verifi
zierenden Schaltungseinheit ausgetauscht werden, weist wei
terhin auf:
- a) einen Testbench-Controller zur Steuerung eines Test- und/oder Simulationsablaufs in einer Test- und/oder Simulati onseinrichtung;
- b) eine zu verifizierende Schaltungseinheit, die in die Test- und/oder Simulationseinrichtung eingebracht ist;
- c) mindestens ein Testbenchelement; und
- d) mindestens eine Konfigurationsschale zum Austauschen von Schnittstellendatenströmen mit der zu verifizierenden Schal tungseinheit und zum Austauschen von seriellen und/oder pa rallelen Testdatenströmen mit entsprechenden Testbenchelemen ten,
wobei die Konfigurationsschalen durch Testbenchelement-
Konfigurationsdatenströme von entsprechenden Testbenchelemen
ten konfigurierbar sind, und
die Konfigurationsschalen durch mindestens einen Controller- Konfigurationsdatenstrom von dem Testbench-Controller konfi gurierbar sind.
die Konfigurationsschalen durch mindestens einen Controller- Konfigurationsdatenstrom von dem Testbench-Controller konfi gurierbar sind.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher er
läutert.
In den Zeichnungen zeigen:
Fig. 1 ein Blockbild einer erfindungsgemäßen Vorrichtung
zur Konfiguration von Datenströmen mittels zweier
beispielhaft dargestellter Konfigurationsschalen;
Fig. 2 ein Blockdiagramm einer herkömmlichen Vorrichtung;
Fig. 3 ein Blockdiagramm einer Vorrichtung gemäß einem
weiteren Ausführungsbeispiel der vorliegenden Er
findung, bei dem eine der beiden Konfigurations
schalen von dem Testbench-Controller gesteuert wird
und eine weitere Konfigurationsschale selbständig
auf Datenströme reagiert; und
Fig. 4 ein Beispiel eines Datenstroms zur Konfiguration
einer Konfigurationsschale mittels vorgebbaren Da
tenmustern bzw. Parametern in Datenströmen.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Komponenten oder Schritte.
In dem in Fig. 1 gezeigten Blockbild ist eine Anordnung
gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung veranschaulicht. Eine zu verifizierende Schaltungs
einheit 101 ist über erste Schnittstellendatenströme P0(0)-
P0(7) mit einer ersten Konfigurationsschale 301 verbunden,
welche mit Testbenchelementen 102a, 102b serielle Testdaten
ströme 112 austauscht, während die zu verifizierende Schal
tungseinheit 101 mit einer zweiten Konfigurationsschale 302
über zweite Schnittstellendatenströme P1(0)-P1(7) verbunden
ist, welche parallele Testdatenströme 113 mit einem Testben
chelement 102c austauscht. Es sei darauf hingewiesen, dass
grundsätzlich mehr als zwei Konfigurationsschalen 301, 302
vorhanden sein können.
Gemäß dem in Fig. 1 gezeigten Ausführungsbeispiel der vor
liegenden Erfindung weisen die Konfigurationsschalen 301 bzw.
302 spezifische Merkmale auf, die es erlauben, Signale unidi
rektional und bidirektional zu verändern, beispielsweise zu
verzögern. Bei einer Verzögerung werden die erste Konfigura
tionsschale 301 und die zweite Konfigurationsschale 302 mit
Informationen aus Verzögerungselementen 303-305 bzw. 306-308
versorgt. In dem Ausführungsbeispiel wird der ersten Konfigu
rationsschale 301 durch das minimale Seriellverzögerungsele
ment 303 eine minimale Verzögerungszeit, durch das typische
Seriellverzögerungselement 304 eine vorgebbare, typische
Verzögerungszeit und durch das maximale Seriellverzögerungs
element 305 eine maximale Verzögerungszeit für einen Daten
austausch zwischen den Testbenchelementen 102a, 102b und der
ersten Konfigurationsschale 301 über serielle Testdatenströme
112 bereitgestellt.
Entsprechend werden der zweiten Verzögerungsschale durch das
minimale Parallelverzögerungselement 306 eine minimale Verzö
gerungszeit, durch das typische Parallelverzögerungselement
307 eine vorgebbare, typische Verzögerungszeit und durch das
maximale Parallelverzögerungselement 308 eine maximale Verzö
gerungszeit für einen Datenaustausch eines parallelen Testda
tenstroms 113 mit dem Testbenchelement 102c bereitgestellt.
Obwohl nur drei Testbenchelemente 102a, 102b und 102c in der
Fig. 1 veranschaulicht sind, sei darauf hingewiesen, dass
auch mehr als drei oder weniger als drei Testbenchelemente,
allgemein eine Anzahl von n Testbenchelementen 102a, . . . 120i,
102n vorhanden sein kann, wobei i einen Laufindex be
zeichnet.
Ein Steuerelement 104, das als eine Datei, eine Datenstruktur
oder ein Software-Programm bereitgestellt wird, versorgt
einen Testbench-Controller 103 mit einem Datenstrom 114. Der
Testbench-Controller 103 steuert über einen Taktgenerator-
Steuerdatenstrom 310 einen Taktgenerator 309 an, welcher
wiederum ein Taktausgangssignal 311 zu entsprechenden
Testbenchelementen, hier dem Testbenchelement 102a und dem
Testbenchelement 102b, liefert.
Jedes einzelne Testbenchelement 102a-102n enthält einen je
weils spezifischen Steuerdatenstrom 111a-111c von dem
Testbench-Controller 103.
Erfindungsgemäß wird der Testbench-Controller 103 von den
ersten und zweiten Konfigurationsschalen 301, 302 entkoppelt,
so dass die Konfigurationsschalen 301, 302 von dem Testbench-
Controller 103 nicht mehr direkt angesprochen bzw. gesteuert
werden müssen. Zu diesem Zweck werden den ersten und zweiten
Konfigurationsschalen 301, 302 Testbenchelement-
Konfigurationsdatenströme 401, 402 und 403 von den jeweiligen
Testbenchelementen 102a, 102b bzw. 102c zugeführt. Diese in
Fig. 1 gezeigten Testbenchelement-Konfigurationsdatenströme
stellen in vorteilhafter Weise eine Reihe von Steuerungsauf
gaben bereit.
Die Steuerung der Konfigurationsschalen erfolgt nunmehr durch
die Testbenchelemente 102a-102c selbst. Hierbei kann ein Ein-
/Ausschaltstatus von dem jeweiligen Testbenchelement 102a-
102n zu der Konfigurationsschale 301, 302 übergeben werden.
Ebenso können der Konfigurationsschale weitere Zustände von
dem jeweiligen Testbenchelement übergeben werden.
Weiterhin werden mittels der Testbenchelement-
Konfigurationsdatenströme 401-403 Steuerungsbefehle, die in
die Testbenchelemente 102a-102n eingebracht sind, bzw. eine
Assoziierung mit einem Testbenchelement-Befehl der Konfigura
tionsschale 301, 302 bereitgestellt. In vorteilhafter Weise
kann eine Priorisierung von unterschiedlichen Befehlen in der
mindestens einen Konfigurationsschale vorgenommen werden.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel gemäß der
vorliegenden Erfindung, welches sich von dem in Fig. 1 ge
zeigten Ausführungsbeispiel dadurch unterscheidet, dass eine
der beiden Schalen, in diesem Beispiel die zweite Konfigura
tionsschale 302 von dem Testbench-Controller 103 über einen
Controller-Konfigurationsdatenstrom 404 direkt angesteuert
bzw. konfiguriert wird. Die erste Konfigurationsschale 301
wird in diesem Ausführungsbeispiel gemäß der vorliegenden
Erfindung direkt durch die ausgetauschten Datenströme konfi
guriert, wobei durch eine Parameterbestimmung der über die
Konfigurationsschale übertragenen Datenströme eine Konfigura
tion der Konfigurationsschale 301 bereitgestellt wird.
Weiterhin werden die Datenströme auf vorgebbare Datenmuster
untersucht, so dass nach einer Reaktion auf die vorgebbaren
Datenmuster ein Steuerungsbetrieb initiiert werden kann. Das
als Blockbild in Fig. 3 dargestellte erfindungsgemäße Ver
fahren weist den Vorteil auf, dass die Testbenchelemente
102a, 102b selbst nicht mehr Testbenchelement-
Konfigurationsdatenströme 401, 402 bereitstellen müssen und
somit einfacher als in dem in Fig. 1 gezeigten Ausführungs
beispiel aufgebaut sein können.
Fig. 4 zeigt ein Beispiel eines Datenstroms, in welchem ein
spezifisches Datenmuster bzw. spezifische Parameter erkennbar
sind, um eine Konfiguration mindestens einer Konfigurations
schale 301 vornehmen zu können.
In dem Zeitverlauf der Fig. 4(a) ist ein Taktsignal 408,
welches in der Test- und/oder Simulationseinrichtung erzeugt
wird, gezeigt, wobei das Taktsignal eine Taktsignalperiode
409 aufweist, welche regelmäßig vorgegeben ist.
In Fig. 4(b) sind dem Taktsignal 408 zeitlich korrelierte
Datenworte 405, 406 und 407 dargestellt. Näher betrachtet sei
im Folgenden ein aktuelles Datenwort 406, welches aus unter
schiedlichen Datenworteinheiten D0, D1, D2, D3, D4 und D5
besteht. In diesem Beispiel sind vor dem aktuellen Datenwort
406 logische Einheiten angeordnet, welche eine logische "0"
aufweisen, während nach dem Datenwort eine logische "1"
folgt. Die grau eingefärbten Bereiche in Fig. 4(b) bezeich
nen zum Einen ein vorheriges Datenwort 405 und zum Anderen
ein nachfolgendes Datenwort 407.
Eine Aktivierung bzw. Konfiguration einer Konfigurationsscha
le durch einen Datenstrom, der zwischen einem spezifischen
Testbenchelement 102a-102n und der mindestens einen Konfigu
rationsschale 301 ausgetauscht wird, kann nun bezüglich spe
zifischer Merkmale oder Muster untersucht werden, beispiels
weise eine Erkennung zweier aufeinanderfolgender logischer
"0", so dass ein spezifisches, aktuelles Datenwort 406 mit
seinen Datenworteinheiten D0-D5 für eine Steuerung bzw. Kon
figuration der Konfigurationsschale 301 bereitgestellt werden
kann.
Im Weiteren wird auf Beispiele detaillierter eingegangen,
welche mittels der erfindungsgemäßen Konfigurationsvorgänge
durch Testbenchelement-Konfigurationsdatenströme 401, 402 und
403 und/oder Datenstrom-Mustererkennungsvorgänge, wie sie
unter Bezugnahme auf Fig. 4 obenstehend beschrieben wurden,
vorgenommen werden können.
Ein erstes Beispiel ist die unter Bezugnahme auf Fig. 1
erwähnte Einstellung von Verzögerungszeiten mittels Seriell
verzögerungselementen und Parallelverzögerungselementen.
Hierbei ermöglichen es die Testbenchelemente 102a-102n
selbst, ein Umschalten zwischen dem jeweiligen minimalen,
typischen und maximalen Verzögerungselement 303-305 bzw. 306-
308 vorzunehmen. Die Erfindung ist jedoch nicht auf die Ein
stellung von Verzögerungszeiten beschränkt, weiterhin können
Dateinamen oder auch Definitionen weiterer Befehle umgeschal
tet werden.
Ein weiteres Beispiel ist der Fall, bei welchem simultan
gewünschte Zugriffe auf eine Schnittstelle vorhanden sind.
Hierbei wird eine Priorisierung gefordert, die durch die
treibenden Testbenchelemente 102a-102n selbst vorgenommen
werden kann.
Eine derartige Prozedur ist beispielhaft im Folgenden darge
stellt:
Dieses Beispiel zeigt in der Schnittstelle zunächst die Sig
nale, die gelesen ("clk") bzw. geschrieben ("serial_part")
werden müssen. Danach folgen zwei Parameter, welche zum Einen
das zu übertragende Datum ("data"), zum Anderen einen Faktor
für die Priorität ("priorization") der aktuellen "wri
te_data"-Aufforderung beschreiben.
Die Prozedur "write_data" wird nun im jeweiligen Testbenche
lement 102a-102n aufgerufen, wenn das Testbenchelement 102a-
102n die Protokolloperation "ein Datum über die Leitung schi
cken" ausführen soll, was schematisch in folgendem Quelltext-
Fragment dargestellt ist:
Ein weiteres Beispiel ist das Umschalten von umschaltbaren
Testbenchelementen 102a-102n, wobei ein Umschalten der
Testbenchelemente 102a-102n ein Umschalten der Konfigurati
onsschale 301, 302 zur Folge hat.
Weiterhin ist in den in Fig. 1 und 3 gezeigten Schaltungsan
ordnungen ein Taktgenerator 309 bereitgestellt, um das min
destens eine Testbenchelement 102a-102n mit einem Taktaus
gangssignal 311 zu versorgen.
Überdies ist in dem erfindungsgemäßen Ausführungsbeispiel
mindestens eine erste Konfigurationsschale 301 für einen
seriellen Testdatenstrom 112 und mindestens eine zweite Kon
figurationsschale 302 für einen parallelen Testdatenstrom 113
ausgelegt.
Bezüglich der in Fig. 2 dargestellten, herkömmlichen Test-
und/oder Simulationseinrichtung zur Verifikation von zu veri
fizierenden Schaltungseinheiten wird auf die Beschreibungs
einleitung verwiesen.
101
Zu verifizierende Einheit
102
a, . . .
102
i, . . .
102
n Testbenchelemente (i = Laufindex)
103
Testbench-Controller
104
Steuerelement
111
a, . . .
111
i, . . .
111
n Steuerdatenstrom (i = Laufindex)
112
Serieller Testdatenstrom
113
Paralleler Testdatenstrom
114
Datenstrom
301
Erste Konfigurationsschale
302
Zweite Konfigurationsschale
303
Minimales Seriellverzögerungselement
304
Typisches Seriellverzögerungselement
305
Maximales Seriellverzögerungselement
306
Minimales Parallelverzögerungselement
307
Typisches Parallelverzögerungselement
308
Maximales Parallelverzögerungselement
309
Taktgenerator
310
Taktgenerator-Steuerdatenstrom
311
Taktgeneratorausgangssignal
401
,
402
,
403
Testbenchelement-Konfigurationsdatenstrom
404
Controller-Konfigurationsdatenstrom
405
Vorheriges Datenwort
406
Aktuelles Datenwort
407
Nachfolgendes Datenwort
408
Taktsignal
409
Taktsignalperiode
P0(0), . . ., P0(7) Erste Schnittstellendatenströme
P1(0), . . ., P1(7) Zweite Schnittstellendatenströme
P0(0), . . ., P0(7) Erste Schnittstellendatenströme
P1(0), . . ., P1(7) Zweite Schnittstellendatenströme
Claims (17)
1. Verfahren zum Simulieren und zum Testen einer zu verifi
zierenden Schaltungseinheit (101) durch eine Test- und/oder
Simulationseinrichtung, bei dem zum Konfigurieren von Daten
strömen, die zwischen mindestens einem Testbenchelement
(102a-102n) und einer zu verifizierenden Schaltungseinheit
(101) ausgetauscht werden, mindestens eine Konfigurations
schale (301, 302) bereitgestellt wird, mit den Schritten:
- a) Anschließen der zu verifizierenden Schaltungseinheit (101) an das mindestens eine Testbenchelement (102a-102n) über die mindestens eine Konfigurationsschale (301, 302) zum Austau schen von Schnittstellendatenströmen (P0(0)-P0(7), P1(0)- P1(7)) mit der zu verifizierenden Schaltungseinheit (101) und zum Austauschen von seriellen (112) und/oder parallelen Test datenströmen (113) mit dem mindestens einen Testbenchelement (102a-102n);
- b) Beaufschlagen eines Testbench-Controllers (103) mit einem Datenstrom (114), der von einem Steuerelement (104) bereitge stellt wird;
- c) Zuführen mindestens eines Steuerdatenstromes (111a-111n) von dem Testbench-Controller (103) zu dem mindestens einen Testbenchelement (102a-102n);
- d) Zuführen mindestens eines Testbenchelement- Konfigurationsdatenstroms (401, 402, 403) von mindestens einem Testbenchelement (102a-102n) zu der mindestens einen Konfigurationsschale (301, 302), um dieselbe vorgebbar zu konfigurieren;
- e) Austauschen von Schnittstellendatenströmen (P0(0)-P0(7), P1(0)-P1(7)) zwischen der mindestens einen konfigurierten Konfigurationsschale (301, 302) und der zu verifizierenden Schaltungseinheit (101); und
- f) Austauschen von Testdatenströmen (112, 113) zwischen der mindestens einen konfigurierten Konfigurationsschale (301, 302) und dem mindestens einen Testbenchelement (102a-102n).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass mindestens ein Controller-Konfigurationsdatenstrom (404)
von dem Testbench-Controller (103) zu der mindestens einen
Konfigurationsschale (301, 302) geführt wird, um dieselbe
vorgebbar zu konfigurieren.
3. Verfahren nach einem oder beiden der Ansprüche 1 und 2,
dadurch gekennzeichnet,
dass eine Konfiguration der mindestens einen Konfigurations
schale (301, 302) hinsichtlich einer Verzögerung von über die
Konfigurationsschale (301, 302) übertragenen Datenströmen
mittels Seriellverzögerungselementen (303, 304, 305) und/oder
mittels Parallelverzögerungselementen (306, 307, 308) bereit
gestellt wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302)
durch mindestens ein Testbenchelement (102a-102n) in mindes
tens einen vorgebbaren Zustand und/oder Modus gesetzt wird.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302) von
dem Testbench-Controller (103) entkoppelt wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
dass die Testbenchelement-Konfigurationsdatenströme (401,
402, 403) von den Testbenchelementen (102a-102n) bereitge
stellt werden und mindestens einem Testbenchelement-Befehl
zugeordnet werden.
7. Verfahren nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
dass der mindestens einen Konfigurationsschale (301, 302) ein
Ein-/Ausschaltstatus von mindestens einem der Testbenchele
mente (102a-102n) übergeben wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302) den
Testdatenströmen und/oder Befehlen der Testbenchelemente
(102a-102n) vorgebbare Prioritäten durch eine explizite Prio
risierung zuweist.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302)
durch die Testbenchelement-Konfigurationsdatenströme (401,
402, 403) mittels einer Analyse und einer Interpretation der
Testdatenströme (112, 113) konfiguriert wird.
10. Verfahren nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302) nach
einer Analyse und einer Interpretation der Testdatenströme
(112, 113) eine vorgebbare Modifikation der Schnittstellenda
tenströme (P0(0)-P0(7), P0(0)-P0(7)) bereitstellt.
11. Verfahren nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
dass unterschiedliche Formate, Modelle und Beschreibungen in
der mindestens einen Konfigurationsschale durch die Testben
chelemente (102a-102n) aktiviert werden.
12. Verfahren nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
dass eine Konfiguration der mindestens einen Konfigurations
schale (301, 302) durch eine Parameterbestimmung der über die
Konfigurationsschale übertragenen Datenströme bereitgestellt
wird.
13. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die mindestens eine Konfigurationsschale (301, 302) auf
vorgebbare Datenmuster in Datenströmen und/oder Steuerungs
strömen reagiert und einen Steuerungsbetrieb initiiert.
14. Vorrichtung zur Konfiguration von Datenströmen, die zwi
schen Testbenchelementen (102a-102n) und einer zu verifizie
renden Schaltungseinheit (101) ausgetauscht werden, mit:
die Konfigurationsschalen (301, 302) durch mindestens einen Controller-Konfigurationsdatenstrom (404) von dem Testbench- Controller (103) konfigurierbar sind, und/oder
die Konfigurationsschalen (301, 302) mittels einer Analyse und einer Interpretation der Testdatenströme (112, 113) kon figurierbar sind.
- a) einem Testbench-Controller (103) zur Steuerung eines Test- und/oder Simulationsablaufs in einer Test- und/oder Simulati onseinrichtung;
- b) einer zu verifizierenden Schaltungseinheit (101), die in die Test- und/oder Simulationseinrichtung eingebracht ist;
- c) mindestens einem Testbenchelement (102a-102n); und
- d) mindestens einer Konfigurationsschale (301, 302) zum Aus tauschen von Schnittstellendatenströmen (P0(0)-P0(7), P1(0) -P1(7)) mit der zu verifizierenden Schaltungseinheit (101) und zum Austauschen von seriellen (112) und/oder parallelen Testdatenströmen (113) mit entsprechenden Testbenchelementen (102a-102n),
die Konfigurationsschalen (301, 302) durch mindestens einen Controller-Konfigurationsdatenstrom (404) von dem Testbench- Controller (103) konfigurierbar sind, und/oder
die Konfigurationsschalen (301, 302) mittels einer Analyse und einer Interpretation der Testdatenströme (112, 113) kon figurierbar sind.
15. Vorrichtung zur Konfiguration von Datenströmen nach An
spruch 14,
dadurch gekennzeichnet,
dass mindestens ein Taktgenerator (309) bereitgestellt ist,
um das mindestens eine Testbenchelement (102a-102n) mit
einem Taktausgangssignal (311) zu versorgen.
16. Vorrichtung zur Konfiguration von Datenströmen nach einem
oder beiden der Ansprüche 14 und 15,
dadurch gekennzeichnet,
dass mindestens eine erste Konfigurationsschale (301) für
einen seriellen Testdatenstrom (112) ausgelegt ist.
17. Vorrichtung zur Konfiguration von Datenströmen nach einem
oder mehreren der Ansprüche 14 bis 16,
dadurch gekennzeichnet,
dass mindestens eine zweite Konfigurationsschale (302) für
einen parallelen Testdatenstrom (11) ausgelegt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10158807A DE10158807C1 (de) | 2001-11-30 | 2001-11-30 | Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren Vorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10158807A DE10158807C1 (de) | 2001-11-30 | 2001-11-30 | Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren Vorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10158807C1 true DE10158807C1 (de) | 2003-06-26 |
Family
ID=7707539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10158807A Expired - Fee Related DE10158807C1 (de) | 2001-11-30 | 2001-11-30 | Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren Vorrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10158807C1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001037089A2 (de) * | 1999-11-18 | 2001-05-25 | Infineon Technologies Ag | Testumgebung zur untersuchung elektronischer systeme und verfahren zum testen von systemen durch eine testumgebung |
-
2001
- 2001-11-30 DE DE10158807A patent/DE10158807C1/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001037089A2 (de) * | 1999-11-18 | 2001-05-25 | Infineon Technologies Ag | Testumgebung zur untersuchung elektronischer systeme und verfahren zum testen von systemen durch eine testumgebung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69831732T2 (de) | Verfahren und gerät zum korrigieren von fehlern in einem rechnersystem | |
EP2685382B1 (de) | Verfahren und Vorrichtung zum Erstellen und Testen eines Steuergeräteprogramms | |
DE2812344A1 (de) | Verfahren und vorrichtung zum pruefen von schaltungsplatten | |
DE3632569C2 (de) | ||
DE10056160A1 (de) | Halbleiterprüfsystem | |
DE2515297A1 (de) | Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator | |
DE3702408C2 (de) | ||
DE112010004037T5 (de) | Simulationsverfahren, -system und -programm | |
DE102017211433A1 (de) | Verfahren zum Durchführen eines Funktionstests eines Steuergeräts in einem Hardware-in-the-Loop-Test, HIL-Test, sowie HIL-Prüfstand und Steuergerät | |
EP3306295B1 (de) | Verfahren und vorrichtung zum testen elektronischer steuerungen, insbesondere zum testen von automobilsteuerungen | |
EP3015995B1 (de) | Verfahren zum konfigurieren einer schnittstelleneinheit eines computersystems | |
DE112008001098T5 (de) | Systeme und Verfahren zum Simulieren eines Fahrzeugbetriebs | |
DE10158807C1 (de) | Verfahren zum Simulieren und zum Testen einer zu verifizierenden Schaltungseinheit mittels einer konfigurierbaren Vorrichtung | |
EP1771799B1 (de) | Verfahren zur bewertung der güte eines testprogramms | |
DE19522335A1 (de) | Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration | |
EP0862763A2 (de) | Simulatoreinheit zum simulieren einer peripherieeinheit einer modular aufgebauten speicherprogrammierbaren steuerung | |
EP3399425B1 (de) | Verfahren zur erkennung einer verdrahtungstopologie | |
EP1771798B1 (de) | Verfahren der bewertung der güte eines computerprogramms | |
DE10213582B4 (de) | Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung | |
DE19650291A1 (de) | Abtast-Testgerät | |
DE102020102996A1 (de) | Verfahren für einen integrierten Entwurf zur Modellierung, Simulation und Test einer Echtzeit-Architektur innerhalb einer modellbasierten System- und Softwareentwicklung | |
DE19947441B4 (de) | Prüfsystem für elektrische Teile | |
EP1505399B1 (de) | Verfahren zum Erzeugen von Testdaten zum Austesten der Funktionsfähigkeit einer datenverarbeitenden Schaltung | |
DE10122252A1 (de) | Verfahren zum Simulieren einer zu verifizierenden Schaltungseinheit und Verzögerungsschalenvorrichtung | |
DE10161031C1 (de) | Verfahren und Vorrichtung zum Simulieren und/oder Testen einer zu verifizierenden Schaltungseinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |