DE10156744A1 - Linearer PCM/PWM-Modulator - Google Patents
Linearer PCM/PWM-ModulatorInfo
- Publication number
- DE10156744A1 DE10156744A1 DE2001156744 DE10156744A DE10156744A1 DE 10156744 A1 DE10156744 A1 DE 10156744A1 DE 2001156744 DE2001156744 DE 2001156744 DE 10156744 A DE10156744 A DE 10156744A DE 10156744 A1 DE10156744 A1 DE 10156744A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- digital
- pwm
- rate
- modulator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
- Die Erfindung betrifft eine digitale Modulatorschaltung, mittels welcher digitale PCM-Signale durch eine lineare Modulation in PWM-Signale umgesetzt werden.
- In vielen technischen Systemen werden digitale Signale mittels Pulsweitenmodulation in analoge Signale umgewandelt. Beispiele für derartige Systeme sind Motorensteuerungen, Kalibrierungsschaltungen, Schaltnetzteile, Gleichspannungswandler, digitale Verstärker und insbesondere digitale Audio- Verstärker.
- Das digitale Signal liegt bei den genannten Systemen eingangsseitig in der Regel als PCM (pulse code modulated)- Signal vor, d. h., dass jeweils ein PCM-Signalwert innerhalb eines vorgegebenen Zeitintervalls auftritt. Das PCM-Signal wird zunächst in ein digitales PWM (pulse width modulated)- Signal umgesetzt, bei welchem die zu übertragende Information in der Pulsweite enthalten ist. Anschließend erfolgt eine Umwandlung des digitalen PWM-Signals in ein analoges Signal. Dieses sogenannte UPWM (uniform sampling pulse width modulation)-Verfahren weist den Nachteil auf, dass es ein nichtlineares Modulationsverfahren ist. Der Grund dafür ist, dass die Überlagerung von Rechtecksignalen mit der gleichen Wiederholfrequenz und unterschiedlichen Breiten ein nichtlinearer Vorgang ist. Im Gegensatz zu dem UPWM-Verfahren ist ein NPWM (natural sampling pulse width modulation)-Verfahren ein lineares Modulationsverfahren. Bei diesem sogenannten natürlichen Modulationsverfahren wird das zeitkontinuierliche Eingangssignal mittels einer vorgegebenen Rampenfunktion abgetastet, und die Pulsweite des zugehörigen PWM-Signals wird aus dem Schnittpunkt des zeitkontinuierlichen Eingangssignals mit der Rampenfunktion abgeleitet.
- Digitale Modulatorschaltungen, die nach dem NPWM-Verfahren arbeiten, sind bekannt aus den Artikeln "New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier" von J. M. Goldberg und M. B. Sandler, erschienen in lEE Proc.-Circuits Devices Syst., Band 141, Nr. 4, August 1994, Seiten 315-324, und "High-Fidelity PWM Inverter for Audio Amplification Based On Real-Time DSP" von C. Pascual, P. T. Krein, P. Midya und B. Roeckner, erschienen in IEEE 2000, Seiten 227-232. Die in den genannten Artikeln beschriebenen Modulatorschaltungen enthalten jeweils einen Digitalsignalprozessor, welcher Interpolationskurven durch die nacheinander mit einer Datenrate in die Modulatorschaltung eingehenden PCM-Signale legt. Ferner wird periodisch mit der Datenrate eine Rampenfunktion erzeugt. Durch den Schnittpunkt der Interpolationskurve mit der Rampenfunktion innerhalb eines Taktes der Datenrate ist die Breite des zugehörigen PWM- Signals bestimmt.
- Aufgabe der Erfindung ist es, eine digitale Modulatorschaltung zur Umsetzung von PCM-Signalen in PWM-Signale zu schaffen, die eine kostengünstige lineare Umsetzung ermöglicht. Ferner soll ein diese Eigenschaften aufweisendes Verfahren angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche 1 und 10 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- In eine erfindungsgemäße digitale Modulatorschaltung, welche PCM-Signale in PWM-Signale umsetzt, gehen die PCM-Signale mit einer Datenrate ein. Die Datenrate entspricht der PWM- Wiederholungsrate, mit welcher die PWM-Signale erzeugt werden. Die digitale Modulatorschaltung weist ein digitales Interpolationsfilter auf, mittels welchem aufeinanderfolgende PCM-Signale interpoliert werden. Die Stützstellen der interpolierten PCM-Signale treten dabei mit einer Stützstellenrate auf, die eine höhere Frequenz als die Datenrate aufweist. Ferner umfasst die digitale Modulatorschaltung eine Auswerteeinheit, welche die interpolierten PCM-Signale mit einem Satz von Vergleichswerten vergleicht und anhand dieser Vergleiche die PWM-Signale erzeugt.
- Mittels der erfindungsgemäßen digitalen Modulatorschaltung kann digital eine natürliche Pulsweitenmodulation approximiert werden. Folglich ist das der erfindungsgemäßen digitalen Modulatorschaltung zugrunde liegende Modulationsverfahren linear. Ferner ermöglicht es die Erfindung, die lineare Modulation mit nur wenigen Bauelementen und somit kostengünstig zu realisieren. Insbesondere kann durch die Erfindung im Vergleich zu bekannten digitalen Modulatorschaltungen ein relativ teurer Digitalsignalprozessor eingespart werden. Stattdessen wird erfindungsgemäß ein wesentlich kostengünstigeres digitales Interpolationsfilter verwendet. Die zum Betrieb der erfindungsgemäßen digitalen Modulatorschaltung erforderliche Stützstellenrate kann von einem Taktgeber bereitgestellt werden, wie er in vielen digitalen Schaltkreisen vorgesehen ist. Beispielsweise kann die Stützstellenrate von einer sogenannten Resolution Clock bezogen werden. Dadurch verursacht die Bereitstellung der erfindungsgemäß benötigten Stützstellenrate keine zusätzlichen Kosten.
- Vorzugsweise bestimmt die Auswerteeinheit die Pulsweite eines PWM-Signals dadurch, dass sie durch Vergleich feststellt, bei welcher Stützstelle das zugehörige interpolierte PCM-Signal erstmals kleiner als der entsprechende Wert aus dem Satz von Vergleichswerten ist. Durch den Zeitpunkt, bei welchem diese Stützstelle auftritt, ist die Pulsbreite des PWM-Signals bestimmt. Dieser Vergleich kann auf sehr einfache Weise vollzogen werden und benötigt daher keine aufwändigen Bauelemente oder große Rechenkapazität.
- Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist ein Überabtaster dem digitalen Interpolationsfilter vorgeschaltet. Der Überabtaster stellt an seinem Ausgang ein Signal zur Verfügung, welches insbesondere mit der Stützstellenrate getaktet ist. Beispielsweise kann der Überabtaster dazu verwendet werden, dem PCM-Signal weitere Stützstellen hinzuzufügen, die zur Interpolation der Werte des PCM-Signals benötigt werden.
- Die Vergleichswerte können beispielsweise als fest vorgegebene Werte in einem Speicherbaustein abgelegt sein. Vorzugsweise werden die Vergleichswerte jedoch von einem Funktionsgenerator erzeugt. Dabei wird der Satz von Vergleichswerten in fortwährender Wiederholung mit der Datenrate erzeugt. Aufgrund dieser Maßnahme werden die interpolierten Werte zwischen zwei unmittelbar aufeinanderfolgenden PCM-Signalen stets mit denselben Vergleichswerten verglichen. Des Weiteren werden die Vergleichswerte von dem Funktionsgenerator mit einer Taktrate erzeugt, die eine höhere Frequenz als die Datenrate aufweist.
- Der Funktionsgenerator wird schaltungstechnisch vorzugsweise durch einen Zähler realisiert, welcher die Vergleichswerte durch Aufwärts- oder Abwärtszählen erzeugt. Dadurch wird auf einfache Weise eine steigende oder fallende digitale Rampenfunktion generiert.
- Vorzugsweise ist das digitale Interpolationsfilter ein lineares Interpolationsfilter und daher besonders kostengünstig.
- Die Taktrate ist vorteilhafterweise gleich der Stützstellenrate. Dadurch erzeugt der Funktionsgenerator bzw. der Zähler die Vergleichswerte mit derselben Rate, mit welcher auch die PCM-Signale interpoliert werden.
- Eine weitere bevorzugte Ausgestaltung der Erfindung sieht vor, dass die Auswerteeinheit einen Komparator und einen PWM- Generator umfasst. Der Komparator vergleicht die interpolierten PCM-Signale mit den Vergleichswerten und führt dem PWM- Generator die Ergebnisse dieser Vergleiche zu. Daraus erzeugt der PWM-Generator die PWM-Signale.
- Die erfindungsgemäße digitale Modulatorschaltung kann besonders vorteilhaft in Audio-Verstärker, insbesondere in Audio- Class-D-Verstärker, integriert werden.
- Das erfindungsgemäße Verfahren dient zur digitalen Umsetzung von PCM-Signalen in PWM-Signale. Die PCM-Signale liegen ursprünglich mit einer Datenrate vor. In einem ersten Verfahrensschritt werden aufeinanderfolgende PCM-Signale mit einem digitalen Interpolationsfilter interpoliert. Dabei treten die Stützstellen der interpolierten PCM-Signale mit einer Stützstellenrate auf, die eine höhere Frequenz als die Datenrate aufweist. In einem zweiten Verfahrensschritt werden die interpolierten PCM-Signale mit einem Satz von Vergleichswerten verglichen, und anhand dieser Vergleiche werden die PWM- Signale erzeugt.
- Das erfindungsgemäße Verfahren stellt ein lineares Modulationsverfahren dar und ist aufgrund der Verwendung des digitalen Interpolationsfilters besonders kostengünstig zu realisieren.
- Die Erfindung wird nachfolgend anhand eines Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 ein schematisches Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen digitalen Modulatorschaltung; und
- Fig. 2 Diagramme zur Verdeutlichung der Funktionsweise des in Fig. 1 gezeigten Ausführungsbeispiels der Erfindung.
- In Fig. 1 ist als Ausführungsbeispiel der Erfindung ein schematisches Schaltbild einer digitalen Modulatorschaltung 1 dargestellt. Die digitale Modulatorschaltung 1 enthält einen Überabtaster 8 und ein dem Überabtaster 8 nachgeschaltetes digitales Interpolationsfilter 9. Das digitale Interpolationsfilter 9 und ein Zähler 10 sind ausgangsseitig mit den Eingängen eines Komparators 11 verbunden, welchem wiederum ein PWM-Generator 12 nachgeschaltet ist.
- PCM-Signale 2 werden in den Überabtasters 8 sowie in den PWM- Generator 12 eingespeist. Eine der Datenrate der PCM-Signale 2 entsprechende PWM-Wiederholungsrate 3 liegt an Eingängen des Zählers 10 und des PWM-Generators 12 an. Eine Stützstellenrate 4 speist jeweils Eingänge des Überabtasters 8, des digitalen Interpolationsfilters 9, des Zählers 10, des Komparators 11 sowie des PWM-Generators 12. Dem Komparator 11 werden von dem digitalen Interpolationsfilter 9 bzw. von dem Zähler 10 interpolierte PCM-Signale 6 bzw. Vergleichswerte 5 zugeführt. Ausgangsseitig sind an dem PWM-Generator 12 PWM- Signale 7 abgreifbar.
- Die Funktionsweise der digitalen Modularschaltung 1 wird nachfolgend anhand der in Fig. 2 dargestellten Diagramme beschrieben. Dabei sind in den Diagrammen die PCM-Signale 2, die PWM-Wiederholungsrate 3, die Stützstellenrate 4, die Vergleichswerte 5, die interpolierten PCM-Signale 6 und die PWM- Signale 7 jeweils gegen die Zeit t aufgetragen. Ereignisse, die in den Diagrammen vertikal übereinander liegen, geschehen zeitgleich. Diese Gleichzeitigkeit ist an einigen Stellen durch gestrichelte Linien hervorgehoben. Insbesondere ist durch die gestrichelten Linien jeweils der Beginn eines neuen Taktes der PWM-Wiederholungsrate 3 gekennzeichnet.
- In dem obersten der in Fig. 2 dargestellten Diagramm sind verschiedene PCM-Signale 2 dargestellt, die in die digitale Modulatorschaltung 1 mit der PWM-Wiederholungsrate 3 eingespeist werden.
- Zur Umsetzung der PCM-Signale 2 in die PWM-Signale 7 werden von dem Zähler 10 die Vergleichswerte 5 durch Aufwärtszählen erzeugt. Jeweils zu Beginn eines Taktes der PWM- Wiederholungsrate 3 beginnt der Zähler 10 erneut, von einem Anfangswert an aufwärts zu zählen. Folglich weisen die Vergleichswerte 5 eine Periodizität auf, deren Periodenlänge eine Taktlänge der PWM-Wiederholungsrate 3 beträgt. Die Vergleichswerte 5 sind mit einer Stützstellenrate 4 getaktet, deren Frequenz höher als die der PWM-Wiederholungsrate 3 ist. In dem vorliegenden Ausführungsbeispiel beträgt die Frequenz der Stützstellenrate 4 ein Vierfaches der Frequenz der PWM- Wiederholungsrate 3.
- Der Überabtaster 8 und das digitale Interpolationsfilter 9 erzeugen aus den PCM-Signalen 2 die interpolierten PCM- Signale 6. Dazu werden den PCM-Signalen 2 pro Takt der PWM- Wiederholungsrate 3 drei weitere Stützstellen, welche mit der Stützstellenrate 4 getaktet sind, hinzugefügt. An diesen Stützstellen werden von dem digitalen Interpolationsfilter 9, welches vorzugsweise ein lineares Interpolationsfilter ist, durch Interpolation weitere Signalwerte erzeugt.
- Die von dem Zähler 10 generierten Vergleichswerte 5 sowie die von dem digitalen Interpolationsfilter 9 ausgegebenen interpolierten PCM-Signale 6 werden von dem Komparator 11 verglichen. Der Komparator 11 führt dem PWM-Generator 12 ein entsprechendes Signal zu, sobald innerhalb eines Taktes der PWM- Wiederholungsrate 3 ein Wert der interpolierten PCM-Signale 6 kleiner als der bei dem gleichen Stützstellenwert auftretende Vergleichswert 5 ist. Anhand dieser Information werden von dem PWM-Generator 12 die PWM-Signale 7 erzeugt. Bei dem vorliegenden Ausführungsbeispiel erstreckt sich die Pulsweite eines PWM-Signals 7 von dem Beginn eines Taktes der PWM- Wiederholungsrate 3 bis zu dem Stützstellenwert, bei welchem der Komparator 11 das Unterschreiten der interpolierten PCM- Signale 6 unter die Vergleichswerte 5 feststellt. Insgesamt ergibt sich durch die vorliegende digitale Modulatorschaltung 1 eine lineare Umsetzung der PCM-Signale 2 in die PWM-Signale 7.
- Die Stützstellenrate 4 kann beispielsweise von einem Taktgeber, wie z. B. einer Resolution Clock, welcher in den meisten digitalen Schaltkreisen zur Verfügung steht, bereitgestellt werden.
- In dem vorliegenden Ausführungsbeispiel wird das digitale Interpolationsfilter 9 mit der Stützstellenrate 4 betrieben. Es ist auch denkbar, dass die Frequenz des digitalen Interpolationsfilters 9 reduziert ist und dass diese Frequenz in einem durch die PWM-Wiederholungsrate 3 und die Stützstellenrate 4 begrenzten Frequenzintervall liegt.
- Die Vergleichswerte 5 können alternativ zu ihrer Erzeugung durch den Zähler 10 beispielsweise auch in einem Speicherbaustein abgelegt sein, auf welchen der Komparator 11 zugreifen kann.
- In dem vorliegenden Ausführungsbeispiel der Erfindung wird als Modulationsverfahren das sogenannte Trailing-Edge- Verfahren verwendet. Die Erfindung kann alternativ auch mit anderen Modulationsverfahren, wie z. B. mit Leading-Edge-, Double-Edge- oder Consecutive-Edge-Verfahren, realisiert werden.
Claims (18)
einem digitalen Interpolationsfilter (9) zur Interpolation aufeinanderfolgender PCM-Signale (2), wobei die Stützstellen der interpolierten PCM-Signale (6) mit einer Stützstellenrate (4) auftreten, welche eine höhere Frequenz als die Datenrate (3) aufweist, und
einer Auswerteeinheit (11, 12) zur Erzeugung der PWM- Signale (7) durch Vergleichen der interpolierten PCM- Signale (6) mit einem Satz von Vergleichswerten (5).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001156744 DE10156744B4 (de) | 2001-11-19 | 2001-11-19 | Linearer PCM/PWM-Modulator |
PCT/DE2002/003175 WO2003047110A1 (de) | 2001-11-19 | 2002-08-29 | Linearer pcm/pwm-modulator |
CNB028229940A CN100449945C (zh) | 2001-11-19 | 2002-08-29 | 线性pcm/pwm调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001156744 DE10156744B4 (de) | 2001-11-19 | 2001-11-19 | Linearer PCM/PWM-Modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10156744A1 true DE10156744A1 (de) | 2003-06-05 |
DE10156744B4 DE10156744B4 (de) | 2007-01-25 |
Family
ID=7706236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001156744 Expired - Fee Related DE10156744B4 (de) | 2001-11-19 | 2001-11-19 | Linearer PCM/PWM-Modulator |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN100449945C (de) |
DE (1) | DE10156744B4 (de) |
WO (1) | WO2003047110A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10337782B4 (de) * | 2003-07-14 | 2007-03-01 | Micronas Gmbh | Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515072B2 (en) * | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
FR2887091B1 (fr) * | 2005-06-08 | 2007-08-31 | Dolphin Integration Sa | Convertisseur numerique-analogique |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4005489C2 (de) * | 1989-02-21 | 1999-09-23 | Sony Corp | Schaltungsanordnung für einen Digital/Analog-Wandler |
US5959501A (en) * | 1998-01-14 | 1999-09-28 | Harris Corporation | Class D amplifier with scaled clock and related methods |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1233917A (zh) * | 1998-04-30 | 1999-11-03 | 陈意辉 | 多路特高频电视传输系统 |
CN1070012C (zh) * | 1998-08-04 | 2001-08-22 | 国家科学技术委员会高技术研究发展中心 | 全数字vsb调制器 |
US6473457B1 (en) * | 1999-05-07 | 2002-10-29 | Motorola, Inc. | Method and apparatus for producing a pulse width modulated signal |
EP1178388B1 (de) * | 2000-08-04 | 2006-06-28 | STMicroelectronics S.r.l. | Pulscodemodulation/Pulsbreitenmodulation-Umsetzer mit Pulsbreitenmodulation-Leistungsverstärker |
-
2001
- 2001-11-19 DE DE2001156744 patent/DE10156744B4/de not_active Expired - Fee Related
-
2002
- 2002-08-29 WO PCT/DE2002/003175 patent/WO2003047110A1/de not_active Application Discontinuation
- 2002-08-29 CN CNB028229940A patent/CN100449945C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4005489C2 (de) * | 1989-02-21 | 1999-09-23 | Sony Corp | Schaltungsanordnung für einen Digital/Analog-Wandler |
US5959501A (en) * | 1998-01-14 | 1999-09-28 | Harris Corporation | Class D amplifier with scaled clock and related methods |
Non-Patent Citations (2)
Title |
---|
GOLDBERG, J.M., SANDLER, M. B.: New high accuracy pulse width modulation based digital-to-analyse convertor/power amplifier, In: IEEE Proc.-Circuits Devices Syst-Band 141, Nr. 4, Aug. 1994, S. 315-324 * |
KREIN, P.T., MYDIA, P., ROECKER, B.: High-Fidelity PWM Inverter for Audio Amplification Based on Real-Time DSP, In: IEEE 2000, S. 227-232 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10337782B4 (de) * | 2003-07-14 | 2007-03-01 | Micronas Gmbh | Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten |
Also Published As
Publication number | Publication date |
---|---|
WO2003047110A1 (de) | 2003-06-05 |
CN100449945C (zh) | 2009-01-07 |
CN1589529A (zh) | 2005-03-02 |
DE10156744B4 (de) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60131755T2 (de) | Digitaler klasse-d-audioverstärker | |
DE69737882T2 (de) | Umwandlung eines pcm-signals in ein gleichmässig pulsbreitenmoduliertes signal | |
EP2812997B1 (de) | Vorrichtung mit einem delta-sigma-modulator und einem mit diesem verbundenen schaltenden verstärker | |
DE2401452A1 (de) | Zweikanal-a/d-umsetzer | |
DE102008026115A1 (de) | Impulsbreitenmodulator, welcher einen Interpolator verwendet | |
DE60029097T2 (de) | Pulscodemodulation/Pulsbreitenmodulation-Umsetzer mit Pulsbreitenmodulation-Leistungsverstärker | |
DE102018107692A1 (de) | Leistungsskalierung eines zeitkontinuierlichen Delta-Sigma-Modulators | |
EP0578021B1 (de) | Hörgerät | |
DE69114129T2 (de) | Dezimationsfilter für Sigma-Delta Konverter und Datenendeinrichtung mit einem solchen Filter. | |
DE102005028726B4 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung | |
EP0610990A2 (de) | Digitale Phasenregelschleife | |
DE2711292A1 (de) | Verzoegerungsleitung | |
DE19619208A1 (de) | Digitaler Verstärker | |
WO2004068703A1 (de) | Vorrichtung und verfahren zur digitalen pulsweiten-modulation | |
EP0576701B1 (de) | Hörgerät | |
DE10337782B4 (de) | Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten | |
DE3917020C2 (de) | ||
DE10233391C1 (de) | Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung | |
EP1833282B2 (de) | Elektronisches Vorschaltgerät und Betriebsverfahren für eine Gasentladungslampe | |
DE10156744B4 (de) | Linearer PCM/PWM-Modulator | |
EP0566942B1 (de) | Verfahren zur Reduzierung von Störsignalen die durch digitale Signalprozessoren verursacht werden | |
DE102006054776B4 (de) | Vorrichtung und Verfahren für die Sigma-Delta-Modulation | |
EP1048112B1 (de) | Sigma-delta-d/a-wandler | |
EP2850731B1 (de) | Verfahren zur entstörung eines abtastprozesses sowie eine vorrichtung zur durchführung des verfahrens | |
DE10327620B4 (de) | Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |