DE10153763A1

DE10153763A1 - Überwachung der Void-Bildung in einem Damascence-Prozess

Info

Publication number: DE10153763A1
Application number: DE10153763A
Authority: DE
Inventors: Thomas Werner; Peter Huebler; Frank Koschinsky
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 2001-10-31
Filing date: 2001-10-31
Publication date: 2003-05-28
Anticipated expiration: 2021-11-01
Also published as: US6964874B2; US20030082901A1; DE10153763B4

Abstract

Die Erfindung stellt eine Technik zum Monitoring der Voidbildung in einem Damascene-Interconnectprozess bereit. Erfindungsgemäß wird eine Teststruktur bereitgestellt, die wenigstens zwei Damascenestrukturen enthält, die wenigstens einen unterschiedlichen geometrischen Querschnittsparameter aufweisen. Um die Voidbildung zu überwachen, wird die Teststruktur geschnitten, um eine Querschnittsansicht auf die Damascenestrukturen zu zeigen. Die Querschnittsansicht wird dann betrachtet und die Voidbildung in jeder der Damascenestrukturen untersucht. Die Erfindung ist insbesondere anwendbar auf kupferbasierte Multileveldualdamascene-Interconnectprozesse, um die Voidbildung an der Grenzfläche zwischen Barrierschichten und unteren Metallgräben zu überwachen. Die Erfindung gestattet die Überwachung der Voidbildung durch Auffinden nur einer Struktur auf dem Chip und Durchführen nur eines Schnittes.

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die Erfindung betrifft allgemein Damascene-Interconnectprozesse und insbesondere eine Technik zur Überwachung (Monitoring) der Bildung von Voids (Hohlräumen) in Damascene-Strukturen.

2. Beschreibung des Standes der Technik

Hochdichte integrierte Schaltkreise werden typischerweise mit einer Multi-Level- Interconnectstruktur gebildet, die zwei oder mehrere Schichten von Metallzwischenverbindungen (Interconnects) aufweist. Die unterste Ebene der Interconnectleitungen steht typischerweise in Kontakt mit aktiven Regionen eines Halbleitersubstrats, kann aber auch in Kontakt stehen mit beispielsweise einem Leiter, der zu anderen Bauelementen führt, die einen Teil einer größeren Multi-Chipstruktur bilden. Die verschiedenen Ebenen der Interconnectleitungen sind durch Metallplugs (Metallstöpsel) verbunden, die in Öffnungen in Schichten aus isolierendem Material gebildet sind, die die Ebenen der Interconnectleitungen trennen.
Eine wichtige Fähigkeit in der herkömmlichen Halbleiterherstellung ist die Damascenetechnologie. Diese Interconnectfabrikationstechnologie bildet eine Interconnectstruktur durch (i) das Ätzen eines Grabens oder Durchgangs (Vias) in ein dielektrisches Material, (ii) der Abscheidung der Interconnectmetallisierung, um den Graben oder Durchgang zu füllen, und dann (iii) das Zurückpolieren des Metalls, um jegliches Metall von der Oberfläche des Substrats zu entfernen. Eine Verbesserung gegenüber diesem sogenannten Single-Damasceneprozess ist der Dual-Damasceneprozess, bei dem eine zweite Ebene verwendet wird, wo eine Reihe von Löchern, d. h. Kontaktlöcher oder Durchgänge, geätzt und gefüllt werden, zusätzlich zu dem Graben. Somit gestattet der Dualdamasceneprozess das Füllen von leitfähigen Rillen oder Gräben und der darunterliegenden Durchgänge zur gleichen Zeit.
Eine Multilevel-Metall-Damascene-Interconnectstruktur ist in Fig. 1 gezeigt. In dieser Struktur ist ein unterer Metallgraben 110 in einem Substrat 100 gebildet und mit einem Metall gefüllt. Auf der Oberseite des Substrats ist eine erste Isolationsschicht (dielektrische Schicht) 130 abgeschieden. Auf der Oberseite der Isolationsschicht 130 gibt es eine zweite Isolationsschicht 150, die einen oberen Metallgraben 140 aufweist. Der obere Metallgraben 140 und der untere Metallgraben 110 sind mittels eines Durchgangs 120 zwischenverbunden, der ein Kontaktloch in der ersten Isolationsschicht 130 ist. Der Durchgang 120 und der obere Metallgraben 140 sind mit einem Metall gefüllt.
Da Strukturen, die integrierte mikroelektronische Schaltkreise umfassen, fortgesetzt in ihrer Größe abnehmen, nehmen die leitfähigen Interconnects ebenfalls in Größe ab. Kleinere leitfähige Interconnects müssen aus Materialien mit einem niedrigeren spezifischen Widerstand zusammengesetzt sein. Aus diesem Grund wurde in vergangenen Zeiten Kupfer häufiger für Metallleitungen verwendet, weil es bedeutende Vorteile in Folge seines geringen spezifischen Widerstands bietet. Die Leitfähigkeit von Kupfer beträgt das Doppelte der Leitfähigkeit von Aluminium und das Dreifache der Leitfähigkeit von Wolfram, und dünne Schichten aus Kupfer bieten sogar einen geringeren spezifischen Widerstand als Goldschichten. Kupfer wurde folglich in Damscene- und Dualdamascene-Techniken angewendet.
In Kupfer-Damascene-Backend-Technologien wird Kupfer üblicherweise unter Verwendung von Elektroplattierungstechniken abgeschieden. Die Elektroplattierung von Metallen ist ein Prozess, der in Leiterplattentechnologien und Multi-Chip- Modultechnologien allgemein verwendet wird. Bei der Herstellung von integrierten Schaltkreis-Chips, insbesondere in ULSI-Prozessen (Ultra Large Scale Integration), wird die Plattierung von Metallen, insbesondere von Kupfer, ein sehr attraktiver Prozess. Elektroplattierungsprozesse verwenden Lösungen, die Ionen der abzuscheidenden Metalle enthalten. Im Fall von Kupfer enthalten die Lösungen Kupfersulfat (Cu- SO₄), Schwefelsäure (H₂SO₄) und Wasser. Beim Elektroplattieren wird eine relativ dünnen Kupferkeimschicht (Seedschicht, Seedlayer) auf der Oberfläche abgeschieden, auf der die Abscheidung von Kupfer unter Verwendung eines Elektroplattierungsprozesses gewünscht ist. Die Kupferseedschicht wird in diese Lösung eingetaucht und ist elektrisch so verbunden, dass sie die Kathode wird. Wenn die positiven Kupferionen Cu²⁺ an der Kathode ankommen, nehmen sie zwei Elektronen auf und werden zu Kupfermetall reduziert, das an der Waferoberfläche ausplattiert. Der Prozess wird fortgesetzt, bis genügend Kupfer auf der Waferoberfläche gebildet ist.
Im Allgemeinen haben Elektroplallierungsprozesse hohe Abscheidungsraten und ergeben eine wünschenswerte Metallurgie. Wie oben erwähnt, erfordert die Kupferelektroplallierung eine dünne Seedschicht aus Kupfer, die etwa 50 nm dick ist und zunächst durch ein anderes Verfahren, wie etwa CVD oder PVD auf eine Haftschicht (auch Barrierschicht/Barrierlayer genannt) abgeschieden werden muss. Gegenwärtig werden zwei Materialien verwendet, um die Barrierschicht und die Seedschicht zu bilden. Eine Barrierschicht, wie etwa Titannitrid (TiN) oder Tantal/Titannitrid (Ta/TaN) oder TaSi_xN_y wird zunächst abgeschieden, woraufhin eine Kupferseedschicht (Cu) in einem zweiten Schritt angewendet wird. Um sicherzustellen, dass Durchgänge mit niedrigem Widerstand in hoher Ausbeute hergestellt werden, werden üblicherweise die Schritte für die Durchgangsvorsäuberung, die Barrierschichtabscheidung und die Seedschichtabscheidung in einem einzelnen integrierten Vakuum-Sputter-Tool geführt. Die Barrierschicht und die Seedschicht bilden zusammen die sogenannte Basisschicht (Baselayer).
Wird nun zu Fig. 2 übergegangen, so ist der Elektroplattierungsprozess in weiteren Einzelheiten dargestellt. Der Basisschichtabscheidung geht üblicherweise ein Entgasungsschritt 210 und ein Vorreinigungssputterätzschritt 220 voraus. Dann wird die Basisschicht abgeschieden, indem zunächst die Barrierschicht in Schritt 230 und dann die Seedschicht in Schritt 240 abgeschieden wird. Der eigentliche Kupferelektroplattierungsprozess kann dann in Schritt 250 durchgeführt werden.
Die Energiemenge, die in den Schritten 210 und 220 der Entgasung und Durchführung einer Durchgangsvorreinigung eingebracht wird, kann relativ hoch sein und die Waferoberfläche auf Temperaturen oberhalb von 300°C aufheizen. Die Abscheidung der Barrierschicht und der Seedschicht in den Schritten 230 und 240 wird dann auf die heißen Waferoberflächen stattfinden und hohe mechanische Beanspruchungen (Stress) an den Trennflächen (Grenzflächen) zwischen der Barrierschicht und dem Kupfer der darunterliegenden Metallleitung verursachen. Dieser Stress kann zur Void- Bildung an der Grenzfläche der Barrierschicht zu dem Kupfer führen.
Zurück zu Fig. 1, enthält die Multilevel-Kupfer-Damascene-Interconnectstruktur, die in der Figur gezeigt ist, die Barrierschicht 160, die in Schritt 230 gebildet wurde, und die Seedschicht 170, die in Schritt 240 gebildet wurde. Die Barrierschicht 160, die beispielsweise aus Tantal (Ta) oder Tantalnidrid (TaN) besteht, wurde in Schritt 230 auf die heiße Oberfläche des unteren Kupfergrabens 110 abgeschieden. Somit könnten in dem Beispiel von Fig. 1 Interfacevoids an der Grenzfläche zwischen der Barrierschicht 160 und dem unteren Metallgraben 110 auftreten.
Voids an der Grenzfläche stellen ein ernstzunehmendes Zuverlässigkeitsrisiko für das Produkt dar, da sie die Kontakteigenschaften zwischen dem Kupfer in dem Durchgang 120 und dem oberen Metallgraben 140 sowie dem Kupfer des unteren Metallgrabens 110 beeinflussen. Aufgrund von Voids können Kontakte vollständig nutzlos werden, jedoch ist ein ernsteres Problem, dass das Kontaktverhalten sich mit der Zeit ändern und auch von beispielsweise der Temperatur abhängen kann, bei der der Schaltkreis betrieben wird. Somit wird der integrierte Schaltkreis nicht länger zuverlässig arbeiten.
Aus diesem Grund müssen Interfacevoids überwacht (einem Monitoring unterworfen) werden. Jedoch erfordert die Überwachung der Bildung von Interfacevoids die Schritte des Auffindens mehrerer Damascenestrukturen auf dem Wafer, des Querschnittbildens der Strukturen und dann des Untersuchens der Interfacevoids. Um das Auftreten und die Dichte von Interfacevoids zuverlässig zu überwachen, ist es daher notwendig, eine Anzahl verschiedener Strukturen zu untersuchen, da auf ein und demselben Chip einige Strukturen keine Voids aufweisen können, während andere Strukturen Voids haben. Infolge des großen Aufwandes, der mit der Erzeugung von Proben für die Querschnittsanalyse verbunden ist, ist der Inline-Interfacevoid-Überwachungsprozess ein sehr zeitaufwendiger Prozess, der die Entwicklung und Herstellung von integrierten Schaltkreisen ausbremst und ferner die Produktionskosten erhöht.
Die vorliegende Erfindung ist auf ein Verfahren gerichtet, das einige oder alle der vorhergehenden Probleme lösen oder wenigstens reduzieren kann.

ÜBERSICHT ÜBER DIE ERFINDUNG

Die vorliegende Erfindung wurde in Anbetracht der obigen Situation gemacht und zielt auf die Bereitstellung einer Monitortechnik (Überwachungstechnik), die effizienter bezüglich des Zeitaufwandes und der Produktionskosten ist.

Die vorliegende Erfindung stellt folglich ein Verfahren zur Überwachung der Voidbildung in einem Damascene-Interconnectprozess bereit, wobei eine Teststruktur gebildet wird, die wenigstens zwei Damascenestrukturen enthält. Die wenigstens zwei Damascenestrukturen unterscheiden sich in wenigstens einem geometrischen Querschnittsparameterwert. Die Teststruktur wird geschnitten, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen. Die Querschnittsansicht wird dann betrachtet und die Voidbildung in jeder der wenigstens zwei Damascenestrukturen untersucht.

Die Erfindung stellt weiter ein Verfahren zum Überwachen der Bildung von Voids in einem kupferbasierten Dualdamascene-Interconnectprozess bereit. Eine Teststruktur wird gebildet, die wenigstens zwei Damascenestrukturen enthält. Jede der wenigstens zwei Damascenestrukturen umfasst einen oberen Metallgraben, einen unteren Metalgraben und einen Durchgang, der den oberen Metallgraben und den unteren Metallgraben verbindet. Die oberen Metallgräben oder unteren Metallgräben der wenigstens zwei Damascenestrukturen haben unterschiedlichen Breiten. Dann wird die Teststruktur geschnitten, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen. Die Querschnittsansicht wird betrachtet und die Voidbildung in jeder der wenigstens zwei Damascenestrukturen untersucht.

Die Erfindung stellt weiterhin ein Verfahren zur Überwachung von Interfacevoids in einem kupferbasierten Damascene-Interconnectprozess bereit. Eine Teststruktur wird gebildet, die wenigstens zwei Damascenestrukturen enthält. Die wenigstens zwei Damascenestrukturen unterscheiden sich in wenigstens einem geometrischen Querschnittsparameter. Die Teststruktur wird geschnitten, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen. Die Querschnittsansicht wird dann betrachtet und die Voidbildung in jeder Damascenestruktur untersucht. Die Voids sind Interfacevoids.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die beigefügten Zeichnungen sind in die Beschreibung eingefügt und bilden einen Teil derselben, um mehrere Ausgestaltungen der vorliegenden Erfindung zu verdeutlichen. Die Zeichnungen zusammen mit der Beschreibung dienen der Erläuterung der Prinzipien der Erfindung. Die Zeichnungen dienen nur zum Zwecke der Verdeutlichung von Beispielen, wie die Erfindung gemacht und verwendet werden kann, und sind nicht als die Erfindung auf nur die erläuterten und beschriebenen Ausgestaltungen beschränkend aufzufassen. Weitere Merkmale und Vorteile werden aus der folgenden und genaueren Beschreibung der verschiedenen Ausgestaltung der Erfindung erkennbar werden, wie in den beigefügten Zeichnungen verdeutlicht, in denen:
Fig. 1 eine Querschnittsansicht einer Multilevel-Kupferdualdamascene- Interconnectstruktur ist;
Fig. 2 ein Flussdiagramm ist, das einen Prozess der Kupferelektroplattierung verdeutlicht;
Fig. 3a bis 3c Querschnittsansichten von Damascenestrukturen ähnlich der von Fig. 1 vor der Elektroplattierung mit verschiedenen Breiten der oberen Metallgräben sind;
Fig. 4a bis 4c Querschnittsansichten von Damascenestrukturen vor der Elektroplattierung mit verschiedenen Breiten der unteren Metallgräben sind;
Fig. 5a bis 5h Draufsichten von Damascenestrukturen sind, die in einer Teststruktur gemäß einer Ausgestaltung der Erfindung verwendet werden können;
Fig. 6a bis 6h Graphiken sind, die eine Draufsicht auf die unteren Metallgräben bieten, die in den Damascenestrukturen verwendet werden, die in den Fig. 5a bis 5h gezeigt sind;
Fig. 7 eine Draufsicht einer Teststruktur ist, die die Damascenestrukturen der Fig. 5a bis 5h und 6a bis 6h enthält; und
Fig. 8 ein Flussdiagramm ist, das den Prozess der Überwachung der Bildung von Interfacevoids gemäß einer Ausgestaltung der Erfindung verdeutlicht.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Die verdeutlichten Ausgestaltungen der folgenden Erfindung werden unter Bezugnahme auf die Figuren beschrieben werden, wobei gleiche Elemente und Strukturen durch gleiche Bezugsnummern gekennzeichnet sind.
Erfindungsgemäß wird eine Teststruktur bereitgestellt, die die einfache Überwachung der Interfacevoidbildung als eine Funktion geometrischer Parameter gestattet, wie etwa der Breiten der oberen und unteren Metallgräben. In dem Beispiel der Verwendung der Breite der oberen Metallgräben und/oder unteren Metallgräben als geometrische Parameter in der Teststruktur ist die Wirkung einer Änderung dieser Parameter in den Fig. 3 und 4 gezeigt.
Wird zunächst auf die Fig. 3a bis 3c Bezug genommen, so gleichen die Multilayer- Kupfer-Dualdamascene-Interconnectstrukturen, die in diesen Figuren gezeigt sind, der in Fig. 1 gezeigten Struktur in den meisten ihrer Charakteristika. Jedoch sind die Strukturen der Fig. 3a bis 3c gezeigt, bevor der Schritt 250 des Elektroplattierens von Kupfer durchgeführt wird, d. h. der obere Metallgraben 140 und der Durchgang 120 sind noch nicht mit Kupfer gefüllt. Zudem wurde in den Beispielen von Fig. 3a bis 3c die Breite W_bmt des unteren Metallgrabens 110 willkürlich so gewählt, dass sie im Wesentlichen gleich der Breite des Durchgangs 120 ist.
Wie an den Fig. 3a bis 3c gesehen werden kann, unterscheiden sich die Strukturen in den Breiten W_bmt der oberen Metallgräben 140. Während also in Fig. 3a der obere Metallgraben 140 so gewählt worden ist, dass er etwa die gleiche Breite wie der untere Metallgraben 110 hat, ist die Breite des oberen Metallgrabens in Fig. 3b auf etwa das Zweifache der Breite des unteren Metallgrabens 110 angestiegen. In Fig. 3c ist die Breite des oberen Metallgrabens weiter auf einen Wert angewachsen, der nun signifikant größer als die Breite des unteren Metallgrabens 110 ist.
Wenn w_tmt die Breite des oberen Metallgrabens 140 und w_bmt die Breite des unteren Metallgrabens 110 bezeichnen, sind die in Fig. 3a gewählten Breiten somit von im Wesentlichen dem gleichen Wert

w_tmt = w_bmt

wohingegen in den Fig. 3b und 3c

w_tmt > w_bmt.

in einem verdeutlichenden Ausführungsbeispiel können Strukturen durch Aufweiten des unteren Metallgrabens 110 der Struktur von Fig. 3a aufgebaut werden, in denen

w_tmt < w_bmt.
Es wurde festgestellt, dass das Auftreten und die Dichte von Interfacevoids von der Breite W_tmt des oberen Metallgrabens 140 wie in Fig. 3a bis 3c gezeigt so abhängen, dass die Voiddichte mit der Breite des oberen Metallgrabens zunimmt. Wie in Fig. 3a gesehen werden kann, gibt es keinen Interfacevoid an der Grenzfläche zwischen der Barrierschicht 160 und dem unteren Metallgraben 110. In Fig. 3b, wo die Breite des oberen Metallgrabens 140 erhöht worden ist, treten Interfacevoids an der Grenzfläche auf, und die Voiddichte ist in Fig. 3c nochmals erhöht, wobei die Breite des oberen Metallgrabens 140 weiter erhöht worden ist. Somit kann die Breite des oberen Metallgrabens 140 ein geometrischer Parameter von Bedeutung für die Bildung von Interfacevoids in einem Damascenezwischenverbindungsprozess sein.
Ein ähnliches Verhalten bezüglich des Auftretens und der Dichte von Interfacevoids kann in Damascenestrukturen mit verschiedenen Breiten des unteren Metallgrabens aufgefunden werden. Dies ist in den Fig. 4a bis 4c dargestellt, wo die Struktur von Fig. 4a identisch mit der Struktur von Fig. 3c ist. Die in den Fig. 4b und 4c gezeigten Damascenestrukturen unterscheiden sich von der der Fig. 4a darin, dass sie größere Breiten des jeweiligen unteren Metallgrabens 110 aufweisen. Während in dem Beispiel von Fig. 4b die Breite W_bmt des unteren Metallgrabens noch kleiner als die Breite des oberen Metallgrabens gewählt wurde

w_bmt < w_tmt,

ist die Breite des unteren Metallgrabens 110 in der Struktur von Fig. 4c auf einen Wert erhöht, der die Breite des oberen Metallgrabens 140 übersteigt

w_bmt > w_tmt.
Wie aus den Fig. 4a bis 4c gesehen werden kann, reduziert die Zunahme der Breite W_bmt des unteren Metallgrabens 110 die Interfacevoiddichte. Während in der Struktur von Fig. 4b noch gesehen werden kann, dass Interacevoids an der Grenzfläche zwischen der Barrierschicht 160 und dem in den unteren Metallgraben 110 gefüllten Kupfer gebildet werden, können keine Interfacevoids in der Struktur von Fig. 4c detektiert werden. Es ist folglich zu erkennen, dass ein anderer geometrischer Parameter von Damascenestrukturen, der die Bildung von Interfacevoids beeinflusst, die Breite W_bmt des unteren Metallgrabens 110 ist.
Während die Breite des oberen Metallgrabens 140 und die Breite des unteren Metallgrabens 110 bisher als geometrischer Parameter diskutiert worden sind, die die Bildung von Interfacevoids beeinflussen, können andere geometrische Querschnittsparameter, die die Strukturen definieren, die Bildung von Voids ebenfalls beeinflussen. Geometrische Querschnittsparameter sind Parameter mit Werten, die durch Untersuchung einer Querschnittsansicht der jeweiligen Struktur ermittelt werden können. Da beispielsweise die Breite des unteren Metallgrabens 110 ein Maß für das Metallvolumen unterhalb des Durchgangs 120 ist, kann die Tiefe oder jedes andere geometrische Maß des unteren Metallgrabens 110 ein anderer relevanter Parameter sein. Ferner sind die Interfacevoids, wie oben erwähnt, das Ergebnis von mechanischem Stress in Folge von hohen Waferoberflächentemperaturen während der Bildung der Barrierschicht 160 und/oder der Seedschicht 170. Die Erfindung beinhaltet folglich die Auswahl solcher geometrischer Parameter, die den Wärmetransfer von und zu der Grenzfläche beeinflussen. Beispielsweise könnte die Breite des Durchgangs 120 die Länge des Durchgangs 120, d. h. die Dicke der Schicht 130, die Dicke der Barrierschicht 160 und der Seedschicht 170, die Rauhigkeit oder Ebenheit der Grenzfläche zwischen der Barrierschicht 160 und dem unteren Metallgraben 110, das Verhältnis der Breite des unteren Metallgrabens zu der Breite des Durchgangs 120, usw. zum Abschätzen der Qualität der Damascenestrukturen verwendet werden und somit zur Abschätzung der Qualität und Stabilität des betreffenden Prozesses.
Unter Verwendung von solchen Damascenestrukturen und insbesondere der Strukturen, die in den Fig. 3a bis 3c und 4a bis 4c gezeigt sind, kann eine Teststruktur gebildet werden, die so geschnitten werden kann, dass sie eine Querschnittsansicht auf alle oder einige der Damascenestrukturen eröffnet. Wenn beispielsweise eine Teststruktur aus den in den Fig. 3a bis 3c gezeigten Damascenestrukturen gebildet wird, diese Teststruktur geschnitten wird, um die Querschnittsansichten der Fig. 3a bis 3c zu zeigen, und diese Ansichten betrachtet und die Voidbildung in diesen Strukturen untersucht wird, kann festgestellt werden, dass es eine kritische Breite des oberen Metallgrabens gibt, die irgendwo zwischen den Breiten der oberen Metallgräben 140 der Strukturen von Fig. 3a und 3b liegt. Es kann folglich in diesem Beispiel geschlussfolgert werden, dass Damascenestrukturen mit Breiten der oberen Metallgräben unterhalb dieses kritischen Wertes im Wesentlichen keine Interfacevoids aufweisen werden, wohingegen Strukturen mit breiteren oberen Metallgräben 140 sehr wahrscheinlich eine signifikante Menge an Voids aufweisen werden und somit möglicherweise nicht zuverlässig arbeiten. Die Erfindung gestattet folglich in vorteilhafter Weise die Überwachung des Auftretens und der Dichte von Interfacevoids in Abhängigkeit von geometrischen Designparametern wie etwa der Breite des oberen Metallgrabens, einfach indem ein Schnitt durchgeführt und die Querschnittsansicht dieses Schnittes untersucht wird, beispielsweise unter Verwendung eines FIB-(Focused Ion Beam, fokussierter Ionenstrahl) und eines SEM-(Scanning Electron Microscopy, Rasterelektronenmikroskop)Tools.
Während eine Teststruktur, die die Damascenestrukturen der Fig. 3a bis 3c enthält, verwendet werden kann, um eine kritische Breite des oberen Metallgrabens zu bestimmen, kann eine entsprechende kritische Breite des unteren Metallgrabens bestimmt werden, wenn die Damascenestrukturen der Fig. 4a bis 4c verwendet werden. In diesem Beispiel kann die kritische Breite des unteren Metallgrabens, wenn die Querschnittsansichten der Fig. 4a bis 4c untersucht werden, auf irgendwo zwischen den Breiten der unteren Metallgräben der Fig. 4b und 4c liegend bestimmt werden. Wenn dieser kritische Wert bestimmt worden ist, kann somit die Schlussfolgerung gezogen werden, dass Damascenestrukturen mit breiteren unteren Metallgräben 110 keine Interfacevoids gebildet haben werden.
Die kritische Breite des oberen Metallgrabens und die kritische Breite des unteren Metallgrabens können jeweils von den jeweiligen Breiten des anderen Grabens abhängen. Wenn beispielsweise eine Teststruktur gebildet wird, die Damascenestrukturen ähnlich denen der Fig. 3a bis 3c enthalten, die sich aber von diesen Strukturen darin unterscheiden, dass sie breitere untere Metallgräben 110 aufweisen, wird die kritische Breite des oberen Metallgrabens ansteigen. Es ist somit besonders vorteilhaft, eine Teststruktur auszubilden, die mehrere Serien von Damascenestrukturen enthält. Beispielsweise kann in einem Ausführungsbeispiel eine Teststruktur eine erste Serie entsprechend den Fig. 3a bis 3c enthalten und eine zweite Serie, die diesen Strukturen ähnlich ist aber breitere untere Metallgräben 110 aufweist. In einem anderen Ausführungsbeispiel können zwei Serien enthalten sein, die in Übereinstimmung mit den Strukturen der Fig. 4a bis 4c stehen und verschiedene Breiten der oberen Metallgräben aufweisen. Eine weitere Ausführungsform würde darin bestehen, verschiedene Serien gemäß beider Ansätze zu haben, den Fig. 3a bis 3c und den Fig. 4a bis 4c.
Wie oben erwähnt, sind die Breiten der oberen Metallgräben und die Breiten der unteren Metallgräben nicht die einzig möglichen geometrischen Parameter. Es liegt folglich im Rahmen der Erfindung, andere Damascenestrukturserien aufzunehmen, die verwendet werden können, um kritische Werte weiterer geometrischer Parameter zu bestimmen.
Wird nun zu den Fig. 5a bis 5h übergegangen, so sind Damascenestrukturen in verschiedenen Draufsichten gezeigt, die in einer Teststruktur verwendet werden können. In diesen Zeichnungen kann gesehen werden, dass die oberen Metallgräben 140 verschiedene Breiten aufweisen. Weiterhin sind Durchgänge 120 vorhanden. Es ist anzumerken, dass die Anzahl von vier Durchgängen 120 in jedem oberen Metallgraben 140, wie dies in den Fig. 5a bis 5h angewendet wird, willkürlich gewählt worden ist. Es würde prinzipiell genügen, einen Durchgang vorzusehen, jedoch kann es vorteilhaft sein, mehr als einen Durchgang in jeder Damascenestruktur zu haben, da dies den tatsächlichen Bauelementstrukturen entspricht und bei der Wahl, wo der Schnitt anzusetzen ist, eine größere Freiheit gewährt.
Fig. 6a bis 6h sind Draufsichten der unteren Metallgräben 110 in den in den jeweiligen Fig. 5a bis 5h gezeigten Damascenestrukturen. Die Breite des unteren Metallgrabens ist wiederum in diesen Damascenestrukturen verändert. Wie beispielsweise aus einem Vergleich der Fig. 5d mit 6d und 5h mit 6h gesehen werden kann, variiert eine Teststruktur, die diese Damascenestrukturen enthält, die Breiten der oberen Metallgräben und die Breiten der unteren Metallgräben so, dass ein Bereich abgedeckt wird, der sowohl

w_tmt > w_bmt

als auch

w_tmt < w_bmt

enthält.
Eine solche Teststruktur ist in Fig. 7 gezeigt. Weiterhin ist in dieser Figur ein Beispiel der Durchführung eines Schnittes gezeigt. In diesem Schnitt wurde die zweite Reihe von Durchgängen für die Untersuchung ausgewählt. Obwohl andere Anordnungen von Damascenestrukturen in einer solchen Teststruktur möglich wären, ist es vorteilhaft, die Damascenestrukturen in einem eindimensionalen Array, wie in Fig. 7 gezeigt, anzuordnen, da dies den Schnittprozess vereinfacht.
Wird zu Fig. 8 übergegangen, so beginnt der Prozess der Überwachung der Bildung von Interfacevoids gemäß einer Ausgestaltung der Erfindung mit dem Schritt 810 des Auffindens der Teststruktur, die im Voraus gebildet worden ist. Ist die Teststruktur einmal aufgefunden, wird sie ausgerichtet und orientiert, um in Schritt 820 den Schnitt durchzuführen. Wie oben erwähnt, gestattet die Erfindung in vorteilhafter Weise das Sammeln all der notwendigen Informationen über die Voidbildung einfach durch das Auffinden nur einer (Test-)Struktur und die Durchführung nur eines Schnittes.
Es wird dann in Schritt 830 festgestellt, ob Interfacevoids in allen oder einigen der getesteten Damascenestrukturen vorhanden sind, und die Voidparameter werden in Bezug zu den geometrischen Parametern in Schritt 840 ausgewertet. Voidparameter sind beispielsweise das Auftreten von Voids, die Größe von Voids und die Dichte von Voids.
Während die Erfindung mit Bezug auf physikalische Ausführungsformen, die gemäß der Erfindung konstruiert sind, beschrieben worden ist, wird Fachleuten ersichtlich sein, dass verschiedene Modifikationen, Variationen und Verbesserungen der vorliegenden Erfindung im Lichte der obigen Lehren und innerhalb des Bereichs der beigefügten Patentansprüche durchgeführt werden können, ohne von der Idee und dem beabsichtigten Umfang der Erfindung abzuweichen.
Während die Erfindung beispielsweise im Zusammenhang mit Multilevel-Kupfer- Dualdamascene-Interconnectstrukturen beschrieben worden ist, die Seed- und Barrierschichten aufweisen, ist erkennbar, dass die Erfindung von besonderen Vorteilen in diesen Strukturen, jedoch nicht auf diese Technik beschränkt ist. Beispielsweise könnte die Monitoring-Technik der Erfindung auf andere Metalle als Kupfer angewendet werden. Weiterhin sind Teststrukturen auch in Single-Damascene- Interconnectprozessen von Nutzen. Es ist Fachleuten weiterhin ersichtlich, dass die Erfindung nicht auf die Überwachung der Bildung von Voids, die an der Grenzfläche von Barrierschicht 160 und unterem Metallgraben 110 auftreten, beschränkt ist. Die Erfindung kann stattdessen verwendet werden, um die Bildung anderer Voids zu überwachen, die in Damascenestrukturen gebildet werden.
Es sollte verstanden werden, dass die Formen der Erfindung, die hier beschrieben worden sind, die gegenwärtig bevorzugten Ausführungsformen sind.

Claims

1. Verfahren zur Überwachung der Voidbildung in einem Damascene- Interconnectprozess, wobei das Verfahren umfasst:
Bilden einer Teststruktur, die wenigstens zwei Damascenestrukturen enthält, wobei sich die wenigstens zwei Damascenestrukturen in wenigstens einem geometrischen Querschnittsparameterwert unterscheiden;
Schneiden der Teststruktur, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen;
Betrachten der Querschnittsansicht; und
Untersuchen der Voidbildung in jeder der wenigstens zwei Damascenestrukturen.

2. Verfahren nach Anspruch 1, wobei die wenigstens zwei Damascenestrukturen Multileveldamascene-Interconnectstrukturen sind.

3. Verfahren nach Anspruch 2, wobei jede der wenigstens zwei Multileveldamascene-Interconnectstrukturen einen unteren Metallgraben und einen oberen Metallgraben aufweisen, wobei der untere Metallgraben und der obere Metallgraben durch wenigstens einen Durchgang miteinander verbunden sind.

4. Verfahren nach Anspruch 3, wobei der untere Metallgraben mit Kupfer gefüllt ist.

5. Verfahren nach Anspruch 3, wobei der obere Metallgraben mit Kupfer gefüllt ist.

6. Verfahren nach Anspruch 3, wobei die wenigstens zwei Multileveldamascene- Interconnectstrukturen verschiedene Breiten der oberen Metallgräben und im Wesentlichen die gleichen Breiten der unteren Metallgräben aufweisen.

7. Verfahren nach Anspruch 3, wobei die wenigstens zwei Multileveldamascene- Interconnectstrukturen verschiedene Breiten der unteren Metallgräben und im Wesentlichen die gleichen Breiten der oberen Metallgräben aufweisen.

8. Verfahren nach Anspruch 3, wobei die wenigstens zwei Multileveldamascenestrukturen verschiedene Breiten der oberen Metallgräben und verschiedene Breiten der unteren Metallgräben aufweisen.

9. Verfahren nach Anspruch 8, wobei die Bildung einer Teststruktur umfasst:
Bilden einer ersten Serie von Damascenestrukturen mit variierenden Breiten der oberen Metallgräben und im Wesentlichen der gleichen Breite der unteren Metallgräben; und
Bilden einer zweiten Serie von Damascenestrukturen mit variierenden Breiten der unteren Metallgräben und im Wesentlichen der gleichen Breite der oberen Metallgräben, wobei die erste und zweite Serie in einem eindimensionalen Array gebildet sind.

10. Verfahren nach Anspruch 8, wobei einer der wenigstens zwei Damascenestrukturen einen unteren Metallgraben aufweist, der breiter ist als der obere Metallgraben, wohingegen der andere der wenigstens zwei Damascenestrukturen einen oberen Metallgraben aufweist, der breiter als der untere Metallgraben ist.

11. Verfahren nach Anspruch 3, wobei die Bildung einer Teststruktur die Bildung einer ersten und zweiten Serie von Damascenestrukturen beinhaltet und in der ersten Serie die Breiten entweder der oberen Metallgräben oder der unteren Metallgräben alle auf einen ersten vorbestimmten Wert eingestellt sind, in der zweiten Serie die Breiten derjenigen Gräben, die in der ersten Serie ausgewählt worden sind, um Breiten des ersten Wertes zu haben, auf einen zweiten vorbestimmten Wert eingestellt sind, der erste Wert von dem zweiten Wert verschieden ist, und die Gräben in der ersten und der zweiten Serie, die nicht ausgewählt worden sind, um Breiten des ersten oder zweiten Wertes aufzuweisen, Breiten haben, die innerhalb jeder Serie variieren.

12. Verfahren nach Anspruch 1, wobei der Damascene-Interconnectprozess ein kupferbasierter Damascene-Interconnectprozess ist.

13. Verfahren nach Anspruch 2, wobei der kupferbasierte Damascene- Interconnectprozess einen Kupferelektroplattierungsprozess enthält.

14. Verfahren nach Anspruch 13, wobei die wenigstens zwei Damascenestrukturen jeweils wenigstens eine Barrierschicht und/oder eine Kupferseedschicht umfassen.

15. Verfahren nach Anspruch 14, wobei die wenigstens eine Barrierschicht und/oder Seedschicht die Seitenwände und den Boden eines Durchgangs bedecken, um eine Grenzfläche zu einem unteren Metallgraben der Damascenestrukturen zu bilden.

16. Verfahren nach Anspruch 15, wobei die Voidbildung die Bildung von Voids an der Grenzfläche zwischen der wenigstens einen Barrierschicht und/oder Seedschicht und dem unteren Metallgraben ist.

17. Verfahren nach Anspruch 1, wobei die wenigstens zwei Damascenestrukturen Single-Damascenestrukturen sind.

18. Verfahren nach Anspruch 1, wobei die wenigstens zwei Damascenestrukturen Dual-Damascenestrukturen sind.

19. Verfahren nach Anspruch 1, wobei das Schneiden und Betrachten durchgeführt wird unter Verwendung eines FIB-(Focused Ion Beam) und eines SEM-(Scanning Electron Microscopy) Tools.

20. Verfahren nach Anspruch 1, wobei die Untersuchung der Voidbildung die Detektion des Auftretens von Voids umfasst.

21. Verfahren nach Anspruch 1, wobei die Untersuchung der Voidbildung die Bestimmung der Größe von Voids umfasst.

22. Verfahren nach Anspruch 1, wobei die Untersuchung der Voidbildung die Bestimmung der Dichte von Voids umfasst.

23. Verfahren zur Überwachung der Bildung von Voids in einem kupferbasierten Dualdamascene-Interconnectprozess, wobei das Verfahren umfasst:
Bilden einer Teststruktur, die wenigstens zwei Damascenstrukturen enthält, wobei jede der wenigstens zwei Damascenestrukturen einen oberen Metallgraben, einen unteren Metallgraben und einen Durchgang umfasst, der den oberen Metallgraben und den unteren Metallgraben miteinander verbindet, wobei die oberen oder unteren Metallgräben der wenigstens zwei Damascenestrukturen verschiedene Breiten aufweist;
Schneiden der Teststruktur, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen;
Betrachten der Querschnittsansicht; und
Untersuchen der Voidbildung in jeder der wenigstens zwei Damascenestrukturen.

24. Verfahren nach Anspruch 23, wobei der kupferbasierte Damascene- Interconnectprozess einen Kupferelektroplattierungsprozess enthält.

25. Verfahren nach Anspruch 23, wobei die wenigstens zwei Damascenestrukturen wenigstens eine Barrierschicht und/oder eine Kupferseedschicht umfassen und wobei das Verfahren verwendet wird zur Überwachung der Bildung von Voids an der Grenzfläche zwischen der wenigstens einen Barrierschicht und/oder Seedschicht und dem unteren Metallgraben.

26. Verfahren nach Anspruch 23, wobei die wenigstens zwei Multileveldamascene- Interconnectstrukturen verschiedene Breiten der oberen Metallgräben und verschiedene Breiten der unteren Metallgräben aufweisen.

27. Verfahren nach Anspruch 26, wobei die Bildung einer Teststruktur umfasst:
Bilden einer ersten Serie von Damascenestrukturen mit variierenden Breiten der oberen Metallgräben und im Wesentlichen der gleichen Breite der unteren Metallgräben; und
Bilden einer zweiten Serie von Damascenestrukturen mit variierenden Breiten der unteren Metallgräben und im Wesentlichen der gleichen Breite der oberen Metallgräben;
wobei die erste und zweite Serie in einem eindimensionalen Array gebildet werden.

28. Verfahren nach Anspruch 26, wobei eine der wenigstens zwei Damascenestruktren einen unteren Metallgraben aufweist, der breiter als der obere Metallgraben ist, wohingegen die andere der wenigstens zwei Damascenestrukturen einen oberen Metallgraben aufweist, der breiter als der untere Metallgraben ist.

29. Verfahren nach Anspruch 23, wobei die Untersuchung der Voidbildung die Detektion des Auftretens von Voids umfasst.

30. Verfahren nach Anspruch 23, wobei die Untersuchung der Voidbildung die Bestimmung der Größe von Voids umfasst.

31. Verfahren nach Anspruch 23, wobei die Untersuchung der Voidbildung die Bestimmung der Dichte von Voids umfasst.

32. Verfahren nach Anspruch 23, wobei das Schneiden und Betrachten durchgeführt wird unter Verwendung eines FIB-(Focused Ion Beam) und eines SEM-(Scanning Electron Microscopy) Tools.

33. Verfahren zum Überwachen der Bildung von Interfacevoids in einem kupferbasierten Damascene-Interconnectprozess, wobei das Verfahren umfasst:
Bilden einer Teststruktur, die wenigstens zwei Damascenestrukturen enthält, wobei sich die wenigstens zwei Damascenestrukturen in wenigstens einem geometrischen Querschnittsparameterwert unterscheiden;
Schneiden der Teststruktur, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen;
Betrachten der Querschnittsansicht; und
Untersuchen der Voidbildung in jeder der wenigstens zwei Damascenstrukturen, wobei die Voids Interfacevoids sind.

34. Verfahren nach Anspruch 33, wobei jede der wenigstens zwei Damascenestrukturen einen mit Kupfer gefüllten unteren Metallgraben, einen mit Kupfer gefüllten oberen Metallgraben und wenigstens einen mit Kupfer gefüllten Durchgang umfasst, der den unteren Metallgraben und den oberen Metallgraben verbindet.

35. Verfahren nach Anspruch 34, wobei die oberen Metallgräben oder die unteren Metallgräben der wenigstens zwei Damascenestrukturen verschiedene Breiten aufweisen und die anderen der oberen und unteren Metallgräben der wenigstens zwei Damascenestrukturen im Wesentlichen die gleiche Breite hat.

36. Verfahren nach Anspruch 35, wobei jede der wenigstens zwei Damascenestrukturen Multileveldamascene-Interconnectstrukturen mit verschiedenen Breiten der oberen Metallgräben und verschiedenen Breiten der unteren Metallgräben sind.

37. Verfahren nach Anspruch 36, wobei die Bildung einer Teststruktur umfasst:
Bilden einer ersten Serie von Damascenestrukturen mit variierenden Breiten der oberen Metallgräben und im Wesentlichen der gleichen Breite der unteren Metallgräben; und
Bilden einer zweiten Serie von Damascenestrukturen mit variierenden Breiten der unteren Metallgräben und im Wesentlichen der gleichen Breite der oberen Metallgräben, wobei die erste und zweite Serie in einem eindimensionalen Array gebildet werden.

38. Verfahren nach Anspruch 36, wobei eine der wenigstens zwei Damascenestrukturen einen unteren Metallgraben aufweist, der breiter als der obere Metallgraben ist, wohingegen die andere der wenigstens zwei Damascenestrukturen einen oberen Metallgraben aufweist, der breiter als der untere Metallgraben ist.

39. Verfahren nach Anspruch 33, wobei der kupferbasierte Damascene- Interconnectprozess ein Dualdamasceneprozess ist, der einen Kupferelektroplattierungsprozess enthält, und wobei die wenigstens zwei Damascenestrukturen eine Barrierschicht und eine Kupferseedschicht umfassen.

40. Verfahren nach Anspruch 33, wobei das Schneiden und Betrachten unter Verwendung eines FIB-(Focused Ion Beam) und eines SEM-(Scanning Electron Microscopy) Tools durchgeführt wird.

41. Verfahren nach Anspruch 33, wobei die Untersuchung der Voidbildung die Detektion des Auftretens von Voids umfasst.

42. Verfahren nach Anspruch 33, wobei die Untersuchung der Voidbildung die Bestimmung der Größe von Voids umfasst.

43. Verfahren nach Anspruch 33, wobei die Untersuchung der Voidbildung die Bestimmung der Dichte von Voids umfasst.

44. Integrierter Schaltkreis-Chip, der ein Halbleitersubstrat umfasst, das eine Teststruktur trägt, die wenigstens zwei Damascenestrukturen enthält, wobei sich die wenigstens zwei Damascenestrukturen in wenigstens einem geometrischen Querschnittsparameterwert unterscheiden, und wobei die Teststruktur zur Überwachung der Voidbildung in einem Damascene-Interconnectprozess schneidbar ist, um eine Querschnittsansicht der wenigstens zwei Damascenestrukturen zu zeigen.

45. Computerlesbares Speichermedium, das Daten speichert, die eine Teststruktur definieren, die wenigstens zwei Damascenestrukturen enthält, wobei sich die wenigstens zwei Damascenestrukturen in wenigstens einem geometrischen Querschnittsparameter unterscheiden, und wobei die Teststruktur zur Überwachung der Voidbildung in einem Damascene-Interconnectprozess schneidbar ist, um eine Querschnittsansicht auf die wenigstens zwei Damascenestrukturen zu zeigen.