DE10141839A1 - Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche - Google Patents

Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche

Info

Publication number
DE10141839A1
DE10141839A1 DE10141839A DE10141839A DE10141839A1 DE 10141839 A1 DE10141839 A1 DE 10141839A1 DE 10141839 A DE10141839 A DE 10141839A DE 10141839 A DE10141839 A DE 10141839A DE 10141839 A1 DE10141839 A1 DE 10141839A1
Authority
DE
Germany
Prior art keywords
covering layer
layer
cover layer
covering
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10141839A
Other languages
English (en)
Inventor
Dirk Efferenn
Hans-Peter Moll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10141839A priority Critical patent/DE10141839A1/de
Publication of DE10141839A1 publication Critical patent/DE10141839A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

Es wird ein Verfahren zum selektiven Freilegen einer ersten Struktur mit einer großen Fläche gegenüber einer zweiten Struktur mit einer kleinen Fläche beschrieben. Dabei wird auf die erste und zweite Struktur eine Abdeckschicht in der Weise aufgebracht, dass über der ersten Struktur eine größere Dicke als über der zweiten Struktur ausgebildet wird. Anschließend wird auf die Abdeckschicht eine weitere Abdeckschicht mit einer konformen Dicke aufgebracht. Die weitere Abdeckschicht wird mit einem Polierverfahren abgetragen, bis die Abdeckschicht freigelegt ist. Anschließend wird die Abdeckschicht selektiv gegenüber der weiteren Abdeckschicht abgetragen und somit die erste Struktur 1 freigelegt.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer selbstjustierenden Maske gemäß dem Oberbegriff des Patent­ anspruchs 1.
Verfahren zur Herstellung einer selbstjustierenden Maske sind in der Halbleitertechnik in den verschiedensten Gebieten bekannt und werden beispielsweise zur präzisen Positionierung eines Halbleitertransistors verwendet. Ein entsprechendes Verfahren ist in DE 195 48 058 A1 beschrieben. In diesem Ver­ fahren werden gleichmäßig beabstandete Strukturen mit einer Abdeckschicht überfüllt und anschließend die Abdeckschicht bis auf die Oberflächen der Strukturen abgetragen. Die Struk­ turen werden anschließend entfernt und auf diese Weise eine definierte Maske für die Ausbildung einer Gate-Elektrode eines Transistors verwendet.
Bei einer Vielzahl von Bauelementen, insbesondere Halbleiter­ bauelementen werden Strukturen mit verschieden großen Flä­ chenbereichen verwendet. Die Strukturen weisen im wesent­ lichen die gleiche Höhe auf. Je nach Anwendungsfall ist es vorteilhaft, nur die Strukturen mit großen Flächen zu bear­ beiten und die Strukturen mit kleinen Flächen über eine Maske abzudecken. Zur Herstellung der Maske werden beispielsweise photolithographische Verfahren eingesetzt, die jedoch relativ aufwendig und nicht selbstjustierend sind.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung einer selbstjustierenden Maske für eine selektive Freilegung einer ersten Struktur mit einer großen Fläche gegenüber einer zweiten Struktur mit einer kleinen Fläche bereitzustellen.
Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Ein wesentlicher Vorteil des erfindungs­ gemäßen Verfahrens besteht darin, dass durch einfache Ab­ scheideverfahren zwei Abdeckschichten und einem anschließen­ den Abtragungsverfahren der zuletzt abgeschiedenen Abdeck­ schicht eine selektive Freilegung einer ersten Struktur mit einer großen Fläche gegenüber einer zweiten Struktur mit einer kleinen Fläche erreicht wird.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Vorzugsweise wird als Abdeckschicht eine Siliciumoxidschicht verwendet. Siliciumoxid weist den Vorteil auf, dass es kompa­ tibel zu verschiedensten Halbleiterherstellverfahren ist und sowohl in bezug auf die Herstellung als auch in bezug auf die Eigenschaften gut beherrschbar ist.
Als einfaches Abscheideverfahren eignet sich ein Plasmaab­ scheideprozess. Vorzugsweise wird das Siliciumoxid bei einem Druck von 2 bis 20 mTorr abgeschieden.
Eine schnelle Herstellung der Abdeckschicht wird erreicht, wenn gleichzeitig ein Rücksputtervorgang durchgeführt wird. Der Rücksputtervorgang entfernt insbesondere im Kantenbereich Material und erzeugt dadurch eine Flanke, die vorzugsweise einen 45°-Winkel aufweist.
Eine präzise Freilegung der ersten Struktur wird erreicht, wenn die Abdeckschicht über der ersten Struktur eine kon­ stante Dicke aufweist.
Die Erfindung wird im folgenden anhand der Figuren erläutert. Es zeigen:
Fig. 1 ein Substrat mit Strukturen unterschiedlicher Ober­ flächengröße;
Fig. 2 eine modellhafte Abschätzung der Ausbildung der Ober­ flächenstruktur der Abdeckschicht;
Fig. 3 einen Verfahrensstand, bei dem auf die Abdeckschicht 4 eine weitere Abdeckschicht aufgebracht ist;
Fig. 4 einen Verfahrensstand, bei dem die erste Struktur, die eine große Oberfläche aufweist, selektiv freigelegt ist; und
Fig. 5 eine schematische Darstellung eines Gasreaktors zur Durchführung des erfindungsgemäßen Verfahrens,
Fig. 1 zeigt eine Anordnung einer ersten und einer zweiten Struktur 1, 2, die in diesem Ausführungsbeispiel aus einem Halbleitersubstrat 7 herausgebildet wurden. Das Halbleiter­ substrat ist vorzugsweise aus Silicium aufgebaut. Die erste und zweite Struktur 1, 2 stellen in einer einfachen Aus­ führungsform Stege dar, die unterschiedlich große Struktur­ oberflächen aufweisen. Die erste Struktur 1 weist einen grö­ ßeren Querschnitt als die zweite Struktur 2 auf. Die erste Struktur 1 und die zweite Struktur 2 weisen eine erste bzw. zweite Strukturoberfläche 8, 9 auf, die auf einer annähernd gleichen Höhe angeordnet sind. Vorzugsweise sind die erste und die zweite Strukturoberfläche auf der gleichen Höhe ange­ ordnet.
In einer Ausführungsform ist zwischen der ersten und der zweiten Struktur ist eine dritte Struktur 3 ausgebildet, die ebenfalls die Form eines Steges aufweist. Die dritte Struktur weist eine dritte Strukturoberfläche 10 auf, die auf an­ nähernd gleicher Höhe mit der ersten und zweiten Struktur­ oberfläche 8, 9 ausgebildet ist.
Die in Fig. 1 dargestellte erste, zweite und dritte Struktur können aus einem beliebigen Material herstellt werden, wobei jedoch die Ausbildung in Form eines Halbleitermaterials, ins­ besondere aus Silicium einen wichtigen Anwendungsbereich der Erfindung darstellt. Vorzugsweise sind die erste, zweite und dritte Struktur 1, 2, 3 aus kristallinem Silicium, Poly­ silicium, Siliciumoxid oder Siliciumnitrid hergestellt. Die erste und die zweite Strukturoberfläche 8, 9 weisen eine unterschiedliche Flächengröße auf.
Vorzugsweise ist die erste Strukturoberfläche in einer Dimen­ sion größer als das Dreifache der Höhe der ersten Struktur bzw. der Grabentiefe. Die zweite Strukturoberfläche ist in einer Dimension kleiner als das 1,5-fache der Höhe der zwei­ ten Struktur bzw. der Grabentiefe. Vorzugsweise weisen die erste und zweite Strukturoberfläche eine rechteckförmige Fläche auf. Die Seitenkanten der ersten Strukturoberfläche sind größer als das Dreifache der Grabentiefe. Die Seiten­ kanten der zweiten Strukturoberfläche sind kleiner als das 1,5-fache der Grabentiefe.
Bei der Herstellung von Halbleiterstrukturen kann es von Vor­ teil sein, die erste Struktur 1 selektiv bearbeiten zu kön­ nen. Dazu ist es bisher bekannt, über photolithographische Verfahren entsprechende Masken zu erstellen. Die Erstellung der Maske mit einem photolithographischen Verfahren erfordert eine präzise Justierung der Maske auf die erste Struktur 1, um diese selektiv bearbeiten zu können. Dies ist insbesondere bei relativ kleinen Strukturen und kleinen Abständen zwischen den Strukturen, wie sie in der Halbleitertechnologie insbe­ sondere auf dem Gebiet der integrierten Schaltungen wie z. B. der Speichertechnologie eingesetzt werden, sehr aufwendig.
Die Erfindung zeigt einen Lösungsweg auf, mit dem selektiv eine erste Struktur mit einer großen Strukturoberfläche 8 gegenüber einer zweiten Struktur 2 mit einer kleineren Struk­ turoberfläche 9 maskiert werden kann. Dazu wird auf das Substrat 7 und die erste, zweite und dritte Struktur 1, 2, 3 eine Abdeckschicht 4 aufgebracht, und zwar in der Weise, dass sich über dem ersten Substrat 1 eine größere Dicke der Ab­ deckschicht 4 ausbildet, die über eine Flanke auf eine klei­ nere Dicke der Abdeckschicht 4 über der zweiten Struktur 2 abfällt. Dabei ist es erforderlich, dass das Ende 11 der Flanke 12 seitlich versetzt zur zweiten Substratoberfläche 9 angeordnet ist. Die nach dem Abscheideprozess aufgebrachte Abdeckschicht 4 weist eine erste Oberflächenstruktur 5 auf.
Die Abdeckschicht 4 wird vorzugsweise mit einem HDP-TEOS-Pro­ zess vorzugsweise in Form einer Siliciumdioxidschicht oder einer Siliciumnitridschicht als Abdeckschicht 4 abgeschieden. Vorzugsweise wird als Abdeckschicht ein Material verwendet, das gegenüber dem Material der zweiten Struktur 2 eine Selek­ tivität in bezug auf einen Abtragprozess aufweist, da die Ab­ deckschicht 4 im weiteren Verfahrensverlauf als resistente Maske zum Bearbeiten der zweiten Struktur 2 verwendet wird.
Bei dem HDP-Prozess wird mit einem plasmaunterstützten Gasab­ scheideverfahren die Abdeckschicht 4 auf das Substrat 7 und die erste, zweite und dritte Struktur 1, 2, 3 abgeschieden. Aufgrund der strukturierten Oberfläche entstehen beim Ab­ scheideprozess Stufen in der Abdeckschicht 4. Zusätzlich wer­ den die Stufen der Abdeckschicht 4 über einen Sputterprozess in geneigte Flanken umgewandelt. Als Abscheidegas wird bei­ spielsweise Silan (SiH4), Sauerstoff und als Sputtergas Argon oder Helium eingesetzt. Zur Herstellung einer Nitridschicht wird zusätzlich zu Silan Nitrid (N2) als Arbeitsgas verwen­ det. Soll beispielsweise eine phosphordotierte Oxidschicht hergestellt werden, wird zusätzlich Silan, Sauerstoff und Phosphin (PH3) verwendet.
Der Sputterprozess wird in der Weise eingestellt, dass sich eine Flanke im Übergangsbereich zwischen zwei unterschiedlich hoch angeordneten Oberflächen der Abdeckschicht 4 vorzugs­ weise mit einem Winkel von ungefähr 45° einstellt. Versuche haben gezeigt, dass eine bevorzugte Ausbildung einer Flanke mit einer Sputterleistung von 500 Watt erreicht wird. Weiter­ hin haben Versuche gezeigt, dass eine besondere Güte der Ab­ deckschicht 4 bei einem Druck des Abscheideverfahrens von 2 bis 20 mTorr erreicht wird. Das Gasplasma, das den Abschei­ deprozess unterstützt, wird vorzugsweise mit einer Hoch­ frequenzleistung von 1000 bis 10000 Watt betrieben.
Je nach Ausführungsform können auch Flanken mit anderer Nei­ gung als 45° hergestellt werden. Wesentlich ist dabei nur, dass das Ende 11 der Flanke 12 zwischen der ersten und zwei­ ten Struktur 1, 2 angeordnet ist.
Weiterhin hat sich gezeigt, dass eine besondere Qualität der selbstjustierten Maske erhalten wird, wenn im Bereich über der zweiten Struktur 2 die Abdeckschicht 4 nahezu plan ausge­ bildet wird.
Im dargestellten Ausführungsbeispiel ist die dritte Struktur 3 zwischen der ersten und zweiten Struktur 1, 2 ausgebildet und unter der Flanke 12 angeordnet. Weiterhin weist die auf­ gefüllte Abdeckschicht 4 eine erste Oberflächenstruktur 5 auf, die im Bereich der zweiten Struktur 2 eine leichte Er­ höhung aufweist. Die Erhöhung sollte jedoch für einen optima­ len Prozess nicht zu groß sein, vorzugsweise gegen Null gehen.
Fig. 2 zeigt in einem ersten Diagramm 2a eine erste Ober­ flächenstruktur 5 einer Abdeckschicht 4, die die Abdeck­ schicht 4 nach dem Abscheiden auf das Substrat 7 und die Strukturen 1, 2, 3 aufweist. In dem ersten Diagramm ist die Füllhöhe F(α) dargestellt, die von einer Grabenfüllhöhe Fiso im Bereich von isolierten Gräben, einer Tiefe S des Grabens und einer Strukturbelegungsdichte α abhängt: F(α) = Fiso + S × α.
Als isolierter Graben wird ein Graben zwischen einer zweiten und einer dritten Struktur 2, 3 angesehen. Das vereinfachte Modell verwendet die Annahme, dass die Dichte der Abdeck­ schicht 4 im wesentlichen konstant ist, dass die Fläche über einer vergrabenen Struktur im wesentlichen eben ist, und dass keine wesentlichen Einschlüsse in der Abdeckschicht 4 vorhan­ den sind. Aus diesen Annahmen ergibt sich, dass die Abdeck­ schicht 4 über der zweiten und dritten Struktur 2, 3 mit einer Dicke ausgebildet wird, dass nahezu keine Hütchen, d. h. Unebenheiten in der Oberflächenstruktur der Abdeckschicht 4 ausgebildet sind.
Die Strukturbelegungsdichte α wird in Abhängigkeit von der Strukturfläche a der Struktur und der Grabenfläche b des Gra­ bens nach folgender Funktion definiert: α = f(a/a + b).
In einem zweiten Diagramm 2b ist die der Oberflächenstruktur 5 des ersten Diagramms 2a zugrundegelegte Struktur mit einer ersten Struktur 1 und zweiten Strukturen 2 dargestellt.
In einem dritten Diagramm 2c ist die Strukturbelegungsdichte α über der Struktur des zweiten Diagramms 2b aufgetragen.
Aufgrund dieses Modells ist es möglich, den Abstand festzu­ legen, den eine zweite Struktur 2 gegenüber einer ersten Struktur 1 aufweisen soll, damit die erste bzw. die zweite Struktur 1, 2 selektiv mit einer selbstjustierenden Maske bedeckt werden kann.
Nach experimentellen Erfahrungen werden die zweiten Struk­ turen mit der kleineren Oberfläche vorzugsweise soweit mit der Abdeckschicht 4 überfüllt, bis nahezu keine Hütchen mehr über den zweiten Strukturen 2 ausgebildet sind. Unter dieser Annahme ist die Reichweite der strukturabhängigen Überfüllung vergleichbar mit der Größe der zweiten Strukturen 2. Folglich sollte der Abstand zwischen einer ersten Struktur 1 und einer zweiten Struktur 2 mindestens zweimal die Länge einer zweiten Struktur 2 aufweisen, um eine Selektivität zwischen der ersten und der zweiten Struktur bei der Ausbildung der selbstjustierenden Maske sicherzustellen.
Fig. 3 zeigt einen Verfahrensstand, bei dem auf der Abdeck­ schicht 4 eine weitere Abdeckschicht 20 aufgebracht ist. Die weitere Abdeckschicht 20 wird dabei mit einer nahezu konstan­ ten Dicke sowohl über der ersten als auch über der zweiten Struktur 1, 2 abgeschieden. Die weitere Abdeckschicht 20 wird vorzugsweise mit einer konstanten Dicke ausgebildet. Je nach Ausführungsform kann die weitere Abdeckschicht 20 aus ver­ schiedenen Materialien ausgebildet sein. Vorzugsweise ist die weitere Abdeckschicht 20 aus Polysilicium oder Siliciumnitrid hergestellt. Wesentlich ist dabei, dass die weitere Abdeck­ schicht 20 gegenüber der Abdeckschicht 4 in bezug auf wenigstens einen Abtragungsprozess eine Selektivität auf­ weist. Bei der Abscheidung der weiteren Schicht 20 wird vor­ zugsweise das gleiche Verfahren eingesetzt wie bei der Ab­ scheidung der Abdeckschicht 4.
Anschließend wird ausgehend von der Fig. 3 über ein planares Abtragungsverfahren wie z. B. mit einem chemisch/mechanischen Polierverfahren ausgehend von der höchsten Oberfläche der weiteren Abdeckschicht 20 die weitere Abdeckschicht 20 so lange abgetragen, bis in einem ersten Teilbereich 21 die Ab­ deckschicht 4 freigelegt wird (Fig. 4).
In einem weiteren Verfahrensschritt wird mit einem zweiten Abtragungsverfahren die Abdeckschicht 4 im ersten Teilbereich 21 abgetragen und dabei die verbleibende weitere Abdeck­ schicht 20 als Abdeckmaske verwendet. Die Abdeckschicht 4 wird so tief abgetragen, bis die erste Strukturoberfläche 8 der ersten Struktur 1 freigelegt ist. Auf diese Weise ist es möglich, die erste Struktur 1 selektiv gegenüber der zweiten und dritten Struktur 2, 3 freizulegen. Aufgrund des erfin­ dungsgemäßen Verfahrens sind keine aufwendigen photolitho­ graphischen Prozesse notwendig, um selektiv die erste Struk­ tur 1 freilegen zu können.
Anstelle des chemisch/mechanischen Polierverfahrens kann jede andere Art von Abtragungsverfahren verwendet werden, bei der die weitere Abdeckschicht 20 ausgehend von der höchsten Ober­ fläche mit einer durchgehenden Ebene planar abgetragen wird.
Fig. 5 zeigt eine schematische Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. In Fig. 5 ist ein Hochfrequenz­ generator 13 dargestellt, der mit zwei Elektroden 14, 15 über elektrische Leitungen verbunden ist. Die Elektroden 14, 15 sind in einem Gasreaktor 16 angeordnet, der Gaseinlässe 17 und einen Gasauslass 18 aufweist. Die Gaseinlässe 17 sind mit Gasquellen verbunden, die die Gase bereitstellen, die zur Ab­ scheidung der Abdeckschicht 4 verwendet werden. Auf der zwei­ ten Elektrode 15 sind Substrate 7 mit ersten, zweiten und dritten Strukturen 1, 2, 3 aufgelegt. Unter der zweiten Elektrode 15 ist eine Heizung 19 ausgebildet, mit der eine gewünschte Temperatur im Gasreaktor 16 einstellbar ist. Auf­ grund der vom HF-Generator erzeugten Hochfrequenz wird zwischen der ersten und der zweiten Elektrode 14, 15 ein Gas­ plasma gezündet und je nach Gaszusammensetzung wird eine ent­ sprechende Abdeckschicht 4 auf den Substraten 7 abgeschieden. Zusätzlich zur normalen Hochfrequenz ist die zweite Elektrode 2 negativ gegenüber der ersten Elektrode 14 aufgeladen, so dass Ionen eines verwendeten Sputtergases wie Argon oder Helium in Richtung auf das Substrat 7 beschleunigt werden. Durch die Beschleunigung der Sputterionen wird im Bereich einer Stufe der Abdeckschicht 4 Material abgesputtert und somit eine Flanke 12 im Übergang von unterschiedlich hohen Oberflächenbereichen der Abdeckschicht 4 erzeugt. Zudem wird durch die Ausbildung von Flanken, die vorzugsweise im Winkel von 45° ausgebildet werden, die Dicke der Abdeckschicht 4 im Bereich der zweiten Struktur 2 reduziert gegenüber dem Bereich der ersten Struktur 1. Dazu ist die Fläche der zwei­ ten Substratoberfläche 9 so klein bemessen, dass die sich in den Randbereichen der zweiten Struktur 2 ausbildenden Flanken in der Mitte über der zweiten Struktur treffen und somit das Wachstum der Abdeckschicht 4 auf der zweiten Struktur deut­ lich gegenüber dem Wachstum der Abdeckschicht 4 über der ersten Struktur 1 begrenzt ist. Auf diese Weise werden über der ersten Struktur 1 und der zweiten Struktur 2 unterschied­ lich dicke Abdeckschichten 4 ausgebildet. In dem gleichen Gasreaktor wird nach der Abscheidung der Abdeckschicht 4 die weitere Abdeckschicht 20 abgeschieden.
Bezugszeichenliste
1
erste Struktur
2
zweite Struktur
3
dritte Struktur
4
Abdeckschicht
5
erste Oberflächenstruktur
6
zweite Oberflächenstruktur
7
Substrat
8
erste Strukturoberfläche
9
zweite Strukturoberfläche
10
dritte Strukturoberfläche
11
Ende
12
Flanke
13
HF-Generator
14
erste Elektrode
15
zweite Elektrode
16
Gasreaktor
17
Gaseinlass
18
Gasauslass
19
Heizung
20
weitere Abdeckschicht
21
erster Teilbereich

Claims (9)

1. Verfahren zur Herstellung einer selbstjustierenden Maske für eine erste Struktur (1) mit einer großen Oberfläche, die in einem Abstand zu einer zweiten Struktur (2) mit einer kleinen Oberfläche angeordnet ist,
wobei die Strukturen mit einer Abdeckschicht (4) bedeckt wer­ den,
wobei die erste Struktur (1) mit einer Abdeckschicht (4) mit einer größeren Dicke als die zweite Struktur (2) bedeckt wird,
wobei die Abdeckschicht (4) mit einer fallenden Flanke (12) zwischen der zweiten Struktur (2) und der ersten Struktur (1) ausgebildet wird,
wobei auf die Abdeckschicht (4) eine weitere Abdeckschicht (20) aufgebracht wird, die eine nahezu konstante Dicke auf­ weist,
wobei die weitere Abdeckschicht (20) ausgehend von der höch­ sten Oberfläche abgetragen wird, bis die Abdeckschicht (4) in einer ersten Teilfläche (21) freigelegt wird, und
wobei die Abdeckschicht (4) im Bereich der ersten Teilfläche (21) abgetragen wird, bis die erste Struktur (1) freigelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Abdeckschicht (4) eine Siliciumoxidschicht abgeschieden wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Abdeckschicht (4) mit einem Plas­ maabscheideprozess abgeschieden wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass ein Druck von 2 bis 20 mTorr beim Abscheiden der Silicium­ oxidschicht vorherrscht.
5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, dass die Abdeckschicht (4) während des Ab­ scheidevorganges wieder teilweise abgesputtert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Abdeckschicht (4) über der ersten Struktur (1) mit einer nahezu konstanten Dicke ausgebildet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckschicht (4) und/oder die weitere Abdeckschicht (20) durch einen Ätzvorgang abgetragen werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die weitere Abdeckschicht (20) als Poly­ siliciumschicht ausgebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die weitere Abdeckschicht mit einem che­ misch/mechanischen Polierverfahren abgetragen wird.
DE10141839A 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche Ceased DE10141839A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10141839A DE10141839A1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10141839A DE10141839A1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche

Publications (1)

Publication Number Publication Date
DE10141839A1 true DE10141839A1 (de) 2002-11-14

Family

ID=7696699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10141839A Ceased DE10141839A1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche

Country Status (1)

Country Link
DE (1) DE10141839A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
US6057207A (en) * 1998-03-25 2000-05-02 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide
US6124640A (en) * 1998-08-31 2000-09-26 Advanced Micro Devices, Inc. Scalable and reliable integrated circuit inter-level dielectric
US6197660B1 (en) * 1999-04-29 2001-03-06 Taiwan Semiconductor Manufacturing Company Integration of CMP and wet or dry etching for STI

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
US6057207A (en) * 1998-03-25 2000-05-02 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide
US6124640A (en) * 1998-08-31 2000-09-26 Advanced Micro Devices, Inc. Scalable and reliable integrated circuit inter-level dielectric
US6197660B1 (en) * 1999-04-29 2001-03-06 Taiwan Semiconductor Manufacturing Company Integration of CMP and wet or dry etching for STI

Similar Documents

Publication Publication Date Title
DE69737433T2 (de) Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE10101766A1 (de) Verfahren und Vorrichtung zum Herstellen einer dünnen Schicht auf einem Substrat
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE68917695T2 (de) Verfahren zum Herstellen von Leiterbahnen innerhalb eines isolierenden Substrates Isolierendensubstrat.
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE19717880A1 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE19719272A1 (de) Verfahren zum Bilden von Feldisolationsregionen
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE68911778T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers isolierte Leiterbahnen angebracht werden.
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE10115912A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
DE10141839A1 (de) Verfahren zur Herstellung einer selbstjustierenden Maske für eine Struktur mit einer grossen Fläche
DE10141841C1 (de) Verfahren zur Herstellung einer selbstjustierenden Maske
DE2651423A1 (de) Verfahren zum herstellen dielektrisch isolierter, integrierter halbleiteranordnungen
DE10213082B4 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3784902T2 (de) Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung.

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection