DE10137128A1 - Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals - Google Patents

Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals

Info

Publication number
DE10137128A1
DE10137128A1 DE10137128A DE10137128A DE10137128A1 DE 10137128 A1 DE10137128 A1 DE 10137128A1 DE 10137128 A DE10137128 A DE 10137128A DE 10137128 A DE10137128 A DE 10137128A DE 10137128 A1 DE10137128 A1 DE 10137128A1
Authority
DE
Germany
Prior art keywords
test
signal
input
line
characteristic impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10137128A
Other languages
English (en)
Other versions
DE10137128B4 (de
Inventor
Andreas Logisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10137128A priority Critical patent/DE10137128B4/de
Priority to US10/208,350 priority patent/US6759854B2/en
Publication of DE10137128A1 publication Critical patent/DE10137128A1/de
Application granted granted Critical
Publication of DE10137128B4 publication Critical patent/DE10137128B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Eine Testvorrichtung umfaßt einen Eingang zum Empfangen eines Testsignals von einer Testsignalquelle, wobei mit dem Eingang eine Signalleitung (16) mit einem vordefinierten Wellenwiderstand verbindbar ist. Die Testvorrichtung (10) umfaßt ferner eine Verzweigungseinrichtung (20) mit einem ersten und einer Mehrzahl von zweiten Anschlüssen, wobei der erste Anschluß mit dem Eingang (12) verbunden ist. Die Testvorrichtung umfaßt ferner eine Anzahl von Verteilungsleitungen (22a, 22b), wobei jede Verteilungsleitung eingangsseitig mit einem der Mehrzahl von zweiten Anschlüssen der Verzweigungseinrichtung (20) verbunden ist, und wobei an jede Verteilungsleitung ausgangsseitig eines der Testobjekte (24a, 24b) anschließbar ist, wobei jede Verteilungsleitung (22a, 22b) einen Wellenwiderstand aufweist, der im wesentlichen gleich dem Produkt des vordefinierten Wellenwiderstands der Signalleitung (16) und der Anzahl von Verteilungsleitungen (22a, 22b) ist. Damit ist im Verzweigungspunkt eine Signalanpassung gegeben, so daß keine Amplituden- oder Signalanstiegszeit-Verfälschungen der Anregungssignale an den Eingängen der Testobjekte auftreten.

Description

  • Die vorliegende Erfindung bezieht sich auf das Testen von Testobjekten und insbesondere auf das gleichzeitige Testen einer Mehrzahl von Testobjekten.
  • Fig. 2 zeigt ein typisches Schema eines Testaufbaus zum Testen eines Testobjekts (DUT), das beispielsweise eine integrierte Schaltung sein kann. Der Aufbau besteht aus einem Testsystem 200 mit einem Ausgang 210 für ein Testsignal. Das Testsignal wird mittels einer Signalleitung 220 zu einem Eingang 230 eines Testobjekts (DUT; DUT = Device Under Test), das beispielsweise eine integrierte Schaltung sein kann, übertragen. Ansprechend auf das über die Signalleitung 220 übertragene Testsignal des Testsystems 200 liefert das Testobjekt an einem Ausgang 214 ein Ergebnissignal, das entweder mit dem Testsystem 200 oder mit einem anderen Analysegerät (in Fig. 2 nicht gezeigt) aufgenommen werden kann.
  • Nachteilig an dem in Fig. 2 dargestellten System ist die Tatsache, daß immer nur ein einziges Testobjekt 250 gemessen werden kann. Dies führt dazu, daß, wenn ein hoher Durchsatz gewünscht wird, entweder viele Testsysteme angeschafft werden müssen, die teuer sind, oder daß die Testzeit verkürzt werden muß, was die Testqualität beeinträchtigen kann.
  • Fig. 3 zeigt eine bekannte Möglichkeit, um bei gleicher Anzahl von Testsystemen den Testdurchsatz zu erhöhen. Das Testsystem 200 ist mit seinem Testsignalausgang 210 wieder mit der Signalleitung 220 gekoppelt, wobei die Signalleitung 220 z. B. einen Wellenwiderstand von 50 Ω hat. Die Signalleitung 220 ist nun jedoch nicht, wie in Fig. 2, direkt mit einem Eingang eines Testobjekts gekoppelt, sondern ist mit einer ersten Leitung 300 gekoppelt. Um den Durchsatz zu erhöhen, werden nun zwei Testobjekte (DUT1 und DUT2) an die Leitung 300 angeschlossen. Wie es in Fig. 3 gezeigt wird, wird eine sogenannte L-Konfiguration verwendet, derart, daß das Testobjekt DUT1 direkt mit der Leitung 300 verbunden ist, während entweder kurz vor einem Eingang 310 des Testobjekts DUT1 oder unmittelbar an dem Eingang 310 des Testobjekts DUT1 eine zweite Leitung 320 angebracht wird, mit der ein Eingang 330 des zweiten Testobjekts DUT2 elektrisch verbunden ist.
  • Das in Fig. 3 gezeigte Konzept kann prinzipiell für eine beliebige Anzahl von Testobjekten (DUT1 . . . DUTn) erweitert werden. Das Signal eines Testerkanals wird somit an zwei oder mehr zu testende Bausteine geführt, um bei beschränkter Kanalzahl des Testsystems möglichst viele Bausteine auf einmal zu testen.
  • Nachteilig an dem in Fig. 3 gezeigten System ist jedoch die Tatsache, daß die Signalanstiegszeit eines Testsignals verschlechtert wird. Dies ist aufgrund der Reflexionen eines Signals am Eingang 330 des DUT2 der Fall. Typischerweise sind zu testende Eingänge einer integrierten Schaltung hochohmig. Dies bedeutet, daß eine sich auf der ersten Leitung 300 ausbreitende Welle, die durch einen Pfeil 350a bezeichnet ist, von dem Eingang 310 des Testobjekts 1 nichts merkt, sondern sich entlang der zweiten Leitung 330 ausbreitet, da sowohl die erste Leitung als auch die zweite Leitung beide einen Wellenwiderstand von 50 Ω haben. Die Ausbreitung der Welle entlang der zweiten Leitung 320 ist durch einen Pfeil 350b dargestellt. Am Eingang 330 des Testobjekts ist jedoch die an die Signalleitung angepasste 50-Ω-Leitung 320 zu Ende. Dies bedeutet, daß an dem hochohmigen Eingang 330 des zweiten Testobjekts eine Totalreflexion der Welle auftritt, wie es durch einen Pfeil 350c dargestellt ist. Die total reflektierte Welle überlagert sich auf der ersten Leitung 300 der hinlaufenden Welle. Die rücklaufende, d. h. total reflektierte Welle auf der Leitung 300 ist durch einen Pfeil 350d symbolisch dargestellt.
  • Hinsichtlich der Spannungsamplitude am Eingang des ersten Testobjekts hat dies folgende Auswirkungen. Zunächst, wenn die Welle 350a zum Testobjekt 1 hinläuft, liegt die halbe programmierte Amplitude am Testobjekt 1 an. Wenn dann die von dem Eingang 330 des zweiten Testobjekts reflektierte Welle 350c wieder den Eingang des Testobjekts 310 erreicht, überlagern sich hin- und rücklaufende Welle, so daß die Amplitude am Eingang des ersten Testobjekts den programmierten Wert erreicht. Der Zeitverlauf des Signals, das an dem Eingang 310 des ersten Testobjekts anliegt, entspricht somit einer Treppenkurve. Aufgrund der halben Amplitude der hinlaufenden Welle, die noch nicht mit der total reflektierten Welle überlagert ist, treten am Eingang des Testobjekts 310 unerwünschte Zustände auf, da sich die Amplitude der hinlaufenden Welle in der Nähe der Schaltschwelle des Testobjekts befindet. Erst wenn sich die total reflektierte Welle an dem Eingang 310 befindet, wird die volle programmierte Amplitude erreicht. Diese Treppenkurve führt unmittelbar zu unerwünschten Ergebnissen des ersten Testobjekts DUT1, d. h. das DUT1 wird unter Umständen als fehlerhaft erfaßt, obwohl es in Ordnung ist. Es sei darauf hingewiesen, daß die Treppenkurve nur dann bei einer bestimmten zeitlichen Auflösung sichtbar ist, wenn die Teilleitung 320 eine bestimmte Länge hat. Bei kleineren Längen "verschleift" die Treppenkurve zu einer flacheren ansteigenden Flanke.
  • Bei der in Fig. 3 gezeigten sogenannten L-Shared-Lösung treten somit erhebliche Signalverfälschungen hinsichtlich der Amplitude und der Anstiegszeit an den Bauelementeingängen auf, die ein Testen mit definierten Signalverläufen erschweren oder gar unmöglich machen bzw. typischerweise zu einer viel zu hohen Zahl von Fail-Ereignissen führen, obgleich dies Testobjekte korrekt funktionieren und eigentlich ein "Pass" "verdient" hätten.
  • Um diese Reflexionsprobleme zu vermeiden, könnte auch an den Einsatz eines passiven Widerstandsnetzwerks gedacht werden. Dieser reduziert jedoch die Spannungsamplitude und schränkt damit den verwendbaren Amplitudenbereich des Testers ein. Außerdem wird durch den zwangsweise nötigen Anschluß an eine Signalmasse eine Leckstrom-Messung (Leakage) an den Eingängen von Testobjekten unmöglich.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Testvorrichtung sowie ein Verfahren zum Übermitteln eines Testsignal zu Testobjekten zu schaffen, die zu genaueren Testergebnisse führen und insbesondere genauere Aussagen darüber liefern, ob ein Testobjekt in Ordnung ist oder fehlerhaft ist.
  • Diese Aufgabe wird durch eine Testvorrichtung nach Patentanspruch 1 oder durch ein Verfahren zum Übermitteln eines Testsignals zu Testobjekten nach Patentanspruch 8 gelöst.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß zur Erhöhung des Durchsatzes einerseits mehrere Testobjekte an ein Testsystem angeschlossen werden müssen, und daß andererseits an dem Verzweigungspunkt, an dem das Testsignal des Testsystems in mehrere Testsignale zu den mehreren Testobjekten aufgespaltet wird, eine Anpassung vorgenommen werden muß, um keine Reflexionsprobleme herbeizuführen. Die erfindungsgemäße Testvorrichtung umfaßt einen Eingang zum Empfangen eines Testsignals von einer Testsignalquelle, wobei mit dem Eingang eine Signalleitung mit einem vordefinierten Wellenwiderstand verbindbar ist, eine Verzweigungseinrichtung mit einem ersten und einer Mehrzahl von zweiten Anschlüssen, wobei der erste Anschluß mit dem Eingang verbunden ist, und eine Anzahl von Verteilungsleitungen, wobei jede Verteilungsleitung eingangsseitig mit einem der Mehrzahl von zweiten Anschlüssen verbunden ist, und wobei an jede Verteilungsleitung ausgangsseitig eines der Testobjekte anschließbar ist. Erfindungsgemäß weist jede Verteilungsleitung einen Wellenwiderstand auf, der im wesentlichen gleich dem Produkt des vordefinierten Wellenwiderstands und der Anzahl von Verteilungsleitungen ist.
  • Damit wird sichergestellt, daß an dem Verzweigungspunkt eine Anpassung vorliegt, so daß ein Testsignal an dem Verzweigungspunkt nicht reflektiert wird und ohne Reflexionsverluste die Testobjekte erreicht. Außerdem wird durch die Anpassung im Verzweigungspunkt sichergestellt, daß von dem Meßobjekten zurück reflektierte Signale nicht am Verzweigungspunkt reflektiert werden und erneut in die Meßobjekte kommen, was eine Treppenkurve des Anregungssignals bewirken würde. Statt dessen wird ein von den Testobjekten zurück reflektiertes Signal unmittelbar zurück in das Testsystem reflektiert und dort vom Innenwiderstand absorbiert, ohne die Messung zu beeinträchtigen.
  • Der Vorteil der vorliegenden Erfindung besteht somit darin, daß keine Amplituden- oder Anstiegszeit-Verfälschungen aufgrund des Testaufbaus für eine Mehrzahl von Testobjekten stattfinden. Dies führt wiederum dazu, daß keine Testobjekte als fehlerhaft erkannt werden, die eigentlich in Ordnung sind, wie es bei der bekannten L-Shared-Lösung hingegen der Fall ist.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 ein Blockschaltbild eines Beispiels für eine erfindungsgemäße Testvorrichtung;
  • Fig. 2 ein bekannter Testaufbau zum Messen eines einzigen Testobjekts;
  • Fig. 3 ein bekannter Testaufbau zum Messen einer Mehrzahl von Testobjekten mit der L-Shared-Anordnung;
  • Fig. 4 einen Vergleich der Signalanstiegszeiten des ersten und des zweiten Testobjekts für die bekannte Anordnung nach Fig. 3;
  • Fig. 5 eine graphische Darstellung zum Veranschaulichen der Anstiegszeit für das in Fig. 2 gezeigte System zum Testen eines einzigen Testobjekts zur Vergleichszwecken; und
  • Fig. 6 eine gemeinsame Darstellung der Signalverläufe an den Eingängen der beiden Testobjekte für die erfindungsgemäße Testvorrichtung.
  • Fig. 1 zeigt ein Ausführungsbeispiel für eine erfindungsgemäße Testvorrichtung 10, die in Fig. 1 auch mit Kontakt-Platine für zwei Bausteine bezeichnet ist. Die Testvorrichtung 10 umfaßt einen Eingang 12 zum Empfangen eines Testsignals von einer Testsignalquelle 14, die in Fig. 1 auch mit Testsystem bezeichnet ist. Der Eingang 12 ist mit einer Signalleitung 16 verbindbar. Die Signalleitung 16, die bei dem in Fig. 1 gezeigten System eine Koaxial-Leitung ist, hat einen vordefinierten Wellenwiderstand von 50 Ω. Um Anpassung zu erreichen, hat auch das Testsystem 14 einen Innenwiderstand 18 von 50 Ω. Die erfindungsgemäße Testvorrichtung 10 umfaßt ferner eine Verzweigungseinrichtung 20, die auch mit Punkt A (Pkt A) bezeichnet ist. Die Verzweigungseinrichtung 20 hat einen ersten Anschluß und allgemein eine Mehrzahl von zweiten Anschlüssen, wobei der erste Anschluß mit dem Eingang 12 der Testvorrichtung verbunden ist. Die erfindungsgemäße Testvorrichtung umfaßt ferner eine Anzahl von Verteilungsleitungen 22a, 22b, wobei die Signalleitungen eingangsseitig jeweils mit einem Anschluß der Mehrzahl von zweiten Anschlüssen der Verzweigungseinrichtung 20 verbunden sind, während ausgangsseitig an den jeweiligen Verteilungsleitungen Testobjekte 24a (DUT1) bzw. 24b (DUT2) anschließbar sind. Erfindungsgemäß hat jede Verteilungsleitung einen Wellenwiderstand, der im wesentlichen gleich dem Produkt des vordefinierten Wellenwiderstands, d. h. von 50 Ω bei dem in Fig. 1 gezeigten Beispiel, und der insgesamten Anzahl von Verteilungsleitungen 22a, 22b, d. h. bei dem in Fig. 1 gezeigten Ausführungsbeispiel der Faktor 2, ist.
  • Dadurch, daß die Wellenwiderstände der Verteilungsleitungen 22a, 22b aufgrund der Parallelschaltung der Verteilungsleitungen zusammen gleich dem Wellenwiderstand der Signalleitung 16 sind, ist im Punkt A, d. h. an der Verzweigungseinrichtung 20, Signalanpassung gegeben. Die Signalaufspaltung des Testsignals auf der Signalleitung 16 in die einzelnen Signale auf den Verteilungsleitungen erfolgt somit ohne Amplituden- und Anstiegszeitverfälschungen. Erfindungsgemäß wird die Signalleitung 16 bei gleichzeitiger Erhöhung des Wellenwiderstands der Verteilungsleitungen in mehrere Verteilungsleitungen aufgespalten.
  • Obgleich in Fig. 1 lediglich aus Übersichtlichkeitsgründen der Fall für zwei Meßobjekte 24a, 24b dargestellt worden ist, sei darauf hingewiesen, daß die Wellenwiderstandsanpassung erfindungsgemäß auch für mehrere Meßobjekte hergestellt werden kann, indem der Wellenwiderstand einer Verteilungsleitung gleich dem n-fachen des Wellenwiderstands der Signalleitung 16 eingestellt wird, wenn n Testobjekte getestet werden sollen bzw. wenn n Verteilungsleitungen vorhanden sind.
  • Dann finden keine Signalverfälschungen der Amplitude oder Anstiegszeit an den Eingängen der Testobjekte statt.
  • Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden die Verteilungsleitungen 22a, 22b gleich lang gewählt, um Zeitverschiebungen zwischen den Eingängen zu vermeiden.
  • Werden beispielsweise vier Verteilungsleitungen für das gleichzeitige Testen von vier Testobjekten vorgesehen, so wird der Wellenwiderstand einer Verteilungsleitung auf 200 Ω eingestellt, wenn der Wellenwiderstand der Signalleitung 50 Ω ist. Alternativ kann ein Testsystem mit einem Innenwiderstand von 25 Ω und eine Signalleitung mit einem Wellenwiderstand von 25 Ω verwendet werden. Dann müssen die Verteilungsleitungen zum Testen von vier Testobjekten lediglich 100 Ω haben. Wenn der Wellenwiderstand der Verteilungsleitungen auf 200 Ω eingestellt wird, können bereits acht Testobjekte gleichzeitig getestet werden, ohne daß Amplituden- und Signalanstiegszeit-Verfälschungen auftreten.
  • Im nachfolgenden wird auf die Fig. 4, 5 und 6 eingegangen. Bei allen Figuren ist entlang der Abszisse die Zeit t aufgetragen, während entlang der Ordinate eine Spannung U dargestellt ist. Fig. 5 zeigt die Signalanstiegszeit eines bestimmten Testsystems unmittelbar am Eingang des Testobjekts für den in Fig. 2 gezeigten Fall. Die Auswertung des Diagramms von Fig. 5 ergibt, daß das Testsystem Signalflanken mit einer Anstiegszeit von 1,17 ns liefert.
  • Fig. 4 zeigt übereinandergelegt die beiden Anstiegszeiten, die sich für den in Fig. 3 gezeigten bekannten Fall ergeben. Während am DUT2 von Fig. 3 eine Anstiegszeit von 1,25 ns ermittelt werden kann, beträgt die Anstiegszeit beim DUT1 aufgrund der in der Beschreibungseinleitung ausgeführten "Treppenfunktionserscheinung" bereits 1,7 ns, was einem Anstieg der Anstiegszeit von rund 36% bezüglich der Anstiegszeit des Meßobjekts 2 entspricht. Diese erhebliche Erhöhung der Anstiegszeit, d. h. erhebliche Abflachung der Signalflanke, die allein aufgrund der in Fig. 3 gezeigten L-förmigen Testvorrichtung zustande kommt, führt unmittelbar zu Fehlerkennungen des Testsystems, dahingehend, daß ein DUT1 als fehlerhaft detektiert wird, obgleich es in Ordnung ist.
  • Fig. 6 zeigt dagegen den Vergleich der Anstiegszeiten der beiden Meßtestobjekte DUT1 und DUT2 für den in Fig. 1 gezeigten Fall. Die Auswertung des Diagramms ergibt, daß am Eingang des DUT1 eine Anstiegszeit von 1,226 ns vorliegt, während am Eingang des DUT2 eine Anstiegszeit von 1,175 ns vorliegt. Dies bedeutet, daß die erfindungsgemäße Testvorrichtung dazu führt, daß die Differenz der beiden Anstiegszeiten im Bereich von < 5% bezüglich der kleineren Anstiegszeit des zweiten Testobjekts liegt, was dazu führt, daß Fehlerfassungsvorgänge hinsichtlich des Testobjekts 1 deutlich seltener oder überhaupt nicht mehr auftreten. Ferner sei darauf hingewiesen, daß ein Vergleich von Fig. 6 mit Fig. 5 ergibt, daß die erfindungsgemäße Aufspaltung der Signalleitung in eine Mehrzahl von Verteilungsleitungen mit höherem Wellenwiderstand nicht zu einem signifikanten Anstieg der Anstiegszeit führt, da die Anstiegszeiten für die erfindungsgemäße Testvorrichtung von Fig. 6 in der Größenordnung der Anstiegszeit für den Fall des Messens eines einzigen Testobjekts liegen.
  • Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung werden die Verteilungsleitungen auf der Kontakt-Platine 10 als Streifenleitungen realisiert, derart, daß die Verzweigungseinrichtung einen Übergang von einer Koaxialleitung auf Streifenleitungen implementiert, wenn die Signalleitung als Koaxialleitung ausgeführt ist, wie es in Fig. 1 dargestellt ist. Bezugszeichenliste 10 Testvorrichtung
    12 Eingang der Testvorrichtung
    14 Testsignalquelle
    16 Signalleitung
    18 Innenwiderstand des Testsystems
    20 Verzweigungseinrichtung
    22a erste Verteilungsleitung
    22b zweite Verteilungsleitung
    24a erstes Testobjekt
    24b zweites Testobjekt
    200 Testsystem
    210 Ausgang des Testsystems
    220 Signalleitung
    230 Eingang des Testobjekts
    240 Ausgang des Testobjekts
    250 Testobjekt
    300 erste Teilleitung
    310 Eingang des ersten Testobjekts
    320 zweite Teilleitung
    330 Eingang des zweiten Testobjekts
    350a hinlaufende Welle auf der ersten Teilleitung
    350b hinlaufende Welle auf der zweiten Teilleitung
    350c rücklaufende Welle auf der zweiten Teilleitung
    350d rücklaufende Welle auf der ersten Teilleitung

Claims (8)

1. Testvorrichtung (10) zum Testen von Testobjekten, mit folgenden Merkmalen:
einem Eingang (12) zum Empfangen eines Testsignals von einer Testsignalquelle (14), wobei mit dem Eingang (12) eine Signalleitung (16) mit einem vordefinierten Wellenwiderstand verbindbar ist;
einer Verzweigungseinrichtung (20) mit einem ersten und einer Mehrzahl von zweiten Anschlüssen, wobei der erste Anschluß mit dem Eingang (12) verbunden ist; und
einer Anzahl von Verteilungsleitungen (22a, 22b), wobei jede Verteilungsleitung der Anzahl von Verteilungsleitungen eingangsseitig mit einem der Mehrzahl von zweiten Anschlüssen verbunden ist, und wobei an jede Verteilungsleitung ausgangsseitig eines der Testobjekte (24a, 24b) anschließbar ist, wobei jede Verteilungsleitung (22a, 22b) einen Wellenwiderstand aufweist, der im wesentlichen gleich dem Produkt des vordefinierten Wellenwiderstands und der Anzahl der Verteilungsleitungen ist.
2. Testvorrichtung nach Anspruch 1, bei der der Eingang (12) ausgebildet ist, um ein Koaxialkabel als Signalleitung (16) anschließen zu können.
3. Testvorrichtung nach Anspruch 1 oder 2, bei der die Verteilungsleitungen (22a, 22b) Streifenleitungen sind.
4. Testvorrichtung nach einem der vorhergehenden Ansprüche, die als eine Kontakt-Platine ausgeführt ist.
5. Testvorrichtung nach einem der vorhergehenden Ansprüche, bei der die Verteilungsleitungen (22a, 22b) alle gleich lang sind.
6. Testvorrichtung nach einem der vorhergehenden Ansprüche, bei der der vordefinierte Wellenwiderstand der Signalleitung (16) 50 Ω oder kleiner ist.
7. Testvorrichtung nach einem der vorhergehenden Ansprüche, bei der Eingänge der Testobjekte (24a, 24b), die an die Verteilungsleitungen (22a, 22b) anschließbar sind, hochohmig sind.
8. Verfahren zum Übermitteln eines Testsignals zu Testobjekten (24a, 24b), mit folgenden Schritten:
Empfangen eines Testsignals von einer Signalleitung (16) mit einem vordefinierten Wellenwiderstand;
Verzweigen des Testsignals in eine Anzahl von Verzweigungssignalen;
Übertragen der Verzweigungssignale über eine Anzahl von Verteilungsleitungen (22a, 22b), wobei jede Verteilungsleitung (22a, 22b) einen Wellenwiderstand aufweist, der im wesentlichen gleich dem Produkt des vordefinierten Wellenwiderstands und der Anzahl von Verteilungsleitungen (22a, 22b) ist.
DE10137128A 2001-07-30 2001-07-30 Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals Expired - Fee Related DE10137128B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10137128A DE10137128B4 (de) 2001-07-30 2001-07-30 Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals
US10/208,350 US6759854B2 (en) 2001-07-30 2002-07-30 Test apparatus for testing devices under test and method for transmitting a test signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10137128A DE10137128B4 (de) 2001-07-30 2001-07-30 Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals

Publications (2)

Publication Number Publication Date
DE10137128A1 true DE10137128A1 (de) 2003-02-27
DE10137128B4 DE10137128B4 (de) 2005-11-17

Family

ID=7693616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10137128A Expired - Fee Related DE10137128B4 (de) 2001-07-30 2001-07-30 Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals

Country Status (2)

Country Link
US (1) US6759854B2 (de)
DE (1) DE10137128B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005005751A1 (de) * 2005-02-07 2006-08-17 Infineon Technologies Ag Testvorrichtung mit reflexionsarmer Signalverteilung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199604B2 (en) * 2003-03-28 2007-04-03 Analog Devices, Inc. Driver circuit with low power termination mode
KR100761894B1 (ko) * 2004-03-12 2007-09-28 가부시키가이샤 아드반테스트 반도체 디바이스 시험장치 및 디바이스 인터페이스 보드
US8933718B2 (en) * 2008-09-19 2015-01-13 Advantest (Singapore) Pte Ltd Signal distribution structure and method for distributing a signal
WO2015028077A1 (en) 2013-08-29 2015-03-05 Advantest (Singapore) Pte. Ltd. Automated test equipment for testing a device under test and method for testing a device under test
CN106950488B (zh) * 2017-03-27 2021-09-14 联想(北京)有限公司 一种电路板及检测方法
CN109116215B (zh) * 2018-08-10 2021-03-19 Oppo(重庆)智能科技有限公司 一种线路反射谐振点的测试方法、测试装置以及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086271A (en) * 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US6275023B1 (en) * 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
US6448800B1 (en) * 1999-06-25 2002-09-10 Hitachi Electronics Engineering Co., Ltd. Load current output circuit for electronic device and IC tester using the same load current output circuit
US6597165B2 (en) * 2001-06-01 2003-07-22 Texas Instruments Incorporated Compare path bandwidth control for high performance automatic test systems
US6617871B2 (en) * 2001-07-09 2003-09-09 Rambus Inc. Methods and apparatus for bi-directional signaling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086271A (en) * 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.R. James, P.S. Hall: Handbook of Microstrip An- tennas IEEE,1989, ISBN 0-86341-150-9, S.850-852 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005005751A1 (de) * 2005-02-07 2006-08-17 Infineon Technologies Ag Testvorrichtung mit reflexionsarmer Signalverteilung
DE102005005751B4 (de) * 2005-02-07 2013-08-22 Infineon Technologies Ag Testvorrichtung mit reflexionsarmer Signalverteilung

Also Published As

Publication number Publication date
DE10137128B4 (de) 2005-11-17
US20030030427A1 (en) 2003-02-13
US6759854B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
DE10004628B4 (de) Vorrichtung und Verfahren zur Analyse von Mehrkanalbauteilen sowie zugehöriges Kalibrierungsverfahren
DE69534036T2 (de) Architektur für automatische RF-Signal Testanordnung
DE112008002111T5 (de) Messgerät, Prüfgerät und Messverfahren
DE3712780C2 (de)
EP3102961B1 (de) Zeitbereichsmessverfahren mit kalibrierung im frequenzbereich
DE19700505A1 (de) Verfahren zum Prüfen von Leiterplatten
DE10137128B4 (de) Testvorrichtung zum Testen von Testobjekten und Verfahren zum Übermitteln eines Testsignals
EP1565761B1 (de) Verfahren zum messen der streuparameter eines mehrtor-messobjektes mittels eines mehrtor-netzwerkanalysators mit nichtsinusf rmigen messsignalen
DE19839133A1 (de) Netzwerkanalysatormessverfahren für Bauelemente mit hohem Dynamikbereich
DE2701857C2 (de)
DE3016223A1 (de) Fehlerortung auf elektrischen leitungen
EP0354214B1 (de) Verfahren zur feststellung der elektrischen laufzeit von signalstrecken
DE112022000158T5 (de) System und verfahren zum kompensieren des leistungsverlusts aufgrund einer hochfrequenz-signalsondenfehlanpassung (hf-signalsondenfehlanpassung) beim testen des leitfähigen signals
DE4122189A1 (de) Verfahren und anordnung zum bestimmen der rauschzahl von elektronischen messobjekten
DE3111204A1 (de) Schaltngsanordnung fuer ein elektrisches mehrtornetzwerk zur bestimmung komplexer reflexionsfaktoren
WO2003027691A2 (de) Verfahren und vorrichtung zur lokalisierung eines leitungsfehlers
WO2003038455A2 (de) Verfahren und vorrichtung zur phasenberechnung aus den dämpfungswerten mittels hilberttransformation bei fdr-messungen
DE2649264C3 (de) Verfahren und Schaltungsanordnung zur Messung von nichtlinearen Verzerrungen quasilinearer Systeme
DE102005018865B4 (de) Verfahren und Vorrichtung zum Messen unter Verwendung einer Haupt- und einer entfernten Einheit
DE102018200013B3 (de) Verfahren und Messanordnung zur Ermittlung einer Impedanz in Abhängigkeit einer Gleichspannung
AT519684B1 (de) Antennenverstärkeranordnung
DE10127656A1 (de) Vorrichtung und Verfahren zur Untersuchung des Signalverhaltens von Halbleiterschaltungen
EP0471108B1 (de) Breitbandiges System zur Netzwerkanalyse
DE2949467B1 (de) Verfahren zur Messung von Widerstaenden und Fehlerorten
DE10153090C1 (de) Verfahren und Vorrichtung zur Phasenberechnung aus den Dämpfungswerten mittels Hilberttransformation bei FDR-Messungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee