DE10135966A1

DE10135966A1 - Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung

Info

Publication number: DE10135966A1
Application number: DE10135966A
Authority: DE
Inventors: Gunnar Krause; Peter Beer; Jochen Kallscheuer
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2003-02-20
Anticipated expiration: 2021-07-25
Also published as: DE10135966B4; US20030021169A1; US6728147B2

Abstract

Die Erfindung betrifft ein Verfahren zum On-Chip-Testen von Speicherzellen eines Zellenfelds einer integrierten Speicherschaltung, insbesondere eines RAM- bzw. DRAM-Speichers, bei dem zu Testzwecken unterschiedliche Datenmuster in Speicherzellen geschrieben und aus diesen gelesen werden, von denen ein Datengrundmuster in einem Datenwortregister abgelegt und durch Anlegen eines Datenkontrollsignals (DCTL) ausgelesen wird, das von einer Datenkontrollsteuerung bereitgestellt wird. Erfindungsgemäß ist vorgesehen, dass durch das Datenkontrollsignal (DCTL) zusätzlich zu dem Datengrundmuster gezielt auf zumindest ein weiteres vom Datengrundmuster unterschiedliches Datenmuster zugegriffen wird, das in einer Datenwortregister-Sektion (16, 17) abgelegt ist. Hierdurch wird erreicht, dass der Test schneller und aussagekräftiger als bislang abläuft.

Description

Die Erfindung betrifft ein Verfahren zum On-Chip-Testen von Speicherzellen eines Zellenfelds einer integrierten Speicherschaltung, insbesondere eines RAM- bzw. DRAM-Speichers, bei dem zu Testzwecken unterschiedliche Datenmuster in Speicherzellen geschrieben und aus diesen gelesen werden, von denen ein Datengrundmuster in einem Datenwortregister abgelegt und durch Anlegen eines Datenkontrollsignals ausgelesen wird, das von einer Datenkontrollsteuerung bereitgestellt wird.
Auf Halbleiter-Chips realisierte, integrierte Speicherschaltungen werden bereits auf der Wafer-Ebene Tests und Reparaturprozessen unterzogen, um die Qualität des Chips zu ermitteln, und um Chips gegebenenfalls vor der weiteren Produktion auszuschließen oder zu reparieren. Zu diesem Zweck werden die Zellenfelder der Speicherschaltung in einem Testmodus mit Test-Datenmustern beschrieben, die daraufhin ausgelesen und hinsichtlich ihres Inhalts geprüft werden. Als kritisch kann sich beispielsweise Übersprechen zwischen benachbarten Speicherzellen erweisen, weshalb solche Speicherzellen beispielsweise mit unterschiedlichen Datenmustern beschrieben werden.
Das eingangs genannte Verfahren ist beispielsweise in Gestalt des sogenannten March-Tests bekannt, der vorsieht, dass das Datengrundmuster in einem Datenregister abgelegt und gezielt in eine zu testende Speicherzelle geschrieben wird. Im nächsten Schritt wird das Datengrundmuster zunächst invertiert und als invertiertes Datengrundmuster in eine andere zu testende Speicherzelle, beispielsweise in diejenige Zelle geschrieben, die eine Nachbarzelle der erstgenannten, und mit dem Datengrundmuster beschriebenen Speicherzelle ist. Dieser Testablauf ist aufgrund der erforderlichen Zugriffs- und Umladeschritte relativ zeitaufwändig. Außerdem gestattet er auf der Basis des Datengrundmusters lediglich die Erzeugung eines hierzu inversen Datenmusters für Testzwecke, so dass die für den Test verfügbare Datentopologie stark eingeschränkt und damit lediglich beschränkt aussagekräftig ist.
Eine Aufgabe der Erfindung besteht darin, das Verfahren zum On-Chip-Testen der eingangs genannten Art so auszugestalten, dass der Test schneller und aussagekräftiger als bislang abläuft.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Im Gegensatz zum Verfahren gemäß dem Stand der Technik, das einen Testablauf mit Invertieren und häufigem Umladen des Datengrundmusters vorsieht, arbeitet das erfindungsgemäße Verfahren auf der Basis mehrerer Datenmuster, auf die jederzeit ohne Invertieren und Umladen direkt zugegriffen werden kann. Dies ist zum einen in zeitlicher Hinsicht und zum anderen wegen der dadurch verfügbaren komplexen Datentopologie von Vorteil. Vorteilhaft ist ferner, dass der Zugriff auf die relativ komplexe Datentopologie einfach mittels des Datenkontrollsignals erfolgen kann, das bislang unter anderem zum Invertieren des Datengrundmusters genutzt wurde.
Im einzelnen sieht die Erfindung bei dem eingangs genannten Testverfahren vor, dass durch das Datenkontrollsignal zusätzlich zu dem Datengrundmuster gezielt auf zumindest ein weiteres vom Datengrundmuster unterschiedliches Datenmuster zugegriffen wird, das in einer Datenwortregister-Sektion abgelegt ist.
Ausgehend von dem bisherigen Verfahrensablauf mit Invertierung des Datengrundmusters ist der erfindungsgemäße Verfahrensablauf abwärts kompatibel, da die Funktionalität des bisherigen Verfahrensablaufs bzw. der zugehörigen Hardware beibehalten wird, wenn das Datenkontrollsignal das vom Datengrundmuster unterschiedliche Datenmuster nicht lädt.
Die Komplexität der erfindungemäß erzielbaren Testdaten-Topologie kann beliebig ausgedehnt werden, ohne hierdurch die Testzeitdauer zu erhöhen. Ausgehend von der erfindungsgemäßen Grundidee, ein weiteres vom Datengrundmuster unabhängiges Datenmuster zugreifbar durch das Datenkontrollsignal bereitzustellen, ist hierzu vorgesehen, dass eine Mehrzahl von vom Datengrundmuster unterschiedlichen sowie unter Bezug aufeinander unterschiedlichen Datenmustern in einer entsprechenden Mehrzahl von Datenwortregister-Sektionen abgelegt ist.
Die in Rede stehenden Datenwortregister-Sektionen können in unterschiedlicher Weise hardwaremäßig implementiert sein. So kann zum einen vorgesehen sein, dass das Datengrundmuster und das bzw. die von diesem unterschiedlichen Datengrundmuster in getrennten Datenwortregistern abgelegt sind. Alternativ hierzu kann vorgesehen sein, dass das Datengrundmuster und das bzw. die von diesem unterschiedlichen Datengrundmuster in Datenwortregister-Sektionen eines gemeinsamen komplexen Datenwortregisters abgelegt sind.
In dem Fall, dass die Datenwortregister-Sektionen in getrennten Datenwortregistern implementiert sind, ist vorteilhafterweise ein Multiplexer-Schaltkreis vorgesehen, dessen Eingänge mit den Ausgängen der Datenwortregister verbunden sind, um die Datenmuster gezielt an zu testende Speicherzellen anzulegen.
Im Fall, dass die Datenwortregister-Sektionen in einem gemeinsamen komplexen Datenwortregister implementiert sind, ist vorteilhafterweise vorgesehen, dass das komplexe Datenwortregister eine Mehrzahl von Ausgängen entsprechend der Mehrzahl von Datenmustern zum getrennten Ausgeben der Datenmuster aufweist, und dass das Datenkontrollsignal an einen Multiplexer- Schaltkreis angelegt wird, dessen Eingänge mit den Ausgängen des komplexen Datenwortregisters verbunden sind, um die Datenmuster gezielt an zu testende Speicherzellen anzulegen.
Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; die einzige Figur der Zeichnung zeigt schematisch ein erfindungsgemäß vorgesehenes komplexes Datenwortregister 10 mit zwei Ausgängen 11 und 12, die mit zwei Eingängen eines Multiplexer-Schaltkreises 13 verbunden sind, der einen Ausgang 14 und einen Steuereingang 15 aufweist.
Das komplexe Datenwortregister 10 umfasst eine erste Sektion 16, die ein Datengrundmuster enthält, und eine zweite Sektion 17, die ein zum Datengrundmuster unterschiedliches Datenmuster enthält, bei dem es sich grundsätzlich auch um das zum Grundmuster inverse Muster handeln kann. Bei Anlegen eines entsprechenden Ladesignals am Steuereingang 15 des Multiplexerschaltkreises 13, das vom Datenkontrollsignal DCTL abgeleitet ist, das durch eine nicht gezeigte Datenkontrollsteuerung bereitgestellt wird, wird einer der Inhalte der ersten Sektion 16 oder der zweiten Sektion 17, die parallel an den Eingängen des Multiplexer-Schaltkreises 13 anliegen, wahlweise aus diesem und über dessen Ausgang 14 ausgegeben und in eine Speicherzelle eines Zellenfelds einer nicht gezeigten Speicherschaltung ausgelesen. Der andere Inhalt wird dann beim nächsten Zugriff in eine weitere Speicherzelle ausgelesen, usw.
Die Datenkontrollsteuerung, die das Datenkontrollsignal DCTL bereitstellt, ist On-Chip in der Speicherschaltung realisiert und wurde bislang dazu genutzt, das einzige Datengrundmuster aus dem Datenwortregister auszulesen und in einem zweiten Schritt zu invertieren. Diese Funktionalität bleibt bei Implementierung des erfindungsgemäßen Verfahrens beibehalten, was der Abwärtskompatibilität zu der bisherigen Verfahrensführung zugute kommt, indem das Datenkontrollsignal DCTL entweder erfindungsgemäß die Inhalte der Sektionen 16 und 17 aus dem komplexen Datenwortregister 10 parallel ausliest, oder alternativ hierzu lediglich den Inhalt von beispielsweise der ersten Sektion 16, der daraufhin invertiert wird. Bezugszeichenliste 10 komplexes Datenwortregister
11 Ausgang
12 Ausgang
13 Multiplexer-Schaltkreis
14 Ausgang
15 Steuereingang
16 erste Sektion
17 zweite Sektion

Claims

1. Verfahren zum On-Chip-Testen von Speicherzellen eines Zellenfelds einer integrierten Speicherschaltung, insbesondere eines RAM- bzw. DRAM-Speichers, bei dem zu Testzwecken unterschiedliche Datenmuster in Speicherzellen geschrieben und aus diesen gelesen werden, von denen ein Datengrundmuster in einem Datenwortregister abgelegt und durch Anlegen eines Datenkontrollsignals (DCTL) ausgelesen wird, das von einer Datenkontrollsteuerung bereitgestellt wird, dadurch gekennzeichnet, dass durch das Datenkontrollsignal (DCTL) zusätzlich zu dem Datengrundmuster gezielt auf zumindest ein weiteres vom Datengrundmuster unterschiedliches Datenmuster zugegriffen wird, das in einer Datenwortregister-Sektion (16, 17) abgelegt ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Mehrzahl von vom Datengrundmuster unterschiedlichen sowie unter Bezug aufeinander unterschiedlichen Datenmustern in einer entsprechenden Mehrzahl von Datenwortregister-Sektionen (16, 17) abgelegt ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Datengrundmuster und das bzw. die von diesem unterschiedlichen Datengrundmuster in getrennten Datenwortregistern abgelegt sind.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Datengrundmuster und das bzw. die von diesem unterschiedlichen Datengrundmuster in Datenwortregister-Sektionen (16, 17) eines gemeinsamen komplexen Datenwortregisters (10) abgelegt sind.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass ein Multiplexer-Schaltkreis vorgesehen ist, dessen Eingänge mit den Ausgängen der Datenwortregister verbunden sind, um die Datenmuster gezielt an zu testende Speicherzellen anzulegen.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das komplexe Datenwortregister (10) eine Mehrzahl von Ausgängen entsprechend der Mehrzahl von Datenmustern zum getrennten Ausgeben der Datenmuster aufweist, und dass das Datenkontrollsignal (DCTL) an einen Multiplexer-Schaltkreis (13) angelegt wird, dessen Eingänge mit den Ausgängen des komplexen Datenwortregisters (10) verbunden sind, um die Datenmuster gezielt an zu testende Speicherzellen anzulegen.