DE10128271C1 - Verfahren zur Herstellung von Dioden - Google Patents

Verfahren zur Herstellung von Dioden

Info

Publication number
DE10128271C1
DE10128271C1 DE2001128271 DE10128271A DE10128271C1 DE 10128271 C1 DE10128271 C1 DE 10128271C1 DE 2001128271 DE2001128271 DE 2001128271 DE 10128271 A DE10128271 A DE 10128271A DE 10128271 C1 DE10128271 C1 DE 10128271C1
Authority
DE
Germany
Prior art keywords
chips
conductor layer
producing
diodes according
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001128271
Other languages
English (en)
Inventor
Ching-Chang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CROWNPO TECHNOLOGY INC., TAIPEI, TW
Original Assignee
LIZ ELECTRONICS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIZ ELECTRONICS CORP filed Critical LIZ ELECTRONICS CORP
Priority to DE2001128271 priority Critical patent/DE10128271C1/de
Application granted granted Critical
Publication of DE10128271C1 publication Critical patent/DE10128271C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Dioden. Es umfaßt das Schneiden von Kerben (11) in die Grundplattenstruktur (1) zum Ausbilden von Hunderten von Einheiten, das Ausbilden einer unteren Leiterschicht (2) auf jeder Einheit der Grundplattenstruktur (1), das Drucken von Widerständen (3) und das Ankleben des Chips (5) an der Grundplattenstruktur (1) und das Beschichten der Grundplattenstruktur (1) mit Deckmaterialien (7). Nach der Verarbeitung wird der Vorsprung (54) an der Chip-Spitze freigelegt und daraufhin bedruckt oder mit der oberen Leiterschicht (6) plattiert. um ihn mit der Grenze jeder Einheit zu verbinden. Die Grundplatte (1) wird in längliche rechteckige Blöcke (12) getrennt. Außerdem werden an der Seite Anschlußpunkte (8) ausgebildet. Nach dem Ätzen wird die Grundplatte (1) automatisch in Einzel-Chips (5) gebrochen. Die Lötmetalle werden an der Oberfläche der Anschlußpunkte (8) angeklebt, woraufhin die elektrische Erfassung und die Verpackung durchgeführt werden.

Description

Die Erfindung betrifft das Gebiet der Herstellung von Dioden und insbeson­ dere ein Verfahren für die Massenproduktion von Flachdioden mit niedrigeren Kosten als bisher.
Bekanntlich erfolgt die derzeitige Packung von Niederleistungsdioden bei der Oberflächenmontage im wesentlichen in Säulenform, d. h. durch Säulendio­ denpackung. Dieses Packungsverfahren besitzt jedoch mehrere Nachteile:
  • 1. Während des Herstellungsprozesses, der das mechanische Ergreifen, Plazieren, Ankleben und Anlöten umfaßt, ist die Säulenpackungsanord­ nung schwer zu betätigen, wobei die Ausbeute niedrig und die Massen­ produktion langsam ist.
  • 2. Außerdem wirkt sich ein Wärmeausdehnungskoeffizient auf die Packung der Säulendioden aus; mit anderen Worten, es gibt keine Anpassung zwi­ schen der Packung der Säulendioden und dem Wärmeausdehnungskoef­ fizienten der Schaltungsgrundplatte. Wenn die Dioden auf die Schal­ tungsplatinen gelötet werden, neigen entweder die Komponenten leicht dazu kaputtzugehen, oder geht die Schaltung wegen der schlechten Wärmeleitung kaputt. Im Ergebnis ist die Zuverlässigkeit der Produkte schlecht.
Aus der US 55 50 086 ist ein Verfahren zum Herstellen von Dioden bekannt, wobei Hunderte oder Tausende von Einheiten auf einem plattenartigen keramischen Körper ausgebildet werden, auf dem mittels Dickschichttechnik untere Leiterschichten erzeugt, Dioden befestigt und diese mit Deckmaterialien beschichtet werden, wobei deren obere Elektrodenflächen frei bleiben, um darauf obere Leiterschichten aufzubringen und diese Anordnung mit einem isolierenden Schutzkitt zu beschichten.
Die US 36 91 628 behandelt mittels Dünn- oder Dickfilmtechnik hergestellte koplanare Verbindungstechnologie für die Montage von Halbleiterdioden. Dort wird zuerst ein Deckmaterial aufgebracht und dorthinein eine Diode platziert. Wenn sich dabei auf der Diode Deckmaterial bildet, erwähnt die US 36 91 628, dass zum Freilegen der oberen Anschlussfläche der Dioden ein Abschleifen notwendig werden kann.
Aus der US 60 54 371 ist es bekannt, asymmetrische Bauelemente im Nutzen zu verarbeiten, wobei der Nutzen trichterförmig, abgestufte Löchern zur Aufnahme der Bauelemente aufweist, und die Bauelemente Ausnehmungen aufweisen, die es erlauben die Bauelemente in den Löchern des Nutzens orientieren. Dafür werden jedoch hochpräzise Bestückungsgeräte benötigt.
Aus der Auslegeschrift DE 18 05 174 A ist ein Verfahren zum Aufbringen von Einzelkörpern auf einem Grundkörper mittels eines Planverschiebungsschüttlers bekannt. Dieser besteht aus einer Unterlage mit fächerförmigen Vertiefungen. Auf diese Unterlage wird eine große Anzahl von Bauelementen wahllos aufgebracht und durch Rütteln in die Vertiefungen befördert.
Aufgabe der Erfindung ist es daher, ein Verfahren bereitzustellen, dass einen automatisierten Prozess zulässt, bei dem die Chips in gleicher Richtung ausgerichtet sind und somit an der unteren Leitschicht angeklebt werden können.
Erfindungsgemäß wird die Aufgabe durch ein Verfahren nach dem Hauptanspruch dadurch gelöst, das die folgenden Schritte umfasst:
  • a) Bereitstellen einer Vielzahl von Chips (5), wobei jeder dieser Chips (5) einen Vorsprung (54) an der Oberseite besitzt, und Bereitstellen einer Grundplatte (1) mit Kerben (11) zwischen Aufnahmestellen für Hunderte von Einheiten;
  • b) Ausbilden einer unteren Leiterschicht (2) auf jeder Einheit;
  • c) Platzieren einer Vielzahl von Chips (5) auf einen Planverschiebungsschüttler (9), der eine Vielzahl von trichterförmigen, abgestuften Löchern (91) besitzt;
  • d) Betreiben dieses Planverschiebungsschüttlers (9) bei einer spezifischen Frequenz, um ein Wandern der Chips (5) in die Löcher (91) des Schüttlers (9) zu erreichen, wobei die Chips (5) die Löcher (91) derart belegen, dass die Oberseite mit dem Vorsprung (54) abwärts gerichtet ist und die Unterseite (52) aus den Löchern (91) herausragt;
  • e) Ankleben der Unterseiten (52) der Chips (5) an der unteren Leiterschicht (2) auf der Grundplatte (1);
  • f) Beschichten der Grundplatte (1), unteren Leiterschicht (2), der Chips (5) und deren Vorsprünge (54) mit einem Deckmaterial (53);
  • g) Freilegen der Vorsprünge (54) an der Spitze der Chips (5);
  • h) Ausbilden einer oberen Leiterschicht (6) in Verbindung mit dem Vorsprung (54) jeder Chipspitze;
  • i) Fertigstellen durch Beschichtung mit Schutzkitt (7), Bezeichnen der Pole der Dioden, Ausbilden von Anschlusspunkten (8) und Trennen zu einzelnen Dioden.
Mit den in den Unteransprüchen angegebenen Merkmalen ist eine weitere Verbesserung des im Anspruch 1 gekennzeichneten Verfahrens möglich.
Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnung Bezug nimmt; es zeigen:
Fig. 1 einen Ablaufplan eines Verfahrens gemäß der Erfindung;
Fig. 2 eine Querschnittsansicht einer Keramikgrundplatte mit Schnittker­ ben;
Fig. 3 eine perspektivische Ansicht einer Grundplatte nach Fig. 2 mit Schnittkerben;
Fig. 4 eine Querschnittsansicht von Einheiten, die mit Leitpaste gedruckt oder plattiert wurden, um die untere Leiterschicht auszubilden;
Fig. 5 eine Draufsicht der Einheiten aus Fig. 4, die mit Leitpaste gedruckt oder plattiert wurden, um die untere Leiterschicht auszubilden;
Fig. 6 eine Querschnittsansicht eines gedruckten oder plattierten Widerstands zwischen den Leitern auf der Grundplatte;
Fig. 7 eine Draufsicht des gedruckten oder plattierten Widerstands aus Fig. 6 zwischen den Leitern auf der Grundplatte;
Fig. 8 eine Querschnittsansicht des gedruckten Schutzmaterials auf dem Widerstand;
Fig. 9 eine Draufsicht des gedruckten Schutzmaterials aus Fig. 8 auf dem Widerstand;
Fig. 10 eine Querschnittsansicht eines Widerstands mit einem mittels Laser korrigierten Widerstandswert;
Fig. 11 eine Draufsicht des Widerstands mit einem mittels Laser korrigier­ ten Widerstandswert aus Fig. 10;
Fig. 12 eine Querschnittsansicht des Anklebens an den Chip mit Leitpaste;
Fig. 13 eine Draufsicht des Verfahrensschritts aus Fig. 12;
Fig. 14 eine Querschnittsansicht des Beschichtens des Chips mit Schutzkitt;
Fig. 15 eine Draufsicht des Beschichtens des Chips mit Schutzkitt nach Fig. 14;
Fig. 16 eine Querschnittsansicht eines Schritts des Freilegens der Elektro­ den;
Fig. 17 eine Draufsicht des Schritts des Freilegens der Elektroden aus Fig. 16;
Fig. 18 eine Querschnittsansicht der gedruckten oder plattierten Leiter auf dem Vorsprung der Diodenspitzen. An dieser Stelle ist eine obere Leiterschicht ausgebildet, die die Dioden mit der Grenze jeder Ein­ heit verbindet;
Fig. 19 eine Draufsicht der gedruckten oder plattierten Leiter auf dem Vor­ sprung der Diodenspitzen. An dieser Stelle ist eine obere Leiter­ schicht ausgebildet, die die Dioden mit der Grenze jeder Einheit verbindet;
Fig. 20 eine Querschnittsansicht des Beschichtens der Diodenspitze mit einem isolierenden Schutzkitt;
Fig. 21 eine Draufsicht des in Fig. 20 gezeigten Beschichtungsschritts;
Fig. 22 eine Querschnittsansicht der Polbeschriftungen und der aufgedruck­ ten Wörter einer Diode;
Fig. 23 eine Draufsicht der Polbeschriftungen und der aufgedruckten Wör­ ter der Diode aus Fig. 22;
Fig. 24 eine perspektivische Ansicht der in längliche rechteckige Blöcke getrennten gesamten Grundplatte;
Fig. 25 eine Draufsicht der gesamten in längliche rechteckige Blöcke ge­ trennten Grundplatte;
Fig. 26 eine Querschnittsansicht der Leitpaste oder der an beiden Seiten angeklebten Leiter zum Ausbilden einer Diode;
Fig. 27 eine Draufsicht der Leitpaste oder der an beiden Seiten angeklebten Leiter zum Ausbilden einer Diode;
Fig. 28 eine perspektivische Ansicht der in einen Einzelchip gebrochenen Grundplatte;
Fig. 29 eine Draufsicht der in einen Einzelchip gebrochenen Grundplatte;
Fig. 30 eine Querschnittsansicht der an der Oberfläche der Diode angekleb­ ten Lötmetalle;
Fig. 31 eine Draufsicht der auf der Oberfläche der Diode angeklebten Löt­ metalle;
Fig. 32 eine Ansicht eines Rüttlers;
Fig. 33 eine Ansicht zur Demonstration der Wirkung des Rüttlers;
Fig. 34 eine Ansicht zur Demonstration des Anordnens eines Widerstands unter der Diode;
Fig. 35 eine Ansicht eines Einzelchips; und
Fig. 36 eine Ansicht der Chipanordnungskomponenten.
In Fig. 1 ist zunächst ein Ablaufplan des Herstellungsverfahrens der Erfindung gezeigt.
Schritt 1: Erzeugen von Schnittkerben 11 in Form von umgekehrten Dreiecken auf der Keramikgrundplatte 1 zum Ausbilden Hunderter von Einheiten. Wie in den Fig. 2 und 3 gezeigt ist, sind diese Schnittkerben 11 nicht nur nützlich zum Brechen, sondern können außerdem beim Schneiden mehr leitende Restbereiche schaffen.
Schritt 2: Ausbilden der unteren Leiterschicht 2 durch Drucken oder Plattie­ ren der Leitpaste auf der Oberfläche jeder Einheit der Grundplatte 1, wie in den Fig. 4 und 5 gezeigt ist.
Schritt 3: Drucken oder Plattieren der Widerstände 3 mit einem geeigneten Widerstandswert zwischen der unteren Leiterschicht 2 jeder Einheit der Grundplatte 1, wie in den Fig. 6 und 7 gezeigt ist.
Schritt 4: Beschichten der Oberfläche der Widerstände 3 mit Deckschutzmaterialien 4 zum Schutz der Widerstände 3 und zur Nutzung bei der Lasermodifikation im nächsten Schritt, wie in den Fig. 8 und 9 gezeigt ist.
Schritt 5: Falls der Widerstandswert der gedruckten Widerstände 3 nicht den Erwartungen entspricht, Korrektur des Widerstands mit dem Laser zum Niederschneiden eines Spalts 31 und zum Verringern des Widerstandwerts der Widerstände 3, wie in den Fig. 10 und 11 gezeigt ist.
Schritt 6: Ankleben einer Unterseite 52 des Chips 5 (wie etwa Dioden, LED usw.) auf der unteren Leiterschicht 2 mit der Leitpaste (Kitt), wie in den Fig. 12 und 13 gezeigt ist.
Schritt 7: Ummanteln mit den Deckmaterialien 53 auf der Oberseite zum Schutz des Chips 5, wie in den Fig. 14 und 15 gezeigt ist.
Schritt 8: Freilegen des Vorsprungs 54 an der Spitze des Chips 5 durch Polie­ ren, mittels Laser oder durch chemisches Ätzen, wie in den Fig. 16 und 17 gezeigt ist.
Schritt 9: Drucken oder Plattieren der Leiter auf dem Vorsprung 54 der Spitze des Chips 5 und Verbinden mit der Grenze jeder Einheit zum Ausbilden der oberen Leiterschicht 6, wie in den Fig. 18 und 19 ge­ zeigt ist.
Schritt 10: Beschichten der Oberfläche mit dem isolierenden Schutzkitt 7, wie in den Fig. 20 und 21 gezeigt ist.
Schritt 11: Beschriften der Pole und Zeichen 71 auf der Oberfläche des Schutzkitts 7 mit Tinte oder Lasergravur, wie in den Fig. 22 und 23 gezeigt ist.
Schritt 12: Automatisches Trennen der Grundplatte 1 unter Ausnutzung der Sprödigkeit und der Schnittkerben 11 in längliche rechteckige Blöcke 12, wie in den Fig. 24 und 25 gezeigt ist.
Schritt 13: Ankleben der Leitpaste oder der Leiter an der Seite der Blöcke 12 und Abätzen zum Ausbilden der Anschlußpunkte 8, wie in den Fig. 26 und 27 gezeigt ist.
Schritt 14: Automatisiertes Trennen der Dioden von den Blöcken 12 in einen Einzelchip 13 unter Ausnutzung der Sprödigkeit und der Schnitt­ kerben 11 der Grundplatte 1, wie in den Fig. 28 und 29 gezeigt ist.
Schritt 15: Ankleben der Lötmetalle 81 an den Anschlußpunkten 8 zum Schutz der Oberfläche der Anschlußpunkte gegenüber Oxidation und zum Verbessern der Lötbarkeit, wie in den Fig. 30 und 31 gezeigt ist.
Schritt 16: Durchführen der elektrischen Erfassung und Verpackung.
Das richtige Ankleben der unteren Leiterschicht 2 an der Unterseite 52 der Chips 5 erfolgt im Schritt 6 in Verbindung mit einem in den Fig. 32 und 33 gezeigten Planverschiebungsrüttler 9, der trichterförmige, abgestufte gefüllte Löcher 91 besitzt. Dabei kann der Vorsprung 54 des Chips 5 unter den gefüll­ ten Löchern 91 angeordnet werden, während der Chip 5 selbst über diesen Löchern angeordnet wird, wobei ein Zustand erzeugt wird, in dem der Chip umgekehrt ist. Das heißt, je nach der spezifischen Rüttelfrequenz bewegt sich der Vorsprung 54 der Spitze des nach unten fallenden Chips 5 schneller als die Unterseite 52 des nach unten fallenden Chips 5. Andererseits fällt die Unter­ seite 52 des Chips 5 auf die gefüllten Löcher 91 des nach oben bewegten Planverschiebungsrüttlers 9, und dies wird genutzt, um die Unterseite 52 des Chips 5 richtig am oberen Teil der unteren Leiterschicht 2 anzukleben. Der Chip 5 mit dem Vorsprung 54 enthält eine Haupteinheit des Halbleiters und einen Metallvorsprung, bei dem es sich um eine Art Grundmaterial handelt. Hinsichtlich der Form bildet er einen rechteckigen Hauptkörper und einen halbkreisförmigen Vorsprung 54. Anhand der unterschiedlichen physikali­ schen Eigenschaften des Materials und der offensichtlichen Größe kann durch den Rüttler 9 die richtige kinetische Energie übertragen werden. Wegen der verschiedenen physikalischen Eigenschaften wird der Vorsprung 54 des Chips 5 unten angeordnet, während sich gleichzeitig die Chips 5 vorwärts bewegen und daraufhin in das Schmelzgerät eintreten. Zu diesem Zeitpunkt sind sämtli­ che Chips 5 in dem Schmelzgerät in der gleichen Richtung ausgerichtet, so daß der Prozeß des Anklebens der Unterseite der Chips an der unteren Leiter­ schicht auf diese Weise automatisiert werden kann.
Zwar wird beim Verfahren nach DE 18 05 174 A zur automatisierten positionierten und polaritätsgenau ausgerichteten Anordnung der Einzelkörper ein Rütteln verwendet. Dort handelt es sich jedoch bei den Einzelkörpern lediglich um fertig hergestellte Bauelemente, die vor ihrer Übertragung durch einen Trägerkörper auf einen Sockel nur zeitlich lösbar in einer gitterförmigen Unterlage durch die Rüttelung positioniert werden, und nicht um die durch eine Rüttelung endgültig an einem Substrat (Grundplatte) zu parkierenden Chips.
Um kleine und leichte Produkte zu erzeugen, kann der sechste Schritt, wie in Fig. 34 gezeigt ist, durch die folgenden Schritte ersetzt werden, in denen die Leiter 32 auf die untere Leiterschicht 2 und auf die Schutzmaterialien 4 ge­ druckt und der Chip 5 auf den Leitern 32 angeordnet wird.
Falls die Widerstände 3 nicht angewendet zu werden brauchen, können die Schritte 3 bis 5, wie in Fig. 35 gezeigt ist, ausgelassen werden, wobei nur ein Einzelchip 5 vorhanden ist.
Fig. 36 ist ein Diagramm der Ausbildung der Chipanordnung. Sie zeigt das obenbeschriebene Auslassen der Schritte 3 bis 5 des Schritts 14, in dem die Blöcke 12 in die mehrere Einheiten enthaltende Chip-Matrix geschnitten wer­ den. In der Grundplatte 1 können zuvor Falze 14 hergestellt werden, um im Schritt 13 zweckmäßig den Anschlußpunkt an dem seitlichen Streifen auszu­ bilden. Gleichzeitig kann der Chip 5 der Einheiten außer der Diode Wider­ stände, Kondensatoren oder Induktivitäten enthalten. Je nach Anforderung sollten dementsprechend verschiedene Kombinationen zusammengestellt werden, wobei die Anordnungs-Baueinheit mit mehreren Chips angeordnet werden sollte.
Anhand der obenerwähnten Aussagen ist offensichtlich, daß die Erfindung die folgenden Vorteile besitzt:
  • 1. Sie ist das einzige Verfahren, mit dem derzeit ein Großteil der Komponenten von Flachdioden hergestellt werden kann.
  • 2. Die Herstellungsproduktivität ist außerordentlich hoch, wobei der Aus­ stoß der Maschinenausrüstung bis zu 200.000 Dioden stündlich erreichen kann. Außerdem sind die Produkte außerordentlich kostengünstig.
  • 3. Die Konstruktion der Erfindung und das Herstellungsverfahren sind ein Durchbruch im Gebiet. Mit dieser Erfindung kann die Wettbewerbsfä­ higkeit der Industrie sichergestellt werden.
  • 4. Das Produkt besitzt eine hohe Zuverlässigkeit, da der Chip-Verbindungs­ punkt der Dioden mit leitenden Materialien angeklebt wird, die von der herkömmlichen Verwendung von Nichtglas für den Kontaktpunkt der Dioden verschieden sind.
  • 5. Die Chips können mit dem Automaten direkt aus dem Wafer entnommen und an der Grundplatte angeklebt werden oder es können sämtliche Chips mit dem Rüttler oben angeordnet werden.
  • 6. Die Erfindung kann eine Kombination der Anordnung schaffen, bei der verschiedene Chips gleichzeitig gepackt werden können, wobei es sich bei den Chips um Dioden, Widerstände, Kondensatoren oder Induktions­ spulen handeln kann. Auf diese Weise steigen die Zweckmäßigkeit und die Produktivität, wobei mehr zusätzliche Werte erzeugt werden können.
  • 7. Ein fester Chip und ein Widerstand können während des gleichen Herstellungsverfahrens in der Packung integriert werden.

Claims (18)

1. Verfahren zur Herstellung von Dioden auf einem Chip, wobei jeder Chip (5) eine Oberseite mit einem Vorsprung (54) als Spitze und eine Unterseite (52) besitzt, wobei das Verfahren folgende Schritte aufweist:
  • a) Bereitstellen einer Vielzahl von Chips (5), wobei jeder dieser Chips (5) einen Vorsprung (54) an der Oberseite besitzt, und Bereitstellen einer Grundplatte (1) mit Kerben (11) zwischen Aufnahmestellen für Hunderte von Einheiten;
  • b) Ausbilden einer unteren Leiterschicht (2) auf jeder Einheit;
  • c) Platzieren einer Vielzahl von Chips (5) auf einen Planverschiebungsschüttler (9), der eine Vielzahl von trichterförmigen, abgestuften Löchern (91) besitzt;
  • d) Betreiben dieses Planverschiebungsschüttlers (9) bei einer spezifischen Frequenz, um ein Wandern der Chips (5) in die Löcher (91) des Schüttlers (9) zu erreichen, wobei die Chips (5) die Löcher (91) derart belegen, dass die Oberseite mit dem Vorsprung (54) abwärts gerichtet ist und die Unterseite (52) aus den Löchern (91) herausragt;
  • e) Ankleben der Unterseiten (52) der Chips (5) an der unteren Leiterschicht (2) auf der Grundplatte (1);
  • f) Beschichten der Grundplatte (1), unteren Leiterschicht (2), der Chips (5) und deren Vorsprünge (54) mit einem Deckmaterial (53);
  • g) Freilegen der Vorsprünge (54) an der Spitze der Chips (5);
  • h) Ausbilden einer oberen Leiterschicht (6) in Verbindung mit dem Vorsprung (54) jeder Chipspitze;
  • i) Fertigstellen durch Beschichtung mit Schutzkitt (7), Bezeichnen der Pole der Dioden, Ausbilden von Anschlusspunkten (8) und Trennen zu einzelnen Dioden.
2. Verfahren zur Herstellung von Dioden nach Anspruch 1, dadurch gekennzeichnet, dass jeder Chip (5) eine Leuchtdiode ist.
3. Verfahren zur Herstellung von Dioden nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kerben (11) der Grundplatte (1) umgekehrte Dreiecke sind.
4. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass die untere Leiterschicht (2) durch Drucken der Leitpaste ausgebildet wird.
5. Verfahren zur Herstellung von Dioden nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die untere Leiterschicht (2) durch Plattieren ausgebildet wird.
6. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass nach dem Ausbilden der unteren Leiter­ schicht (2) Widerstände (3) mit einem geeigneten Widerstandswert zwischen der unteren Leiterschicht (2) jeder Einheit angelegt werden, wobei eine Oberseite jedes Widerstands (3) mit dem isolierendem Schutzkitt (7) beschichtet wird.
7. Verfahren zur Herstellung von Dioden nach Anspruch 6, dadurch gekennzeichnet, dass die Widerstände (3) durch Drucken ausgebildet werden.
8. Verfahren zur Herstellung von Dioden nach Anspruch 6, dadurch gekennzeichnet, dass die Widerstände (3) durch Plattieren ausgebildet werden.
9. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass zur Korrektur des Widerstandswerts der Widerstände (3) ein Laser zum Schneiden eines Spalts (31) verwendet wird, der die Widerstandswerte der Widerstände (3) verringert.
10. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass der Schritt des Ausbildens der unteren Leiterschicht (2) durch Drucken von Leitpaste erfolgt.
11. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass der Vorsprung (54) an jeder Chip-Spitze durch Polieren, mittels Laser oder durch chemisches Ätzen freigelegt wird.
12. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass die obere Leiterschicht (6) durch Drucken oder Plattieren der Leiter auf den Vorsprung (54) jeder Chip-Spitze ausgebildet wird.
13. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass der Schritt des Bezeichnens der Pole und der Zeichen auf der Oberfläche des Schutzkitts (7) mit Tinte oder Lasergravur ausgeführt wird.
14. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass der Schritt des Trennens in einzelne Dioden das Herstellen von Blöcken (12) mit mehreren Dioden umfasst, wobei an der Seite der Blöcke (12) Leitpaste angeklebt wird oder Leiter angeklebt werden, um Anschlusspunkte (8) zu bilden.
15. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass der Schritt des Ausbildens von Anschlusspunkten (8) vor dem Anordnen der Chips (5) und vor dem Trennen in einzelne Dioden erfolgt.
16. Verfahren zur Herstellung von Dioden nach Anspruch 15, dadurch gekennzeichnet, dass eine Chip-Anordnung ferner einen oder mehrere Wider­ stände und/oder einen oder mehrere Kondensatoren und/oder eine oder meh­ rere Induktionsspulen enthält, wobei die Gesamtkombination den Anforderun­ gen der Chip-Anordnung entsprechend gewählt wird.
17. Verfahren zur Herstellung von Dioden nach einem vorangehenden An­ spruch, dadurch gekennzeichnet, dass nach dem Schritt des Trennens in einzelne Dioden ein Auftragen von Lötmetallen auf die Oberfläche der Anschlusspunkte (8) erfolgt.
18. Verfahren zur Herstellung von Dioden nach dem vorangehenden Anspruch, dadurch gekennzeichnet, dass nach dem Schritt des Trennens in einzelne Dioden und nach dem Auftragen von Lötmetallen auf die Oberfläche der Anschlusspunkte (8) eine elektrische Erfassung und Verpackung erfolgt.
DE2001128271 2001-06-12 2001-06-12 Verfahren zur Herstellung von Dioden Expired - Fee Related DE10128271C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001128271 DE10128271C1 (de) 2001-06-12 2001-06-12 Verfahren zur Herstellung von Dioden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001128271 DE10128271C1 (de) 2001-06-12 2001-06-12 Verfahren zur Herstellung von Dioden

Publications (1)

Publication Number Publication Date
DE10128271C1 true DE10128271C1 (de) 2002-11-28

Family

ID=7687902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001128271 Expired - Fee Related DE10128271C1 (de) 2001-06-12 2001-06-12 Verfahren zur Herstellung von Dioden

Country Status (1)

Country Link
DE (1) DE10128271C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1805174A1 (de) * 1968-10-25 1970-05-14 Telefunken Patent Verfahren zum Aufbringen von Einzelkoerpern auf einen Grundkoerper
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
DE19536216C1 (de) * 1995-09-28 1996-07-11 Siemens Ag Optoelektronisches Detektor-Bauelement und Verfahren zu seiner Herstellung
US5550086A (en) * 1995-12-27 1996-08-27 Tai; George Ceramic chip form semiconductor diode fabrication method
US6054371A (en) * 1997-09-29 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device by detachably mounting substrates to a holder board
US6085396A (en) * 1999-05-14 2000-07-11 Huang; Wen-Ping Manufacturing method for rectifying diodes
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1805174A1 (de) * 1968-10-25 1970-05-14 Telefunken Patent Verfahren zum Aufbringen von Einzelkoerpern auf einen Grundkoerper
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
DE19536216C1 (de) * 1995-09-28 1996-07-11 Siemens Ag Optoelektronisches Detektor-Bauelement und Verfahren zu seiner Herstellung
US5550086A (en) * 1995-12-27 1996-08-27 Tai; George Ceramic chip form semiconductor diode fabrication method
US6054371A (en) * 1997-09-29 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device by detachably mounting substrates to a holder board
US6085396A (en) * 1999-05-14 2000-07-11 Huang; Wen-Ping Manufacturing method for rectifying diodes
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
WO2010000224A2 (de) * 2008-06-30 2010-01-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2010000224A3 (de) * 2008-06-30 2010-03-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
US8431422B2 (en) 2008-06-30 2013-04-30 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic components

Similar Documents

Publication Publication Date Title
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE2554398C3 (de) Kontaktierung einer Lumineszenzdiode
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE69833193T2 (de) Verfahren zur herstellung mehrerer elektronischer bauteile
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
EP0283590A2 (de) Elektrische Bauelemente
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE2817480C2 (de) Hybridschaltung, die mit einer Halbleiterschaltung versehen ist
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE3932213A1 (de) Verbundanordnung mit leiterplatte
DE1766879B1 (de) Elektronischer baustein
DE102020104582A1 (de) Halbleitergehäuse einschliesslich aufrauhungsmerkmalen
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
EP0103889A2 (de) Verfahren und Vorrichtung zum Verarbeiten von einzelnen integrierten Schaltkreisen zu filmmontierten integrierten Schaltkreisen (Mikropacks)
AT516750A4 (de) Verfahren zur Voidreduktion in Lötstellen
EP0303272A2 (de) Leiterplatte für die Elektronik
DE3635375C2 (de)
DE10128271C1 (de) Verfahren zur Herstellung von Dioden
DE3536431A1 (de) Loeten von oberflaechenmontierbaren bauelementen
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
DE102008053645A1 (de) Verfahren zum Herstellen von mehreren Halbleiter-Bauelementen
EP2067390A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE19738118C2 (de) Montageverfahren für ein Halbleiterbauelement

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CROWNPO TECHNOLOGY INC., TAIPEI, TW

8339 Ceased/non-payment of the annual fee