DE10122064A1 - Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen Vertiefungen - Google Patents
Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen VertiefungenInfo
- Publication number
- DE10122064A1 DE10122064A1 DE2001122064 DE10122064A DE10122064A1 DE 10122064 A1 DE10122064 A1 DE 10122064A1 DE 2001122064 DE2001122064 DE 2001122064 DE 10122064 A DE10122064 A DE 10122064A DE 10122064 A1 DE10122064 A1 DE 10122064A1
- Authority
- DE
- Germany
- Prior art keywords
- protective layer
- wafer
- period
- recesses
- time period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
In der Halbleiterherstellung wird häufig ein Wafer (1) mit einem Graben bzw. einem Trench benötigt, der bis zu einer definierten Tiefe (5) - gemessen von der Oberfläche des Wafers (1) - mit einer Schutzschicht (3) gefüllt ist. Erfindungsgemäß wird dazu bei einem Wafer (1) mit Vertiefungen (2), der derart mit einer Schutzschicht (3) beschichtet ist, dass die Vertiefungen (2) mit dem Material der Schutzschicht (3) gefüllt sind und die Schutzschicht (3) auf der Oberfläche des Wafers (1) eine definierte Anfangsdicke (4) aufweist, zuerst das Material der Schutzschicht (3) bis auf die Oberfläche des Wafers (1) abgetragen und eine dafür benötigte erste Zeitdauer bestimmt, und anschließend der Abtragvorgang während einer zweiten Zeitdauer fortgesetzt, die in Abhängigkeit von der ersten Zeitdauer, der Anfangsdicke (4) der Schutzschicht (3) und der gewünschten Tiefe (5) bestimmt wird. Vorzugsweise wird als Schutzschicht (3) eine Lackschicht verwendet und diese mittels Plasmaveraschung abgetragen, wobei das Erreichen der Oberfläche des Wafers (1) beim Abtragen durch Auswertung eines in der Plasmaveraschungsanlage gewonnenen Spaktrums überwacht wird.
Description
Die vorliegende Erfindung betrifft ein Verfahren bzw. eine
Vorrichtung zum Herstellen eines Wafers mit einer Oberfläche,
in der Vertiefungen ausgebildet sind, die wenigstens zum Teil
mit einer Schutzschicht aufgefüllt sind.
Bei der Herstellung von Halbleiterschaltungen werden oft
Halbleiterstrukturen innerhalb einer Vertiefung bzw. eines
Grabens ausgebildet. Ein solcher Graben wird in der Halblei
tertechnik auch "Trench" genannt. Dabei ist es erforderlich,
die Oberfläche der Vertiefung in verschiedenen Tiefen unter
schiedlich zu behandeln. Zu diesem Zweck wird in der Vertie
fung eine Schutzschicht angeordnet, die bis zu einer bestimm
ten Tiefe innerhalb der Vertiefung reicht, so dass bei einem
Behandlungsschritt nur die darüber liegende Oberfläche der
Vertiefung erfasst wird.
Die Verwendung der vorgenannten Trerichtechnologie ist bei
spielsweise ein etabliertes und erfolgreiches Verfahren zur
Reduzierung des spezifischen Einschaltwiderstands eines DMOS-
Schalters. Eine Schlüsselrolle dabei nimmt die Feldplatten
strukturierung der Trench-MOS-Transistorzellen ein, welche
ihrerseits durch eine definierte und reproduzierbare Bede
ckung der Vertiefung bzw. des Trenchs ab einer bestimmten
Tiefe mit einer Schutzschicht bestimmt wird. Die Trerichtech
nologie kann jedoch auch auf anderen Gebieten, beispielsweise
bei der Herstellung von Halbleiterspeichern zur Erzeugung ei
nes Grabenkondensators, eingesetzt werden.
Vordringliches Ziel dabei ist es, innerhalb einer Vertiefung
in der Oberfläche eines Wafers eine Schutzschicht in einer
bestimmten Tiefe anzuordnen, die trotz wechselnder Herstel
lungsbedingungen reproduzierbar ist.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein
Verfahren bzw. eine Vorrichtung der eingangs genannten Art zu
schaffen, bei denen mit geringem Aufwand eine Schutzschicht
in Vertiefungen eines Wafers zuverlässig in einer bestimmten
Tiefe angeordnet werden kann.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit
den Merkmalen des Anspruchs 1 sowie eine Vorrichtung mit den
Merkmalen des Anspruchs 8 gelöst. Die Unteransprüche definie
ren jeweils bevorzugte und vorteilhafte Ausführungsformen der
vorliegenden Erfindung.
Bei der erfindungsgemäßen Lösung wird bei einem Wafer, auf
dessen Oberfläche eine Schutzschicht bestimmter Anfangsdicke
aufgetragen ist, das Material der Schutzschicht mit einer be
stimmten Abtraggeschwindigkeit abgetragen, bis die Oberfläche
des Wafers erreicht ist, wobei die dafür benötigte Zeit als
eine erste Zeitdauer bestimmt wird.
Anschließend wird entweder unmittelbar danach oder nach einer
Unterbrechung während einer zweiten Zeitdauer der Abtragvor
gang fortgesetzt, wobei die zweite Zeitdauer in Abhängigkeit
der ersten Zeitdauer der Anfangsdicke der Schutzschicht und
einer Tiefe bestimmt wird, bis in die die Schutzschicht in
nerhalb der Vertiefungen abgetragen werden soll. Diese Tiefe
entspricht nachher der Höhe der Abschnitte innerhalb der Ver
tiefungen, in denen keine Schutzschicht angeordnet ist und
auf die ein nachfolgendes Halbleiterbearbeitungsverfahren
wirkt. Solche Halbleiterbearbeitungsverfahren können bei
spielsweise das Auftragen oder Abtragen von leitenden oder
isolierenden Verkleidungen oder das Oxidieren oder Dotieren
des Halbleitermaterials sein.
Auf diese Weise kann der Einfluss einer Veränderung der Pro
zessparameter beim Abtragvorgang eliminiert werden. Verändert
sich die Abtraggeschwindigkeit in einer Anlage zum Abtragen
des Materials der Schutzschicht, was in der Praxis leicht
vorkommen kann, so verändert sich auch die erste Zeitdauer,
die zum Abtragen der Anfangsdicke des Schutzschichtmaterials
erforderlich ist, so dass die veränderte Abtraggeschwindig
keit bei der zweiten Zeitdauer berücksichtigt werden kann und
das Material der Schutzschicht in den Vertiefungen sicher bis
in die gewünschte Tiefe abgetragen wird. Eine Bedingung dafür
ist, dass sich die Abtraggeschwindigkeit von der ersten Zeit
dauer zu der zweiten Zeitdauer nicht wesentlich verändert.
Da die Abtraggeschwindigkeit maßgeblich von der Temperatur
beeinflusst wird, die aufgrund der thermischen Trägheit wäh
rend des gesamten Abtragvorgangs im wesentlichen konstant
bleibt, kann für die Abtraggeschwindigkeit während der ersten
und der zweiten Zeitdauer ein konstanter Wert angenommen wer
den. Unter dieser Bedingung kann die zweite Zeitdauer vor
teilhafterweise einfach durch die Multiplikation der ersten
Zeitdauer mit dem Verhältnis von der gewünschten Tiefe zur
Anfangsdicke der Schutzschicht bestimmt werden.
Als Schutzschicht wird vorteilhafterweise eine Lackschicht
verwendet, die sich einfach in einer definierten Anfangsdicke
auf die Oberfläche des Wafers auftragen lässt. Eine solche
Schutzschicht wird allgemein auch als Bulk-Resist bezeichnet.
Vorteilhafterweise wird die Schutzschicht und insbesondere
eine Lackschicht durch Veraschung mit Plasma abgetragen. Die
ses Verfahren lässt sich einfach durchführen und gewährleis
tet eine gleichmäßige Abtragung der Schutzschicht. Bei der
Veraschung mit Plasma kann das Erreichen der Oberfläche des
Wafers beim Abtragen der Schutzschicht besonders einfach
durch eine Spektralanalyse geprüft werden. Dazu werden eine
oder mehrere charakteristische Spektrallinien überwacht, die
einen Aufschluss auf das Erreichen der Oberfläche des Wafers
zulässt, wobei das Transmissions- bzw. Immissions- bzw. Re
flexionsspektrum ausgewertet werden kann.
Sobald das Material der Schutzschicht bis auf die Oberfläche
abgetragen ist, wird nur noch das Schutzschichtmaterial in
nerhalb der Vertiefungen verascht, das jedoch eine wesentlich
geringere Gesamtoberfläche aufweist als das zuvor auf der ge
samten Waferoberfläche vorhandene Schutzschichtmaterial, so
dass je Zeiteinheit eine wesentlich geringere Menge verascht
wird und eine starke Veränderung des Spektrums zu bemerken
ist. Würde der Abtragvorgang so lange fortgesetzt werden, bis
auch das Schutzschichtmaterial in den Vertiefungen vollstän
dig verascht ist, so würde sich das Spektrum noch einmal ein
wenig ändern, da ab diesem Zeitpunkt überhaupt kein Schutz
schichtmaterial verascht wird. Zur Auswertung kann insbeson
dere die OH-Linie herangezogen werden. Ein solches System zur
Abtragung einer Schutzschicht bzw. Veraschung einer Lack
schicht wird auch Endpunktesystem genannt.
Die Erfindung wird nachfolgend anhand eines bevorzugten Aus
führungsbeispiels unter Bezugnahme auf die beigefügte Zeich
nung näher erläutert.
Fig. 1 zeigt einen Teil eines Wafers mit einer Vertiefung in
seiner Oberfläche,
Fig. 2 zeigt den Waferabschnitt gemäß Fig. 1 nach erfolgtem
Auftrag der Schutzschicht,
Fig. 3 zeigt den Waferabschnitt gemäß Fig. 1 nach der ers
ten Zeitdauer, und
Fig. 4 zeigt den Waferabschnitt gemäß Fig. 1 nach der zwei
ten Zeitdauer.
Fig. 1 zeigt einen Abschnitt eines flachen Wafers 1, in des
sen oberen Oberfläche eine Vertiefung 2 ausgebildet ist. Die
Vertiefung 2 bildet einen Graben mit im wesentlichen recht
eckförmigem Querschnitt. Ziel des Verfahrens ist es, die Ver
tiefung 2 bis zu einer bestimmten Tiefe, gemessen von der o
beren Oberfläche des Wafers 1, mit einer Schutzschicht zu
füllen.
Dazu wird, wie in Fig. 2 dargestellt, die Oberfläche des Wa
fers 1 mit einer Schutzschicht 3 derart versehen, dass das
Material der Schutzschicht 3 die Vertiefung 2 ausfüllt und
die Schutzschicht 3 auf der Oberfläche des Wafers 1 eine kon
stante Anfangsdicke 4 aufweist. Als Schutzschicht wird eine
Lackschicht 3 verwendet, die mit den bekannten Verfahren in
konstanter Dicke aufgetragen werden kann.
Auf den in Fig. 2 dargestellten Wafer 1 wird nun das erfin
dungsgemäße Verfahren angewendet. Dazu wird in einer Plasma
veraschungsanlage das Material der Schutzschicht 3 so lange
abgetragen, bis die Oberfläche des Wafers 1 erreicht ist. Das
heißt, es wird die Anfangsdicke 4 der Lackschicht 3 abgetra
gen. Das Erreichen der Oberfläche 3 des Wafers 1 wird in der
Plasmaveraschungsanlage durch Spektralanalyse überwacht, so
dass auf diese Weise eine erste Zeitdauer bestimmt werden
kann, die für das Abtragen der Anfangsdicke 4 der Lackschicht
3 erforderlich war. In Fig. 3 ist der Wafer 1 am Ende der
ersten Zeitdauer abgebildet. In dieser Phase ist die Vertie
fung 2 des Wafers 1 vollständig mit dem Material der Schutz
schicht 3 gefüllt. Für den weiteren Abtragvorgang wird eine
zweite Zeitdauer vorgegeben, die durch Multiplizieren der
ersten Zeitdauer mit dem Verhältnis der gewünschten Tiefe 5,
bis in die das Material der Schutzschicht 3 abgetragen werden
soll, zu der Anfangsdicke 4 bestimmt wird, wobei das Verhält
nis der Abtraggeschwindigkeiten während der ersten und der
zweiten Zeitdauer als konstant angenommen wird.
Am Ende der zweiten Zeitdauer wird der in Fig. 4 dargestell
te Zustand erreicht. Dabei ist die Vertiefung 2 des Wafers 1
zum Teil mit dem Material der Lackschicht 3 gefüllt, wobei
die Lackschicht 3 sich nur vom Boden der Vertiefung 2 bis zu
der gewünschten Tiefe 5 erstreckt, wobei die Tiefe 5 von der
Oberfläche des Wafers 1 bzw. dem oberen Ende der Vertiefung 2
gemessen wird. Als Folge des Verfahrens wird ein Wafer 1 mit
einer Vertiefung 2 geschaffen, in der ein oberer bis in die
Tiefe 5 reichender Abschnitt frei von Lack ist und in einem
nachfolgenden Verfahrensschritt bearbeitet werden kann, wobei
der unter der Tiefe 5 liegende Bereich der Vertiefung 2 mit
einer Lackschicht bedeckt ist, die für andere Verfahrens
schritte herausgelöst werden kann.
Claims (9)
1. Verfahren zum Herstellen eines Wafers (1) mit einer O
berfläche, in der Vertiefungen (2) ausgebildet sind, die we
nigstens zum Teil mit einer Schutzschicht (3) gefüllt sind,
bei welchem Verfahren
bei einem Wafer (1), bei dem eine Schutzschicht (3) derart aufgetragen ist, dass die Vertiefungen (2) mit dem Material der Schutzschicht (3) gefüllt sind und die Schutzschicht (3) im wesentlichen glatt ist und auf der Oberfläche des Wafers (1) eine bestimmte Anfangsdicke (4) aufweist,
das Material (3) so lange abgetragen wird, bis die Oberfläche des Wafers (1) erreicht ist und eine dafür benötigte erste Zeitdauer bestimmt wird, und
der Abtragvorgang eine zweite Zeitdauer lang fortgesetzt wird, die in Abhängigkeit der ersten Zeitdauer, der Anfangs dicke (4) und einer Tiefe (5), bis in die die Schutzschicht (3) innerhalb der Vertiefungen (2) abgetragen werden soll, bestimmt wird.
bei einem Wafer (1), bei dem eine Schutzschicht (3) derart aufgetragen ist, dass die Vertiefungen (2) mit dem Material der Schutzschicht (3) gefüllt sind und die Schutzschicht (3) im wesentlichen glatt ist und auf der Oberfläche des Wafers (1) eine bestimmte Anfangsdicke (4) aufweist,
das Material (3) so lange abgetragen wird, bis die Oberfläche des Wafers (1) erreicht ist und eine dafür benötigte erste Zeitdauer bestimmt wird, und
der Abtragvorgang eine zweite Zeitdauer lang fortgesetzt wird, die in Abhängigkeit der ersten Zeitdauer, der Anfangs dicke (4) und einer Tiefe (5), bis in die die Schutzschicht (3) innerhalb der Vertiefungen (2) abgetragen werden soll, bestimmt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die zweite Zeitdauer durch Multiplikation der ersten
Zeitdauer mit dem Verhältnis von der Tiefe (5) zur Anfangsdi
cke (4) bestimmt wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass das Verhältnis der Abtraggeschwindigkeiten für die
Schutzschicht (3) während der ersten und der zweiten Zeitdau
er konstant ist.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass die Schutzschicht ein Schutzlack ist.
5. Verfahren nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
dass das Material der Schutzschicht durch Veraschung oder Ät
zung mittels eines Plasmas abgetragen wird.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
dass mittels einer Spektralanalyse geprüft wird, ob die Ober
fläche des Wafers (1) erreicht ist.
7. Verfahren nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
dass sich die zweite Zeitdauer ohne Unterbrechung an die ers
te Zeitdauer anschließt.
8. Vorrichtung zur Herstellung eines Wafers (1) mit einer
Oberfläche, in der Vertiefungen (2) ausgebildet sind, die we
nigstens zum Teil mit einer Schutzschicht (3) gefüllt sind,
wobei die Vorrichtung derart eingerichtet ist, dass sie
bei einem Wafer (1), auf dessen Oberfläche eine Schutzschicht (3) derart aufgetragen ist, dass die Vertiefungen (2) mit dem Material der Schutzschicht (3) gefüllt sind und die Schutz schicht (3) im wesentlichen glatt ist und auf der Oberfläche des Wafers (1) eine bestimmte Anfangsdicke (4) aufweist,
das Material der Schutzschicht (3) so lange abträgt, bis die Oberfläche des Wafers (1) erreicht ist, und eine dafür benö tigte erste Zeitdauer bestimmt, und
den Abtragvorgang eine zweite Zeitdauer lang fortsetzt, die die Vorrichtung in Abhängigkeit der ersten Zeitdauer, der An fangsdicke (4) und einer Tiefe (5), bis in die die Schutz schicht (3) innerhalb der Vertiefungen (2) abgetragen werden soll, bestimmt wird.
bei einem Wafer (1), auf dessen Oberfläche eine Schutzschicht (3) derart aufgetragen ist, dass die Vertiefungen (2) mit dem Material der Schutzschicht (3) gefüllt sind und die Schutz schicht (3) im wesentlichen glatt ist und auf der Oberfläche des Wafers (1) eine bestimmte Anfangsdicke (4) aufweist,
das Material der Schutzschicht (3) so lange abträgt, bis die Oberfläche des Wafers (1) erreicht ist, und eine dafür benö tigte erste Zeitdauer bestimmt, und
den Abtragvorgang eine zweite Zeitdauer lang fortsetzt, die die Vorrichtung in Abhängigkeit der ersten Zeitdauer, der An fangsdicke (4) und einer Tiefe (5), bis in die die Schutz schicht (3) innerhalb der Vertiefungen (2) abgetragen werden soll, bestimmt wird.
9. Vorrichtung nach Anspruch 8, eingerichtet zur Durchfüh
rung eines Verfahrens nach einem der Ansprüche 1 bis 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001122064 DE10122064A1 (de) | 2001-05-07 | 2001-05-07 | Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen Vertiefungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001122064 DE10122064A1 (de) | 2001-05-07 | 2001-05-07 | Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen Vertiefungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10122064A1 true DE10122064A1 (de) | 2002-11-21 |
Family
ID=7683859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001122064 Ceased DE10122064A1 (de) | 2001-05-07 | 2001-05-07 | Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen Vertiefungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10122064A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693542A (en) * | 1994-12-26 | 1997-12-02 | Hyundai Electronics Industries Co., Ltd. | Method for forming a transistor with a trench |
-
2001
- 2001-05-07 DE DE2001122064 patent/DE10122064A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693542A (en) * | 1994-12-26 | 1997-12-02 | Hyundai Electronics Industries Co., Ltd. | Method for forming a transistor with a trench |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10005804B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, sowie durch dieses Verfahren hergestellter Halbleitersensor für eine physikalische Grösse | |
DE4310955C2 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE3002509A1 (de) | Verfahren und vorrichtung zur steuerung einer aetzung | |
DE3118834A1 (de) | Verfahren zum bestimmen des endpunktes eines physikalischen aetzprozesses und vorrichtung zur durchfuehrung des verfahrens | |
DE10334539A1 (de) | Elektronisches Bauelement und Verfahren zum Herstellen desselben | |
DE102004002902A1 (de) | Herstellungsverfahren für ein elektronisches Bauteil | |
DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
DE19638666C1 (de) | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE102005028202B4 (de) | Verfahren zur Herstellung von Halbleiterscheiben aus Silizium | |
DE10296376T5 (de) | Kohlenstoffdioxidlaser-Bearbeitungsverfahren von Mehrschichtmaterial | |
DE3832660C2 (de) | ||
WO2003052824A2 (de) | Verfahren zum bestimmen einer esd-/latch-up-festigkeit einer integrierten schaltung | |
DE19743765C2 (de) | Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung | |
DE10122064A1 (de) | Verfahren und Vorrichtung zur Herstellung eines Wafers mit zumindest teilweise mit einer Schutzschicht versehenen Vertiefungen | |
EP1616348A1 (de) | Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle | |
DE60032051T2 (de) | Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur | |
DE3801976C2 (de) | ||
DE3421127A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE10240748B4 (de) | Verfahren zur Planarisierung einer Halbleiterprobe | |
DE69531089T2 (de) | Verbesserungen an oder in Bezug auf halbleitende Anordnungen | |
DE10296550T5 (de) | Verfahren zum Füllen eines Durchgangs oder einer Ausnehmung in einem Halbleitersubstrat | |
DE102010034116B3 (de) | Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |