DE10121716B4 - Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung - Google Patents
Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung Download PDFInfo
- Publication number
- DE10121716B4 DE10121716B4 DE2001121716 DE10121716A DE10121716B4 DE 10121716 B4 DE10121716 B4 DE 10121716B4 DE 2001121716 DE2001121716 DE 2001121716 DE 10121716 A DE10121716 A DE 10121716A DE 10121716 B4 DE10121716 B4 DE 10121716B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- auxiliary
- digital
- circuit
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Signalauswerteschaltung
mit einer ersten Schaltungsanordnung (1) und einer zweiten Schaltungsanordnung
(2),
wobei die Signalauswerteschaltung einen Signaleingang und einen Signalausgang aufweist,
wobei der Signaleingang der Signalauswerteschaltug der ersten Schaltungsanordnung (1) eingangsseitig zugeführt und der Signalausgang der Signalauswerteschaltung der zweiten Schaltungsanordnung (2) ausgangsseitig abgeführt ist,
wobei die erste Schaltungsanordnung (1) eine Verstärkerschaltung (10 – 12), einen ersten Digital-Analog-Wandler (3), einen ersten Komparator (7) und eine erste Hilfsgrößenbestimmungseinrichtung (5) aufweist,
wobei der Eingang der Verstärkerschaltung (10 – 12) mit dem Signaleingang beaufschlagt wird und der Ausgang der Verstärkerschaltung eingangsseitig mit dem ersten Komparator (7) verbunden ist, dessen Ausgang mit dem Eingang der ersten Hilfsgrößenbestimmungseinrichtung (5) verbunden ist,
wobei die erste Schaltungsanordnung (1) derart eingerichtet ist, dass mittels des ersten Digital-Analog-Wandlers (3) über eine von der ersten Hilfsgrößenbestimmungseinrichtung (5) erzeugte Hilfsgröße der Pegel des von der Verstärkerschaltung (10 – 12) verarbeiteten Signals verschoben werden kann,
wobei die zweite...
wobei die Signalauswerteschaltung einen Signaleingang und einen Signalausgang aufweist,
wobei der Signaleingang der Signalauswerteschaltug der ersten Schaltungsanordnung (1) eingangsseitig zugeführt und der Signalausgang der Signalauswerteschaltung der zweiten Schaltungsanordnung (2) ausgangsseitig abgeführt ist,
wobei die erste Schaltungsanordnung (1) eine Verstärkerschaltung (10 – 12), einen ersten Digital-Analog-Wandler (3), einen ersten Komparator (7) und eine erste Hilfsgrößenbestimmungseinrichtung (5) aufweist,
wobei der Eingang der Verstärkerschaltung (10 – 12) mit dem Signaleingang beaufschlagt wird und der Ausgang der Verstärkerschaltung eingangsseitig mit dem ersten Komparator (7) verbunden ist, dessen Ausgang mit dem Eingang der ersten Hilfsgrößenbestimmungseinrichtung (5) verbunden ist,
wobei die erste Schaltungsanordnung (1) derart eingerichtet ist, dass mittels des ersten Digital-Analog-Wandlers (3) über eine von der ersten Hilfsgrößenbestimmungseinrichtung (5) erzeugte Hilfsgröße der Pegel des von der Verstärkerschaltung (10 – 12) verarbeiteten Signals verschoben werden kann,
wobei die zweite...
Description
- Die vorliegende Erfindung betrifft eine Signalauswerteschaltung zur Verarbeitung eines Signals nach Patentanspruch 1.
- Die US-4,873,702 A betrifft im Allgemeinen die Übertragung von Digitalsignalen und insbesondere eine verbesserte Technik, um den Effekt eines Gleichspannungsoffsets bei Empfängern von Digitalsignalen, insbesondere bei drahtlosen Systemen, zu eliminieren.
- In dem Buch „Halbleiter-Schaltungstechnik" von Schenk, Ch. und Tietze, U., 9. Auflage, ISBN: 3-540-19475-4 ist auf den Seiten 780 – 784 ein Wägeverfahren beschrieben, mit welchem ausgehend von einem Analogsignal ein von einem Digital-Analog-Wandler ausgegebenes Digitalsignal ermittelt wird, welches dem Analogsignal entspricht.
- Eine Signalauswerteschaltung ist beispielsweise durch die
EP 586 746 A1 - Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Signalauswerteschaltung der eingangs genannten Art zu schaffen, mit der die für den Betrieb erforderliche Hilfsgröße möglichst exakt und mit geringem Aufwand ermittelt und aufgeschaltet werden kann.
- Diese Aufgabe wird erfindungsgemäß durch eine Signalauswerteschaltung mit den Merkmalen des Anspruchs 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
- Die erfindungsgemäße Signalauswerteschaltung umfasst eine erste und eine zweite Schaltungsanordnung. Dabei wird ein Signaleingang der Signalauswerteschaltung eingangsseitig der ersten Schaltungsanordnung zugeführt und ein Signalausgang der Signalauswerteschaltung der zweiten Schaltungsanordnung ausgangsseitig entnommen. Die erste Schaltungsanordnung weist eine Verstärkerschaltung, einen ersten Digital-Analog-Wandler, einen ersten Komparator und eine erste Hilfsgrößenbestimmungseinrichtung auf. Der Eingang der Verstärkerschaltung ist mit dem Signaleingang verbunden während der Ausgang der Verstärkerschaltung eingangsseitig mit dem ersten Komparator verbunden ist. Der Ausgang dieses ersten Komparators ist wiederum mit einem Eingang der ersten Hilfsgrößenbestimmungseinrichtung verbunden. Dabei ist die erste Schaltungsanordnung derart eingerichtet, dass sie mittels der ersten Hilfsgrößenbestimmungseinrichtung eine Hilfsgröße erzeugt, welche über den ersten Digital-Analog-Wandler den Pegel des von der Verstärkerschaltung bearbeiteten Signals verschieben kann. Die zweite Schaltungsanordnung weist einen zweiten Komparator, eine zweite Hilfsgrößenbestimmungseinrichtung und einen zweiten Digital-Analog-Wandler auf. Der Ausgang der Verstärkerschaltung ist dabei eingangsseitig mit dem zweiten Komparator verbunden. Der Ausgang des zweiten Komparators bildet den Signalausgang der zweiten Schaltungsanordnung und damit den Signalausgang der Signalauswerteschaltung und ist mit dem Eingang der zweiten Hilfsgrößenbestimmungseinrichtung verbunden. Die zweite Schaltungsanordnung ist derart ausgestaltet, dass durch die zweite Hilfsgrößenbestimmungseinrichtung eine Hilfsgröße bzw. ein Schwellwert ausgebildet wird, welcher dann mittels des zweiten Digital-Analog-Wandlers dem zweiten Komparator zugeführt wird, damit dieser damit das von der ersten Schaltungsanordnung gelieferte Signal vergleicht.
- Zur Bestimmung der jeweiligen Hilfsgröße wird dabei erfindungsgemäß das am Signalausgang der jeweiligen Schaltungsanordnung anliegende Signal herangezogen, so dass die realen Gegebenheiten in der Signalverarbeitungseinrichtung berücksichtigt und kompensiert werden können. Insbesondere kann auf diese Weise eine Offset-Spannung der Signalverarbeitungseinrichtung kompensiert werden.
- In einer vorteilhaften Weiterbildung ist eine der Hilfsgrößenbestimmungseinrichtungen oder sind beide Hilfsgrößenbestimmungseinrichtungen derart eingerichtet, dass die jeweilige Hilfsgröße iterativ, d.h. in mehreren Einzelschritten, bestimmt wird. Dazu bestimmt die jeweilige Hilfsgrößenbestimmungseinrichtung, abhängig vom Signal am Signalausgang der jeweiligen Schaltungsanordnung zunächst einen Einstellwert für die Hilfsgröße, schaltet diesen mittels des jeweiligen Digital-Analog-Wandlers auf den jeweiligen Hilfsgrößeneingang auf und erfasst anschließend das sich mit dem ersten Wert für die jeweilige Hilfsgröße einstellende Signal am Signalausgang der jeweiligen Schaltungsanordnung. In Abhängigkeit von diesem Signal und insbesondere von dem im vorhergehenden Schritt aufgeschalteten Wert der Hilfsgröße wird nun in einem zweiten Schritt ein neuer Wert für die Hilfsgröße bestimmt und wiederum aufgeschaltet. Dies wird solange wiederholt, bis die Hilfsgröße mit hinreichender Genauigkeit bestimmt ist.
- Dieses Verfahren besitzt den Vorteil, dass das Signal am Signalausgang mit einer geringen Auflösung erfasst und trotzdem der Wert der Hilfsgröße mit einer höheren Auflösung bestimmt werden kann, die maßgeblich von der Auflösung des Digital-Analog-Wandlers bestimmt wird. Im einfachsten Fall ist zur Erfassung des Signals am Signalausgang ein einfacher Komparator ausreichend.
- Der zur Auflösung der Hilfsgröße ohnehin vorhandene Digital-Analog-Wandler wird in der erfindungsgemäßen Lösung zur Bildung eines Analog-Digital-Wandlers verwendet, mit dem der Wert für die Hilfsgröße bestimmt werden kann.
- Das Verfahren, mit dem die jeweilige Hilfsgrößenbestimmungseinrichtung den Wert für ihre Hilfsgröße ermittelt, hängt dabei von der Information ab, die sie über das Signal am Signalausgang der jeweiligen Schaltungsanordnung gewinnt. Da jeweils ein Komparator eingesetzt wird, kann die Hilfsgrößenbestimmungseinrichtung die Information gewinnen, ob das Signal bei aufgeschalteter Hilfsgröße ober- oder unterhalb eines bestimmten Werts liegt. In einem solchen Fall wird die Hilfsgrößenbestimmungseinrichtung den Wert der aufgeschalteten Hilfsgröße inkrementell erhöhen, wenn das Signal am Signalausgang unterhalb einer bestimmten Schwelle liegt und inkrementell erniedrigen, wenn es oberhalb dieser Schwelle liegt. Auf diese Weise wird eine Art Nachlaufsteuerung erzielt, mit der die Hilfsgröße so eingestellt werden kann, dass Gleichspannungsanteile im Signal kompensiert werden können, wenn die Hilfsgröße additiv in der Signalverarbeitungseinrichtung berücksichtigt wird.
- Vorteilhafterweise wird jedoch jeweils ein Register zur sukzessiven Approximation verwendet, bei dem bekannterweise zur Annäherung an einen gewünschten Wert die einzelnen Bits des jeweiligen Digital-Analog-Wandlers, beginnend mit dem höchstwertigen Bit, nacheinander in Abhängigkeit des Ergebnisses des Komparators gesetzt bzw. nicht gesetzt werden. Damit kann der Wert für die jeweilige Hilfsgröße sehr schnell ermittelt werden.
- Weiterhin ist es jedoch auch denkbar, anstelle des Komparators einen Analog-Digital-Wandler geringer Auflösung zu verwenden, so dass der jeweiligen Hilfsgrößenbestimmungseinrichtung eine detailliertere Information über das Signal am Signalausgang zur Verfügung steht. Beispielsweise kann in so einem Fall bei Verwendung eines Zwei-Bit-Analog-Digital-Wandlers die Bestimmung des Werts für die Hilfsgröße Zwei-Bit-weise erfolgen.
- In einer anderen Weiterbildung ist es auch denkbar, dass die Hilfsgrößenbestimmungseinrichtung das Signal in Bezug auf mehrere Schwellwerte beispielsweise mit Hilfe mehrerer Komparatoren mit verschiedenen Schaltschwellen überwacht und abhängig von einem Über- oder Unterschreiten eines oder mehrerer Schwellwerte eine Hilfsgröße mittels einer von dem Digital-Analog-Wandler verschiedenen Einrichtung aufschaltet.
- Dies kann beispielsweise für eine grobe Offset-Kompensation angewendet werden, um das Signal zu Beginn in einen gewünschten Bereich zu verschieben, bevor die Hilfsgröße unter Einbeziehung des Digital-Analog-Wandlers ermittelt wird. Dabei kann vorteilhafterweise ein Digital-Analog-Wandler mit einem kleinen LSB und gleichzeitig geringer Auflösung verwendet werden, da eine ggf. erforderliche Grob-Kompensation, zu deren Durchführung der Digital-Analog-Wandler nicht in der Lage wäre, von einer anderen Einrichtung vorgenommen wird.
- Wird vor den Komparator ein Tiefpassfilter vorgeschaltet, kann damit der Mittelwert des Signals bestimmt werden. Damit können beispielsweise höherfrequente Signalanteile, die die Bestimmung der Hilfsgröße stören könnten, eliminiert werden. So ist ein solches Tiefpassfilter insbesondere in den Fällen vorteilhaft, in denen das Signal im Wesentlichen nur zwei Extremwerte annimmt. Zur Bestimmung der Hilfsgröße kann in so einem Fall ein Signal aufgeschaltet werden, bei dem die beiden Extremwerte abwechselnd jeweils gleich lang eingenommen werden. Dabei muss die Zeitkonstante des Tiefpassfilters groß gegenüber der Periodendauer des Wechsels zwischen den beiden Extremwerten sein. Dabei kann die Zeitkonstante des Tiefpassfilters auch einstellbar bzw. programmierbar sein, um bei wechselnden Signalfolgen die Hilfsgröße schnell bestimmen zu können.
- Vorteilhafterweise ist der Signalauswerteschaltung eine Steuereinrichtung zugeordnet, mit der mehrere Werte für die jeweilige Hilfsgröße gespeichert und bei Bedarf aufgeschaltet werden können. Auf diese Weise muss der Wert der jeweiligen Hilfsgröße für einen bestimmten Anwendungsfall nur einmal bestimmt werden und kann später, wenn dieser Anwendungsfall wieder auftritt, wieder in den jeweiligen Digital-Analog-Wandler geladen und so wieder aufgeschaltet werden. Ein solcher Anwendungsfall kann beispielsweise der Empfang eines Signals von einem von mehreren Sendern sein, wobei die Sender ihre Signale auf verschiedene Weise bzw. über verschiedene Übertragungswege senden, so dass für jeden Sender ein anderer Wert der Hilfsgröße erforderlich ist. Dieser Fall tritt beispielsweise in optischen Datenübertragungsnetzwerken auf, in denen das von verschiedenen Sendern gesendete Datensignal insbesondere durch die verschiedenen Übertragungswege verschieden stark abgeschwächt wird und das infolge von unterschiedlichen Pegeln, mit denen die Sender die Dateninformationen senden, einen unterschiedlichen Gleichanteil aufweist. In einem solchen Fall kann die Steuereinrichtung für jeden Sender den geeigneten Wert für eine Hilfsgröße, beispielsweise zum Kompensieren des Gleichanteils, ermitteln und speichern. Senden die Sender abwechselnd, kann die Steuereinrichtung den zu dem Sender zugehörigen Wert für die Hilfsgröße aufschalten, dessen Signal gerade verarbeitet werden soll.
- Mit der erfindungsgemäßen Signalauswerteschaltung kann beispielsweise in einem Datenübertragungsnetzwerk ein Daten enthaltendes Informationssignal zur Gewinnung der Daten ausgewertet werden. Dabei führt vorteilhafter Weise die erste Schaltungsanordnung eine Offset-Korrektur ihrer Verstärkerschaltung durch, während die zweite Schaltungsanordnung eine Komparatorschaltung mit adaptivem Schwellwert bildet.
- Das Einstellen der Signalauswerteschaltung geschieht in zwei Schritten, wobei im ersten Schritt die erste Hilfsgröße zur Kompensation des Offsets ermittelt wird und anschließend in einem zweiten Schritt bei aufgeschalteter erster Hilfsgröße die geeignete Schwelle für den zweiten Komparator zum Digitalisieren des Signals bestimmt wird.
- Die Werte für die beiden Hilfsgrößen werden für jeden vorhandenen Sender bestimmt und gespeichert, wobei die Steuereinrichtung diese Bestimmung in regelmäßigen oder auch beliebigen Abständen für die Sender durchführt und in der Zwischenzeit für die entsprechenden Sender die gespeicherten Werte für die Hilfsgrößen zur Aufschaltung verwendet.
- Im ersten Schritt wird der Sender dazu veranlasst, abwechselnd die Werte Null bzw. Eins eines Bits zu senden. Dieses Signal wird in der ersten Schaltungsanordnung verstärkt und über einen Tiefpassfilter einem Komparator zugeführt, so dass an dessen Eingang ein Mittelwert der Bitfolge anliegt. Der Ausgang des Komparators ist mit einem Register zur sukzessiven Approximation verbunden. Anschließend wird der Wert für die erste Hilfsgröße ermittelt, gespeichert und mittels des ersten Digital-Analog-Wandlers aufgeschaltet.
- Anschließend wird bei erfolgter Offset-Korrektur in der zweiten Schaltungsanordnung der geeignete Schwellwert bestimmt. Dazu wird der Sender veranlasst, eine bestimmte Zeitdauer eine logische Eins zu senden. Deren Pegel wird nun iterativ in der zweiten Schaltungsanordnung ermittelt und davon abhängig der Schwellwert für den Komparator eingestellt. Dazu kann beispielsweise der ermittelte Wert für die logische Eins mit einem Faktor < 1 multipliziert werden, damit die Schaltschwelle für den Komparator unterhalb des Werts für die Eins liegt. Zusätzlich kann in einem dritten Schritt auch eine logische Null gesendet werden, deren Wert wie zuvor der Wert der logischen Eins iterativ ermittelt wird. Als Schaltschwelle kann ein Wert zwischen dem Wert der logischen Eins und dem Wert der logischen Null und insbesondere deren Mittelwert verwendet werden. Zur Bestimmung des Schwellwerts können sich an den dritten Schritt noch weitere Schritte mit gleichen oder verschiedenen Signalfolgen anschließen. Der bestimmte Wert für die zweite Hilfsgröße wird ebenfalls gespeichert und mittels des zweiten Digital-Analog-Wandlers aufgeschaltet.
- Die ermittelten Werte für die beiden Hilfsgrößen werden in der Steuereinrichtung für jeden Sender gespeichert, wobei die zu einem bestimmten Sender zugehörigen Werte aufgeschaltet werden, sobald das Signal dieses bestimmten Senders ausgewertet werden soll.
- Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
-
1 zeigt ein Blockschaltbild einer erfindungsgemäßen Signalauswerteschaltung, und -
2 zeigt den Verlauf von Informationssignalen zum Einstellen der Signalauswerteschaltung gemäß1 . - Die in
1 dargestellte Signalauswerteschaltung weist eine erste Schaltungsanordnung1 , eine zweite Schaltungsanordnung2 sowie eine beiden Schaltungsanordnungen1 ,2 zugeordnete Steuereinrichtung14 auf. Die dargestellte Signalauswerteschaltung dient zum Auswerten eines Informationssignals in einem Empfänger eines optischen Datenübertragungsnetzwerks. In einem solchen Übertragungsnetzwerk wird das Datensignal in ein Lichtsignal umgewandelt, über eine optische Übertragungsstrecke übertragen und anschließend im Empfänger wieder in ein elektrisches Signal umgewandelt und ausgewertet. Dazu wird das elektrische Signal im Empfänger von der ersten Schaltungsanordnung1 verstärkt, wobei gleichzeitig ein Gleichspannungsanteil des Informationssignals kompensiert wird. Anschließend wird das verstärkte Informationssignal in der zweiten Schaltungsanordnung mit einem Schwellwert verglichen, um die einzelnen Datenbits zu rekonstruieren. Der Ausgang der zweiten Schaltungsanordnung2 entspricht somit dem vom Sender ausgesandten Datensignal. - Die erste Schaltungsanordnung
1 weist eine dreistufige Verstärkerschaltung10 ,11 ,12 auf, wobei das auszuwertende Informationssignal an den Eingang der ersten Verstärkerstufe10 angeschlossen ist und der Ausgang der letzten Verstärkerstufe12 den Signalausgang der ersten Schaltungsanordnung1 bildet. Zwischen der ersten Verstärkerschaltung10 und der zweiten Verstärkerschaltung11 ist ein erster Digital-Analog-Wandler3 angeschlossen, der an dieser Stelle die erste Hilfsgröße zum Verschieben des Pegels des Informationssignals aufschalten kann. - Die erste Schaltungsanordnung
1 weist weiterhin ein mit dem Signalausgang verbundenes Tiefpassfilter9 auf, dessen Ausgang mit dem Eingang eines Komparators7 verbunden ist. Der Ausgang des Komparators7 ist mit einem ersten Sukzessive-Approximation-Register5 verbunden, dessen Digitalausgang mit dem Digitaleingang des ersten Digital-Analog-Wandlers3 und der Steuereinrichtung14 verbunden ist. - Der Signalausgang der ersten Schaltungsanordnung ist mit dem Eingang einer Pufferstufe
13 der zweiten Schaltungsanordnung2 verbunden. Die zweite Schaltungsanordnung2 weist weiterhin einen zweiten Komparator8 auf, dessen Eingang mit dem Ausgang der Pufferstufe13 verbunden ist. Zusätzlich weist der Komparator8 einen Eingang für einen Schwellwert auf, der von einem zweiten Digital-Analog-Wandler4 der zweiten Schaltungsanordnung2 erzeugt werden kann. Der Ausgang des zweiten Komparators8 ist direkt mit einem zweiten Sukzessive-Approximation-Register6 verbunden, dessen Digitalausgang mit dem Digitaleingang des zweiten Digital-Analog-Wandlers4 und der Steuereinrichtung14 verbunden ist. Der Signalausgang der zweiten Schaltungsanordnung2 ist mit dem Ausgang des zweiten Komparators8 verbunden. - In
2 sind die Verläufe der Informationssignale16 dargestellt, die zum Einstellen der Signalauswerteschaltung verwendet werden. Zusätzlich ist das Ausgangssignal17 des Tiefpassfilters9 der ersten Schaltungsanordnung1 dargestellt. Weiterhin ist der Verlauf eines Systemtakts15 dargestellt. - Zum Einstellen der Signalauswerteschaltung wird in einem ersten Schritt
18 , der beispielsweise50 Nanosekunden lang ist, ein nicht dargestellter Sender des auszuwertenden Informationssignals veranlasst, eine Folge von logischen Nullen und logischen Einsen zu senden. Daraus ergibt sich der links dargestellte Rechteckverlauf für das Informationssignal16 . Am Ausgang des Tiefpassfilters9 stellt sich der Mittelwert17 ein, der jedoch noch mit einer geringen Restwelligkeit behaftet ist. In diesem ersten Schritt18 bestimmt die Steuereinrichtung14 mit Hilfe des ersten Sukzessive-Approximation-Registers5 die erste Hilfsgröße bzw. einen Wert zur Kompensation des Gleichanteils des Informationssignals. Dazu bilden der erste Digital-Analog-Wandler3 , der erste Komparator7 und das erste Sukzessive-Approximation-Register5 einen Analog-Digital-Wandler. Bei jedem Taktschritt des Systemtakts15 wird wie bei der sukzessiven Approximation bekannt, beginnend mit dem höchstwertigen Bit, ein Bit des ersten Digital-Analog-Wandlers3 gesetzt und anschließend das Ausgangssignal des ersten Komparators7 ausgewertet. Zeigt der erste Komparator7 an, dass das Eingangssignal bei auf geschalteter Hilfsgröße noch unterhalb seines Schwellwerts liegt, bleibt das zuletzt gesetzte Bit gesetzt, und es wird das nächste niederwertigere Bit gesetzt. Zeigt der Komparator7 an, dass das Informationssignal bei aufgeschalteter Hilfsgröße größer als die Schaltschwelle ist, wird das zuletzt gesetzt Bit wieder gelöscht und ebenfalls das nächste niederwertigere Bit gesetzt. Auf diese Weise kann mit jedem Schritt des Systemtakts15 ein Bit des ersten Digital-Analog-Wandlers3 eingestellt werden. Die Takte des Systemtakts15 sind jeweils10 Nanosekunden lang, so dass im vorliegenden Ausführungsbeispiel mit den fünf Taktschritten im ersten Schritt18 der Wert der ersten Hilfsgröße mit einer Genauigkeit von 5 Bit bestimmt werden kann. Der erste Digital-Analog-Wandler3 hat vorzugsweise eine Auflösung von 5 Bit. - Anschließend wird der im ersten Schritt
18 ermittelte Wert für die Hilfsgröße in der Steuereinrichtung14 gespeichert und mittels des ersten Digital-Analog-Wandlers3 auf die Verstärkerschaltung10 ,11 ,12 aufgeschaltet. Vorteilhafterweise liegt am Ausgang des ersten Digital-Analog-Wandlers3 am Ende des ersten Schritts18 automatisch der ermittelte Wert der ersten Hilfsgröße an, so dass die Hilfsgröße nicht erst einschwingen muss. - Anschließend wird in einem zweiten Schritt
19 , der 100 Nanosekunden lang ist, der Schwellwert für den zweiten Komparator8 in der Schaltungsanordnung2 bestimmt. Dazu wird der Sender dazu veranlasst, eine Folge von logischen Einsen auszusenden, so dass sich der in2 rechts dargestellte Verlauf16 ergibt. Während des zweiten Schritts19 wird der Pegel des Informationssignals bei einer logischen Eins und bei bereits erfolgter Offset-Korrektur ermittelt. Dazu wird das Offset-korrigierte Informationssignal von der Pufferstufe13 dem zweiten Komparator8 zugeführt, der zusammen mit dem zweiten Sukzessive-Approximation-Register6 und dem zweiten Digital-Analog-Wandler4 einen Analog-Digital-Wandler bildet. Die Analog-Digital-Wandlung erfolgt wie in der ersten Schaltungsanordnung nach dem Prinzip der sukzessiven Approximation. Der zweite Digital-Analog-Wandler4 besitzt eine Auflösung von 10 Bit, so dass zur vollständigen Analog-Digital-Wandlung zehn Schritte des Systemtakts15 erforderlich sind. Der bestimmte Digitalwert der logischen Eins des Informationssignals wird der Steuereinrichtung14 zugeführt, die davon abhängig einen Schwellwert für den zweiten Komparator8 berechnet. Dazu wird der ermittelte Wert für die logische Eins mit einem Faktor < 1, beispielsweise 0,5, multipliziert und als Schwellwert bzw. Wert der zweiten Hilfsgröße verwendet. Der Schwellwert wird zum einen in der Steuereinrichtung14 gespeichert und zum anderen mittels des zweiten Digital-Analog-Wandlers4 auf den zweiten Komparator8 aufgeschaltet. Beträgt der Schwellwert die Hälfte des Pegels der logischen Eins, so kann der Schwellwert vorteilhafterweise durch eine einzige Shift-Operation, angewendet auf den Wert der logischen Eins, ermittelt werden. - Alternativ kann zusätzlich in einem dritten Schritt auch eine logische Null gesendet werden, deren Wert wie zuvor der Wert der logischen Eins iterativ ermittelt wird. Als Schaltschwelle kann ein Wert zwischen dem Wert der logischen Eins und dem Wert der logischen Null und insbesondere deren Mittelwert verwendet werden.
- Diese Bestimmung der Werte der beiden Hilfsgrößen in den zwei Schritten
18 ,19 wird für jeden im Datenübertragungsnetzwerk vorhandenen Sender durchgeführt, so dass die Steuereinrichtung14 für jeden Sender die zugehörigen Werte der beiden Hilfsgrößen speichert. Diese Bestimmung der Werte für die beiden Hilfsgrößen wird in regelmäßigen oder beliebigen Abständen wiederholt, um Veränderungen auf der Seite des Senders oder der Übertragungsstrecke zu berücksichtigen. Ferner wird diese Bestimmung der Werte der beiden Hilfsgrößen für sich neuanmeldende Sender sofort durchgeführt. - Weiterhin ist vorgesehen, dass die verschiedenen Sender zu vorgegebenen Zeiten senden, und die Steuereinrichtung
14 so eingerichtet ist, dass sie abhängig davon, welcher Sender als nächstes sendet, die entsprechenden Werte für die beiden Hilfsgrößen an die beiden Digital-Analog-Wandler3 ,4 ausgibt. Auf diese Weise ist die Signalauswerteschaltung rechtzeitig für die Auswertung des Informationssignals eines bestimmten Senders eingestellt.
Claims (7)
- Signalauswerteschaltung mit einer ersten Schaltungsanordnung (
1 ) und einer zweiten Schaltungsanordnung (2 ), wobei die Signalauswerteschaltung einen Signaleingang und einen Signalausgang aufweist, wobei der Signaleingang der Signalauswerteschaltug der ersten Schaltungsanordnung (1 ) eingangsseitig zugeführt und der Signalausgang der Signalauswerteschaltung der zweiten Schaltungsanordnung (2 ) ausgangsseitig abgeführt ist, wobei die erste Schaltungsanordnung (1 ) eine Verstärkerschaltung (10 –12 ), einen ersten Digital-Analog-Wandler (3 ), einen ersten Komparator (7 ) und eine erste Hilfsgrößenbestimmungseinrichtung (5 ) aufweist, wobei der Eingang der Verstärkerschaltung (10 –12 ) mit dem Signaleingang beaufschlagt wird und der Ausgang der Verstärkerschaltung eingangsseitig mit dem ersten Komparator (7 ) verbunden ist, dessen Ausgang mit dem Eingang der ersten Hilfsgrößenbestimmungseinrichtung (5 ) verbunden ist, wobei die erste Schaltungsanordnung (1 ) derart eingerichtet ist, dass mittels des ersten Digital-Analog-Wandlers (3 ) über eine von der ersten Hilfsgrößenbestimmungseinrichtung (5 ) erzeugte Hilfsgröße der Pegel des von der Verstärkerschaltung (10 –12 ) verarbeiteten Signals verschoben werden kann, wobei die zweite Schaltungsanordnung einen zweiten Komparator (8 ), eine zweite Hilfsgrößenbestimmungseinrichtung (6 ) und einen zweiten Digital-Analog-Wandler (4 ) aufweist, wobei der Ausgang der Verstärkerschaltung (10 –12 ) mit dem Eingang des zweiten Komparators (8 ) verbunden ist, wobei der Ausgang des zweiten Komparators (8 ) den Signalausgang der zweiten Schaltungsanordnung bildet und mit der zweiten Hilfsgrößenbestimmungseinrichtung (6 ) verbunden ist, und wobei die zweite Schaltungsanordnung (2 ) derart eingerichtet ist, dass mittels des zweiten Digital-Analog-Wandlers (4 ) und der zweiten Hilfsgrößenbestimmungseinrichtung (6 ) eine Hilfsgröße gebildet wird, mit der der zweite Komparator (8 ) das von der ersten Schaltungsanordnung (1 ) gelieferte Signal vergleicht. - Signalauswerteschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Hilfsgrößenbestimmungseinrichtung (
5 ) und/oder die zweite Hilfsgrößenbestimmungseinrichtung (6 ) derart eingerichtet sind, dass sie die Hilfsgröße iterativ bestimmen. - Signalauswerteschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass dem ersten Komparator (
7 ) ein Tiefpassfilter (9 ) vorgeschaltet ist. - Signalauswerteschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Hilfsgrößenbestimmungseinrichtung (
5 ) und/oder die zweite Hilfsgrößenbestimmungseinrichtung (6 ) ein Sukzessive-Approximation-Register aufweist. - Signalauswerteschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der ersten Schaltungsanordnung (
1 ) und der zweiten Schaltungsanordnung eine Steuereinrichtung (14 ) zugeordnet ist, die derart eingerichtet ist, dass sie eine von der ersten Hilfsgrößenbestimmungseinrichtung (5 ) und zweiten Hilfsgrößenbestimmungseinrichtung (6 ) bestimmte Hilfsgröße speichert und eine gespeicherte Hilfsgröße auf Anforderung an den Digitaleingang des ersten und zweiten Digital-Analog-Wandlers (3 ,4 ) ausgibt. - Signalauswerteschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Steuereinrichtung (
14 ) eine Speicheranordnung aufweist und derart eingerichtet ist, dass sie in einem ersten Schritt mit Hilfe der ersten Hilfsgrößenbestimmungseinrichtung (5 ) eine erste Hilfsgröße zur Korrektur eines Gleichanteils des Signals bestimmt, die bestimmte erste Hilfsgröße mittels des ersten Digital-Analog-Wandlers (3 ) auf den Hilfsgrößeneingang der Verstärkerschaltung (10 –12 ) aufschaltet und anschließend in einem zweiten Schritt mittels der zweiten Hilfsgrößenbestimmungseinrichtung (6 ) eine zweite Hilfsgröße zur Festlegung eines Schwellwerts bestimmt und mittels des zweiten Digital-Analog-Wandlers (4 ) an den Hilfsgrößeneingang des Komparators (8 ) der zweiten Schaltungsanordnung aufschaltet. - Signalauswerteschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die Steuereinrichtung (
14 ) eine Speicheranordnung aufweist und derart eingerichtet ist, dass sie für mehrere Signalsender jeweils eine erste Hilfsgröße und eine zweite Hilfsgröße bestimmt, diesem Signalsender zugeordnet speichert und entsprechend dem Signalsender, dessen Signal auszuwerten ist, mittels der beiden Digital-Analog-Wandler (3 ,4 ) auf die Hilfsgrößeneingänge der beiden Signalverarbeitungseinrichtungen (10 –12 ,13 ,8 ) aufschaltet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001121716 DE10121716B4 (de) | 2001-05-04 | 2001-05-04 | Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001121716 DE10121716B4 (de) | 2001-05-04 | 2001-05-04 | Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10121716A1 DE10121716A1 (de) | 2002-11-14 |
DE10121716B4 true DE10121716B4 (de) | 2006-05-24 |
Family
ID=7683618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001121716 Expired - Fee Related DE10121716B4 (de) | 2001-05-04 | 2001-05-04 | Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10121716B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005055951A1 (de) | 2005-11-24 | 2007-05-31 | Robert Bosch Gmbh | Auswerteschaltung zur Verarbeitung von digitalen Signalen, Verfahren und Sensoranordnung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873702A (en) * | 1988-10-20 | 1989-10-10 | Chiu Ran Fun | Method and apparatus for DC restoration in digital receivers |
EP0586746A1 (de) * | 1992-09-09 | 1994-03-16 | ALCATEL BELL Naamloze Vennootschap | Empfängerschwellwerteinstellung und Senderleistungssteuerung für ein ATM-Kommunikationssystem |
-
2001
- 2001-05-04 DE DE2001121716 patent/DE10121716B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873702A (en) * | 1988-10-20 | 1989-10-10 | Chiu Ran Fun | Method and apparatus for DC restoration in digital receivers |
EP0586746A1 (de) * | 1992-09-09 | 1994-03-16 | ALCATEL BELL Naamloze Vennootschap | Empfängerschwellwerteinstellung und Senderleistungssteuerung für ein ATM-Kommunikationssystem |
Non-Patent Citations (2)
Title |
---|
Schenk, C.; Tietze, U.: Halbleiter-Schaltungstech- nik, 9. Aufl., Berlin (u.a.): Springer-Verlag, 1991, Deckblatt + Impressum + S. 780-784, ISBN: 3-540-19475-4 |
Schenk, C.; Tietze, U.: Halbleiter-Schaltungstech-nik, 9. Aufl., Berlin (u.a.): Springer-Verlag, 1991, Deckblatt + Impressum + S. 780-784, ISBN: 3-540-19475-4 * |
Also Published As
Publication number | Publication date |
---|---|
DE10121716A1 (de) | 2002-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006004212B4 (de) | Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation | |
DE1900368C3 (de) | Pulscodemodulator | |
DE3001397C2 (de) | ||
DE102004021867A1 (de) | Verfahren zur Signalverarbeitung, insbesondere in einem Hochfrequenzempfänger und Signalaufbereitungsschaltung | |
DE10003701C1 (de) | Analog-Digital-Wandler | |
EP0356548A1 (de) | Verfahren und Schaltungsanordnung für eine digitale Regelung der Frequenz und/oder der Phase von Abtasttaktimpulsen | |
DE60302468T2 (de) | Pipeline Analog-Digital-Wandler | |
DE102015109542B4 (de) | Doppelabtastungs-Modulator mit Vorwärtskopplung | |
DE3147578A1 (de) | Analog/digital-wandler-schaltungsanordnung | |
DE102004035609A1 (de) | Mobilfunkempfänger mit hybrider Einstellung der Verstärkung und entsprechendes Verfahren zur Einstellung der Verstärkung in einem Mobilfunkempfänger | |
DE2730208A1 (de) | Verfahren zum festhalten des pegels eines eingangssignals auf einem bezugspegel und dabei verwendbare klemmschaltung | |
DE10121716B4 (de) | Schaltungsanordnung zur Verarbeitung eines Signals und daraus aufgebaute Signalauswerteschaltung | |
DE2857329C1 (de) | Verfahren und Einrichtung zur Verringerung des Bedarfs der Zahl von uebertragenen Bits bei der UEbertragung von PCM-Information | |
EP1755225A2 (de) | Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren | |
EP0332642B1 (de) | Verfahren und schaltungsanordnung zur adaptiven entzerrung von impulssignalen | |
DE19637151C1 (de) | Schaltung zur Ermittlung und Speicherung eines Signalmittelwertes | |
DE19914207C2 (de) | A/D-Wandlerschaltung | |
EP1732309A1 (de) | Vorrichtung zur Ermittlung eines Maßes für eine Signaländerung und Verfahren zur Phasenregelung | |
DE10025581A1 (de) | Vorrichtung und Verfahren zur Überprüfung, ob ein Signal mit einer vorbestimmten Frequenz empfangen wird | |
DE10121715B4 (de) | Schaltungsanordnung zum Auswerten eines Informationssignals sowie Verfahren zum Einstellen einer solchen Schaltungsanordnung | |
DE2334318C3 (de) | Verfahren zum Umwandten eines Analogsignals in ein Digitalsignal | |
DE3128306A1 (de) | Schaltungsvorrichtung zur digitalisierung und extremwertermittlung analoger signale | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
AT390703B (de) | Wandlerschaltung zur zwischenschaltung zwischen digitalen und pulsamplitudenmodulierten signalen und zur wahlweisen modifizierung der digitalen signale | |
EP0070009B1 (de) | Verfahren zur Codierung von pulsamplitudenmodulierten Signalen in pulscodemodulierte Signale nach einer angenäherten logarithmischen Kennlinie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |