DE10108077B4

DE10108077B4 - IC-Chip mit Anschlusskontaktflächen und ESD-Schutz

Info

Publication number: DE10108077B4
Application number: DE2001108077
Authority: DE
Inventors: Michael Bruhnke
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-02-20
Filing date: 2001-02-20
Publication date: 2005-09-08
Anticipated expiration: 2021-02-21
Also published as: DE10108077A1

Abstract

IC-Chip mit einer Anordnung von Anschlusskontaktflächen, die an einer Oberseite des IC-Chips (1), die einen Mittelpunkt (5) aufweist, vorhanden sind, wobei
mehrere Anschlusskontaktflächen (2) oder Leiterbahnen (4) innerhalb einer Grenzlinie eines inneren Bereiches (8) liegen, die die Strecken von dem Mittelpunkt (5) zu einem jeweiligen Randpunkt der Oberseite halbiert,
mehrere Anschlusskontaktflächen (3) außerhalb dieser Grenzlinie vorhanden sind und
zu jeder Anschlusskontaktfläche (2) innerhalb der Grenzlinie eine damit elektrisch leitend verbundene Anschlusskontaktfläche (3) außerhalb der Grenzlinie an einem Rand der Oberseite des IC-Chips (1) vorhanden ist,
dadurch gekennzeichnet, dass
innerhalb der Grenzlinie eine elektrisch leitende Struktur (7) angeordnet ist, die für die Anschlusskontaktflächen (3), die außerhalb der Grenzlinie angeordnet sind, als ESD-Schutz vorgesehen ist, und
diese elektrisch leitende Struktur (7) und die außerhalb der Grenzlinie angeordneten Anschlusskontaktflächen (3) in einer obersten Metallisierungsschicht vorhanden sind.

Description

Die vorliegende Erfindung betrifft einen IC-Chip mit einer optimierten Anordnung von Anschlusskontaktflächen.

Eine zentrale Anordnung der Anschlusskontaktflächen (Pads) auf einer Oberseite eines Halbleiterchips wie in der US 4 685 998 , der DE 40 32 154 A1 und der US 6 048 753 hat den Vorteil, dass eine einheitliche Anordnung der Anschlusskontaktflächen bei verschiedenen IC-Chips unterschiedlicher Größe möglich ist. Die von den Anschlusskontaktflächen beanspruchte Fläche ist geringer, wenn die Anschlusskontaktflächen auf einen inneren Bereich der Chipoberseite eingeschränkt sind. Wegen der kürzeren Zuleitungen ergibt sich außerdem ein besserer Schutz gegen elektrostatisches Aufladen (ESD, electrostatic damage). Eine zentrierte Anordnung der Anschlusskontaktflächen hat aber bei herkömmlichen Techniken zur Herstellung eines Modulaufbaus den Nachteil, dass Anschlussdrähte über die Oberseite des IC-Chips nach außen geführt werden müssen. Die Anschlusskontaktflächen werden daher für diese Technik am Rand der Oberseite des IC-Chips angebracht. Zentral angeordnete Anschlusskontaktflächen können aber bei Aufbautechniken verwendet werden, bei denen der IC-Chip in Flip-Chip-Technik montiert wird. Dabei wird der IC-Chip mit der Oberseite nach unten auf einen Träger aufgesetzt, der an den Stellen der Anschlusskontaktflächen des IC-Chips entsprechende Kontaktflächen für einen elektrischen Anschluss aufweist. Mittels eines zwischen diesen Kontaktflächen aufgebrachten Lotmaterials, einer Lotpaste oder eines leitfähigen Klebstoffes wird eine dauerhafte elektrisch leitende Verbindung zwischen den Kontaktflächen hergestellt.

Aufgabe der vorliegenden Erfindung ist es, einen IC-Chip mit einer Anordnung von Anschlusskontaktflächen anzugeben, der für eine Herstellung mittels Wire-Bond-Technik gleichermaßen geeignet ist wie für eine Herstellung mittels Flip-Chip-Montage und einen ESD-Schutz bietet.

Diese Aufgabe wird mit dem IC-Chip mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus dem abhängigen Anspruch.

Der IC-Chip besitzt an seiner Oberseite Anschlusskontaktflächen und/oder Leiterbahnen in einem inneren Bereich, dessen Punkte jeweils näher zu einem Mittelpunkt der Oberseite als zu dem Rand des IC-Chips liegen. Außerdem ist mindestens eine Anschlusskontaktfläche außerhalb dieses inneren Bereiches vorhanden, die also näher am Rand der Oberseite des IC-Chips angeordnet ist als zu dem Mittelpunkt dieser Oberseite. Damit ist es möglich, im inneren Bereich angeordnete Anschlusskontaktflächen für eine Flip-Chip-Montage einzusetzen, während andererseits die Möglichkeit besteht, an die weiter am Rand angeordneten Anschlusskontaktflächen Anschlussdrähte gemäß der Wire-Bond-Technik zu führen.

Besondere Ausgestaltungen dieses IC-Chips sehen vor, dass zu jeder Anschlusskontaktfläche in dem inneren Bereich eine damit elektrisch leitend verbundene Anschlusskontaktfläche außerhalb des inneren Bereiches, möglicherweise am Rand des IC-Chips, an der Oberseite des IC-Chips vorhanden ist. Eine weitere Möglichkeit besteht darin, die Anschlusskontaktflächen sämtlich innerhalb eines Bereiches anzuordnen, dessen Fläche nach Form und Inhalt dem bezeichneten inneren Bereich entspricht, wobei aber durch eine zum Rand hin verschobene Anordnung der Anschlusskontaktflächen zumindest für die äußeren Anschlusskontaktflächen ein ausreichend geringer Abstand zu dem Rand der Oberseite des IC-Chips garantiert ist. Auf diese Weise ist einerseits eine kompakte Anordnung der Anschlusskontaktflächen erreicht, während andererseits auch hier die Verwendung von Anschlussdrähten möglich ist.

Die erfindungsgemäße Ausgestaltung betrifft den ESD-Schutz gegen elektrostatische Aufladung des IC-Chips. Bei der erfindungsgemäßen Anordnung der Anschlusskontaktflächen und Leiterbahnen ist eine elektrisch leitende Struktur als ESD-Schutz in dem inneren Bereich angeordnet, die als ESD-Schutz für die außerhalb des inneren Bereiches vorhandenen Anschlusskontaktflächen vorgesehen ist. Anschlusskontaktflächen am Rand der Oberseite des IC-Chips werden vorzugsweise in einer obersten Metallisierungsschicht ausgebildet, die auch als Schutzschirm (Shield) vorgesehen sein kann.

Es folgt eine genauere Beschreibung von Beispielen des erfindungsgemäßen IC-Chips anhand der 1 bis 3, die jeweils typische Anordnungen der Anschlusskontaktflächen auf der Oberseite eines jeweiligen IC-Chips zeigen.
Die 1 zeigt in Aufsicht eine Oberseite eines IC-Chips 1, der mit Anschlusskontaktflächen 2 in einem inneren Bereich 8 dieser Oberseite sowie mit weiteren Anschlusskontaktflächen 3 längs des Randes versehen ist. Je eine Anschlusskontaktfläche im inneren Bereich ist über eine zugehörige Leiterbahn 4 mit einer Anschlusskontaktfläche 3 am Rand des IC-Chips elektrisch leitend verbunden. Zumindest diese am Rand des IC-Chips angeordneten Anschlusskontaktflächen 3 sind in einer obersten Metallisierungsschicht ausgebildet. Sie befinden sich vorzugsweise über aktiven Bauelementstrukturen des Chips, um die Chipfläche optimal auszunutzen. Wenn vorgesehene Leiterstrukturen als ESD-Schutz in der Mitte des IC-Chips angeordnet sind, wird durch die am Rand vorgesehenen Anschlusskontaktflächen 3 kein zusätzlicher Anteil der Chipoberfläche benötigt.
Die Grenze des inneren Bereiches 8 ist in den Figuren jeweils mit einer gestrichelten Linie eingezeichnet. Jede Verbindungsstrecke von dem Mittelpunkt 5 der Oberseite des IC-Chips zu einem Randpunkt wird von dieser Grenze halbiert. Die Anschlusskontaktflächen 2 im Inneren des inneren Bereiches 8 sind daher näher zu dem Mittelpunkt 5 hin angeordnet als zu dem Rand der Chipoberseite.
Bei der in der 2 dargestellten Anordnung sind die vorhandenen Anschlusskontaktflächen 2 so gruppiert, dass sie innerhalb eines Bereiches liegen, der nach Form und Inhalt dem inneren Bereich 8 entspricht. Diese Gruppe von Anschlusskontaktflächen 2 ist aber aus dem inneren Bereich 8 zum Rand der Chipoberseite hin so verschoben, dass zumindest ein Teil der Anschlusskontaktflächen 6 außerhalb dieses inneren Bereiches zu liegen kommen. Diese weiter außen angeordneten Anschlusskontaktflächen 6 sind dann so nahe am Rand der Oberseite des IC-Chips angeordnet, dass sie alternativ auch mit Anschlussdrähten angeschlossen werden können.
Bei dem erfindungsgemäßen Ausführungsbeispiel gemäß 3 ist eine zentrale Anordnung der ESD-Schutzstrukturen sämtlicher Anschlusskontaktflächen als elektrisch leitende Struktur 7 in dem inneren Bereich 8 der Oberseite des IC-Chips realisiert. Die Anschlusskontaktflächen 3 können im Bereich dieser elektrisch leitenden Struktur 7 und/oder wie in der 3 eingezeichnet am Rand der Chipoberseite angeordnet sein. Auch bei diesem Ausführungsbeispiel befindet sich mindestens eine Anschlusskontaktfläche 3 außerhalb des inneren Bereiches 8. Durch die zentrale Anordnung der elektrisch leitenden Struktur 7 ist ein wirksamerer ESD-Schutz für alle Anschlusskontaktflächen 3 gemeinsam erreicht.

Claims

IC-Chip mit einer Anordnung von Anschlusskontaktflächen, die an einer Oberseite des IC-Chips (1), die einen Mittelpunkt (5) aufweist, vorhanden sind, wobei mehrere Anschlusskontaktflächen (2) oder Leiterbahnen (4) innerhalb einer Grenzlinie eines inneren Bereiches (8) liegen, die die Strecken von dem Mittelpunkt (5) zu einem jeweiligen Randpunkt der Oberseite halbiert, mehrere Anschlusskontaktflächen (3) außerhalb dieser Grenzlinie vorhanden sind und zu jeder Anschlusskontaktfläche (2) innerhalb der Grenzlinie eine damit elektrisch leitend verbundene Anschlusskontaktfläche (3) außerhalb der Grenzlinie an einem Rand der Oberseite des IC-Chips (1) vorhanden ist, dadurch gekennzeichnet, dass innerhalb der Grenzlinie eine elektrisch leitende Struktur (7) angeordnet ist, die für die Anschlusskontaktflächen (3), die außerhalb der Grenzlinie angeordnet sind, als ESD-Schutz vorgesehen ist, und diese elektrisch leitende Struktur (7) und die außerhalb der Grenzlinie angeordneten Anschlusskontaktflächen (3) in einer obersten Metallisierungsschicht vorhanden sind.
IC-Chip nach Anspruch 1, bei dem die oberste Metallisierungsschicht auch als Schutzschirm vorgesehen ist.