DE10061589C1

DE10061589C1 - Schaltungsanordnung mit Integriertem Verstärker

Info

Publication number: DE10061589C1
Application number: DE10061589A
Authority: DE
Inventors: Udo Ausserlechner; Mario Motz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-12-11
Filing date: 2000-12-11
Publication date: 2002-07-25
Anticipated expiration: 2020-12-12
Also published as: US20020070805A1; US6559721B2

Abstract

Es ist eine Schaltungsanordnung mit integriertem Verstärker (PA) angegeben, welche eine an einen Versorgungs- und einen Bezugspotentialanschluß (VDD, GND) angeschlossene Ausgangsstufe umfaßt, bei der ein Paar von komplementären Ausgangstransistoren (P1, N2) den Verstärker (PA) mit einem Tristate-Ausgang (OUT) koppelt. Der Tristate-Ausgang (OUT) ist mittels der Schaltungsanordnung bei Unterbrechung einer Betriebsstromversorgung, welche an Bezugs- und Versorgungspotentialanschluß (GND, VDD) anschließbar ist, in einen hochohmigen Zustand versetzt. Hierzu sind bevorzugt zwei Sperr-Transistoren (N1, P2) vorgesehen, welche jeweils von einer Ladungspumpenschaltung (CP1, CP2) versorgt sein können. Beispielsweise bei Sensorenanwendungen, bei denen eine hohe Betriebssicherheit gefordert ist, verhindert die vorliegende Schaltungsanordnung bei geringem Aufwand eine Fehlinterpretation von Meßergebnissen bei Störungen.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit integriertem Verstärker.

Beispielsweise in der Sensortechnik ist es üblich, in einem entfernten Sensor ein Meßsignal zu erfassen, zu verstärken und über eine Übertragungsleitung zu einer Auswerteelektro nik, welche zentral angeordnet sein kann, zu übermitteln. Da bei ist es weiterhin üblich, daß der Sensor seine Betriebs spannung ebenfalls über Leitungen von der zentralen Einheit erhält.

Es kann dabei, beispielsweise aus Gründen der Betriebssicher heit, wünschenswert sein, daß eine Unterbrechung einer Ver sorgungsleitung von der zentralen Einheit zum entfernten Sen sor anhand des Meßsignals, beispielsweise in der zentralen Einheit, erfaßt werden kann. Andernfalls könnte bei fehler hafter Versorgung des Sensors von diesem ein Signal bereitge stellt werden, welches fälschlicherweise als gemessenes Si gnal interpretiert werden könnte.

Es ist bereits bekannt, bei Unterbrechung, beispielsweise bei Bruch einer Versorgungsleitung, den Ausgangsanschluß des Sen sors, welcher beispielsweise ein Meßsignal bereitstellen kann, niederohmig mit den Versorgungsspannungsanschlüssen am Sensor zu verbinden. In der zentralen Einheit ist es damit in einfacher Weise möglich, einen Fehlerfall zu detektieren, beispielsweise dadurch, daß das Potential des Ausgangssignals über einer oberen oder unter einer unteren, üblicherweise im Normalbetrieb auftretenden Potentialgrenze liegt.

In dem Dokument DE 44 00 437 A1 ist eine Halbleiter- Sensorvorrichtung angegeben. Dort wird bei einer Unterbre chung eines Spannungsversorgungsanschlusses am Ausgang mittels einer Begrenzerschaltung ein Wert ausgegeben, der außer halb eines vorbestimmten Bereichs liegt. Die Schaltung umfaßt weiterhin einen integrierten Verstärker sowie einen Versor gungs- und einen Bezugspotentialanschluß.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsan ordnung mit integriertem Verstärker anzugeben, bei der in einfacher und zuverlässiger Weise das Detektieren eines Fehlerfalles, beispielsweise einer Unterbrechung einer die Schaltungsanordnung versorgenden Versorgungsspannung, ermög licht ist.

Erfindungsgemäß wird die Aufgabe von einer Schaltungsanord nung mit integriertem Verstärker gelöst, aufweisend

- einen Verstärker mit einem symmetrischen Verstärkerausgang,
- einen Versorgungs- und einen Bezugspotentialanschluß, wel che zur Betriebsstromversorgung der Schaltungsanordnung mit einer Spannungsquelle koppelbar sind, und
- eine Ausgangsstufe mit einem Paar von komplementären Aus gangstransistoren, deren Steuereingänge mit dem symmetrischen Verstärkerausgang verbunden sind, und von denen ein erster Ausgangstransistor mit seiner gesteuerten Strecke den Versor gungspotentialanschluß mit einem Tristate-Ausgang koppelt und ein zweiter Ausgangstransistor mit seiner gesteuerten Strecke den Tristate-Ausgang mit dem Bezugspotentialanschluß koppelt, derart, daß bei einer Unterbrechung der Betriebsstromversor gung der Tristate-Ausgang in einen hochohmigen Zustand ver setzt ist. Zur Kopplung von Tristate-Ausgang mit den Ausgang stransistoren ist dabei je ein Schalter vorgesehen.

Zur Kopplung der Ausgangstransistoren mit dem Tristate- Ausgang kann eine Sperrschaltung vorgesehen sein, die von ei ner Ansteuerschaltung angesteuert wird, welche zu ihrer Stromversorgung an Bezugs- und Versorgungspotentialanschluß angeschlossen ist. Dabei kann die Sperrschaltung in einem Normalbetrieb eine niederohmige Kopplung der Ausgangstransi storen mit dem Tristate-Ausgang bewirken. Tritt jedoch eine Störung auf, beispielsweise eine Unterbrechung der Stromver sorgung, so ist mit der Ansteuerschaltung eine hochohmige Kopplung der Ausgangstransistoren mit dem Tristate-Ausgang bewirkt.

Der Verstärker kann mit seinem Eingang an den Ausgang eines Sensors angeschlossen sein.

Die Schaltungsanordnung ist mit einer Spannungsquelle koppel bar, welche über Leitungen angeschlossen sein kann, die lang sein können.

Der Verstärkerausgang kann symmetrisch, das heißt zum Führen eines Differenzsignals ausgelegt sein. Ein derartiges Diffe renzsignal wird üblicherweise auf zwei Leitungen geführt.

In einem Normalbetrieb der Schaltungsanordnung kann die Aus gangsstufe am Tristate-Ausgang, in Abhängigkeit von eingangs seitig anliegenden Signalen, beispielsweise den Meßsignalen eines Sensors, an ihrem Ausgang beispielsweise ein digitales Signal oder ein analoges Signal bereitstellen. Das digitale Signal kann beispielsweise ein Binärsignal sein, welches zwei Zustände haben kann, Low und High. Diese logischen Zustände werden üblicherweise durch je einen Spannungswert oder einen Spannungsbereich codiert.

Im Normalbetrieb der Schaltungsanordnung liegen demnach die Signalpegel, welche auftreten können, in einem definierten Spannungsbereich, der eine Untergrenze und eine Obergrenze haben kann.

Beispielsweise durch Unterbrechung der Betriebsstromversor gung wird der Normalbetrieb der Schaltungsanordnung gestört. In diesem Fall ist bei der beschriebenen Schaltungsanordnung der Tristate-Ausgang in einen hochohmigen Zustand versetzt. Dieser kann nun leicht dadurch detektiert werden, daß das am Tristate-Ausgang bereitstehende Signal bezüglich seines Span nungspegels oder Potentials oberhalb einer oberen oder unter halb einer unteren, im Normalbetrieb auftretenden Spannung liegt. Um dies zu erreichen, kann beispielsweise ein Lastwi derstand an den Tristate-Ausgang angeschlossen sein. Dieser Lastwiderstand kann mit einem Anschluß an den Tristate- Ausgang und mit einem weiteren Anschluß an Bezugs- oder Ver sorgungspotentialanschluß angeschlossen sein. Dabei ist selbstverständlich Bedingung, daß der Tristate-Ausgang wesentlich hochohmiger ist als der daran angeschlossene Lastwi derstand.

Ist der Lastwiderstand mit seinem weiteren Anschluß am Be zugspotentialanschluß angeschlossen, so zieht er bei Unter brechung der Betriebsstromversorgung den Tristate-Ausgang auf Bezugspotential. Dieser Lastfall kann als Pull-Down-Lastfall bezeichnet werden. Ist der Lastwiderstand hingegen zwischen Versorgungspotentialanschluß und Tristate-Ausgang angeschlos sen, so ist bei einer Unterbrechung der Betriebsstromversor gung der Schaltungsanordnung bewirkt, daß der Tristate- Ausgang auf Versorgungspotential gezogen ist.

Die beschriebene Schaltungsanordnung ist gut zur Integration in einer integrierten Schaltung geeignet. Dabei kann in einer integrierten Schaltung der Verstärker sowie beispielsweise ein Sensor, der eingangsseitig an den Verstärker angeschlos sen ist, integriert sein, sowie die Ausgangsstufe. Die Span nungsquelle zur Versorgung der Schaltungsanordnung kann bei spielsweise in einer zentralen Einheit angeordnet sein, in der auch der Lastwiderstand vorgesehen sein kann. Weiterhin kann in der zentralen Einheit eine Wandler- und Auswerte schaltung vorgesehen sein, welche das Potential am Tristate- Ausgang der Ausgangsstufe fortwährend in einem Normalbetrieb der Schaltung mit einer oberen und einer unteren Grenze ver gleicht und bei Überschreiten ein Signal ausgibt, welches ei ne Störung anzeigt.

Mit der beschriebenen Schaltungsanordnung ergeben sich zahl reiche Vorteile gegenüber einer Schaltungsanordnung, deren Ausgangsstufe bei Unterbrechung einer Betriebsstromversorgung der Schaltung einen niederohmigen Ausgang bereitstellt. Dabei sind üblicherweise selbstleitende Transistorstrukturen erfor derlich, welche in den meisten bekannten Herstellungsprozes sen für Halbleiterschaltungen nicht vorgesehen sind und daher zusätzliche Implantationsschritte erfordern. Bei vorliegender Schaltungsanordnung hingegen können in der Ausgangsstufe selbstsperrende Transistoren eingesetzt sein, welche übli cherweise in BiCMOS- oder CMOS-Prozessen vorhanden sind.

Ein hochohmiger Ausgang der Ausgangsstufe in einem Fehlerfall ermöglicht eine bessere Unterscheidung eines Fehlerzustandes von einem Normalbetriebszustand. Selbstsperrende Transistoren führen weiterhin nicht zu einem Einschaltstromstoß bei einem Einschalten der Schaltungsanordnung. Zudem ist die Stromauf nahme der Schaltung im Fehlerfall verhältnismäßig gering.

Ist der Lastwiderstand zwischen Versorgungspotentialanschluß und Tristate-Ausgang geschaltet, so ist sowohl bei Unterbre chung der Leitung, die Spannungsquelle und Versorgungspoten tialanschluß verbindet, als auch bei Unterbrechung der Lei tung, welche Bezugspotentialanschluß und Versorgungsspan nungsquelle verbindet, oder wenn beide Leitungen unterbrochen sind, das Potential am Tristate-Ausgang gleich dem Versor gungspotential. Ist hingegen der Lastwiderstand zwischen Tri state-Ausgang und Bezugspotentialanschluß angeschlossen, so ist das Potential am Tristate-Ausgang unabhängig vom Lastfall gleich Bezugspotential, das heißt null Volt. In der Auswerte schaltung ist daher zur Erkennung einer Störung, beispiels weise einer Unterbrechung einer Versorgungsleitung, lediglich ein Komparator erforderlich, wodurch zusätzlich Kosten einge spart sind. Zudem kann die vorliegende Schaltung in einfacher Weise verpolungssicher ausgeführt sein, das heißt, daß weder bei Verwechslung eines Versorgungspotentialanschlusses mit dem Tristate-Ausgang oder Bezugspotentialanschlusses mit Tri state-Ausgang und/oder Verwechslung von Bezugs- und Versor gungspotentialanschluß die Schaltungsanordnung beschädigt werden kann.

Der Tristate-Ausgang kann ein Meßsignal, beispielsweise das Ausgangssignal eines Sensors, am Ausgang der Ausgangsstufe als analoges Signal bereitstellen.

Um sicherzustellen, daß im Normalbetrieb am Tristate-Ausgang nur Potentialwerte unterhalb eines Maximalwertes und oberhalb eines Minimalwertes auftreten, kann eine Schaltstufe vorgese hen sein, die sicherstellt, daß das Potential am Tristate- Ausgang im Normalbetrieb innerhalb vorgebbarer Grenzen liegt. Detektiert eine Auswerteschaltung dennoch ein Über- oder Un terschreiten der Potentialgrenzen, so ist dies ein eindeuti ges Indiz dafür, daß ein Leitungsbruch oder einer Unterbre chung der Betriebsstromversorgung der Schaltungsanordnung aufgetreten ist.

In einer bevorzugten Ausführungsform der Erfindung ist in der Ausgangsstufe als Schalter ein Paar von komplementären Sperr- Transistoren vorgesehen, von denen ein erster Sperr- Transistor mit seiner gesteuerten Strecke zwischen ersten Ausgangstransistor und Tristate-Ausgang und ein zweiter Sperr-Transistor mit seiner gesteuerten Strecke zwischen Tri state-Ausgang und zweiten Ausgangstransistor geschaltet ist, und daß Ladungspumpenschaltungen vorgesehen sind, die ein gangsseitig mit Versorgungs- und Bezugspotentialanschluß und ausgangsseitig mit den Steuereingängen der Sperr-Transistoren verbunden sind. Die Sperr-Transistoren sind aufgrund der La dungspumpenschaltungen im Normalbetrieb niederohmig leitend. Hierfür kann beispielsweise die Ladungspumpenschaltung des ersten Sperr-Transistors an ihrem Ausgang eine Spannung be reitstellen, die 3 Volt über Versorgungspotential liegt und die am zweiten Sperr-Transistor angeschlossene Ladungspumpen schaltung kann an ihrem Ausgang einen Potentialwert bereit stellen, welcher 3 Volt kleiner ist als Bezugspotential. Wird jedoch die Versorgungsspannung beziehungsweise die Betriebs stromversorgung der Schaltungsanordnung unterbrochen, so wer den auch die Ladungspumpenschaltungen nicht mehr eingangssei tig elektrisch versorgt, so daß die beiden Sperr-Transistoren sperren, das heißt, daß deren gesteuerten Strecken hochohmig sind. Somit läßt sich ein Tristate-Ausgang erzielen, dessen hochohmiger Zustand im Bereich einiger Giga-Ohm liegt. Hier durch ist sichergestellt, daß der Tristate-Ausgang im Fehlerfall, unabhängig davon, wie der Lastwiderstand angeschlossen ist, ein Potential annimmt, welches sehr nahe am Bezugspoten tial oder sehr nahe am Versorgungspotential liegt. Es ist mit der beschriebenen Schaltungsanordnung demnach ein sicheres Erkennen einer Störung, beispielsweise eines Leitungsbruchs, möglich.

Die Ladungspumpenschaltungen sollten, wenn die Sperr- Transistoren als selbstleitende Transistoren ausgebildet sind, im Normalbetrieb ausgangsseitig ein Potential bereit stellen, welches betragsmäßig das jeweilig zugeordnete Ver sorgungspotential um zumindest einige Transistor- Schwellspannungen übersteigt. Dabei sollte die erste Ladungs pumpenschaltung ein Potential bereitstellen, welches das am Versorgungspotentialanschluß bereitgestellte Potential um ei nige Schwellspannungen übersteigt, und die zweite Ladungspum penschaltung sollte ein Potential ausgangsseitig bereitstel len, welches das Potential am Bezugspotentialanschluß um ei nige Schwellspannungen unterschreitet.

In einer weiteren, bevorzugten Ausführungsform der Erfindung sind die Sperr-Transistoren selbstsperrende MOS-Transistoren.

Sofern die Sperr-Transistoren in einer Realisierung der Schaltung mit Wannen ausgebildet sind, so sind diese Wannen der Sperr-Transistoren bevorzugt nicht mit dem Tristate- Ausgang ohmsch verbunden.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist der erste Sperr-Transistor ein NMOS- und der zweite Sperr-Transistor ein PMOS-Transistor. Dabei kann der erste Sperr-Transistor als NMOS-Transistor ausgeführt sein, dessen Gate-Anschluß im Normalbetrieb der Schaltung mit der Ladungspumpenschaltung über ein positives Versorgungspo tential gehoben ist. Der zweite Sperr-Transistor kann ein PMOS-Transistor sein, dessen Gate-Anschluß mit einer Ladungspumpenschaltung im Normalbetrieb ein Potential bereitgestellt erhält, welches unterhalb des Bezugspotentials liegt.

In einer weiteren, bevorzugten Ausführungsform der Erfindung ist die Spannungsquelle eine externe Spannungsquelle, die mit Versorgungs- und Bezugspotentialanschluß verbunden ist. Die Spannungsquelle kann dabei beispielsweise in einer zentralen Einheit vorgesehen sein, welche auch den Lastwiderstand um fassen kann, sowie eine Wandler- und Auswerteschaltung. An die zentrale Einheit können mehrere Schaltungsanordnungen mit integriertem Verstärker und Ausgangsstufe über jeweils lange Leitungen angeschlossen sein.

In einer weiteren, bevorzugten Ausführungsform der Erfindung ist eine externe elektrische Last vorgesehen, welche mit ei nem Anschluß mit dem Tristate-Ausgang verbunden und mit einem zweiten Anschluß mit Versorgungs- oder Bezugspotentialan schluß verbunden ist. Die externe elektrische Last kann dabei mit dem weiteren Anschluß unmittelbar an die Spannungsquelle, welche die Schaltungsanordnung mit Betriebsstrom versorgt, angeschlossen sein.

In einer weiteren, vorteilhaften Ausführungsform der Erfin dung ist eine Wandler- und Auswerteschaltung vorgesehen, die einerseits mit dem Tristate-Ausgang und andererseits mit dem Bezugspotentialanschluß verbunden ist, die zur Referenzierung mit dem Versorgungspotentialanschluß verbunden ist und die das Potential am Tristate-Ausgang dahingehend überwacht, ob es in einem Bereich liegt, der in einem Normalbetrieb zuläs sig ist. Der im Normalbetrieb zulässige Bereich kann durch eine obere und eine untere Spannungsgrenze festgelegt sein. Der Vergleich des am Tristate-Ausgang bereitgestellten Si gnals mit den Bereichsgrenzen, welche den im Normalbetrieb zulässigen Bereich begrenzen, kann beispielsweise mittels ei nes in der Wandler- und Auswerteschaltung vorgesehenen Kompa rators erfolgen.

In einer weiteren, bevorzugten Ausführungsform der Erfindung umfaßt der erste Ausgangstransistor einen PMOS- oder einen pnp-Transistor und der zweite Ausgangstransistor umfaßt einen NMOS- oder npn-Transistor. Dabei ist zu beachten, daß weder eine n-Wanne, in der der selbstsperrenden PMOS-Transistor ge bildet ist, noch eine p-Wanne, in der der selbstsperrenden NMOS-Transistor gebildet ist, an den Tristate-Ausgang ange schlossen sein sollte.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist die Ausgangsstufe als in einem p-dotierten Substrat integrierte Schaltung ausgeführt. Dabei kann der Be zugspotentialanschluß mit dem p-Substrat, insbesondere einem p-Substratanschluß, verbunden sein. Die integrierte Schaltung kann dabei bevorzugt in einem echten Zwei-Wannen-Prozeß her gestellt sein.

In einer weiteren, bevorzugten Ausführungsform ist die Aus gangsstufe als in einem n-dotierten Substrat integrierte Schaltung ausgeführt. Dabei kann ein n-Substratanschluß mit dem Versorgungspotentialanschluß verbunden sein. Die inte grierte Schaltung kann dabei bevorzugt in einem echten Zwei- Wannen-Prozeß hergestellt sein.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein hochohmiger Widerstand vorgesehen, wel cher zwischen Versorgungspotentialanschluß und Bezugspoten tialanschluß geschaltet ist. Ein derartiger hochohmiger Wi derstand, welcher beispielsweise ein Megaohm betragen kann, ist üblicherweise in integrierten CMOS- oder BiCMOS- Schaltungen ohnehin gegeben. Wichtig ist dabei, daß dieser Widerstand eine bedeutend größere Leitfähigkeit aufweist als die eines sperrenden pn-Übergangs, welcher parallel gebildet ist. Der zusätzliche, hochohmige Widerstand verbessert insbe sondere bei hohen Temperaturen die Hochohmigkeit des Trista te-Ausgang im Fehlerfall. Der hochohmige Widerstand kann bei spielsweise als selbstleitender Transistor ausgebildet sein.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung beträgt der gesamte wirksame elektrische Wider stand zwischen Versorgungs- und Bezugspotentialanschluß 1 Me gaohm. Ist die Schaltung insgesamt in CMOS-Schaltungstechnik aufgebaut, so kann ein zusätzlicher Widerstand, bevorzugt 1 Megaohm, zwischen Versorgungs- und Bezugspotentialanschluß eingefügt sein, da in diesem Fall kein Querstrom aufgrund pa rasitärer Effekte ohnehin fließt. Hierdurch ist die Zuverläs sigkeit der Schaltung verbessert.

Weitere Einzelheiten der Erfindung sind in den Unteransprü chen angegeben.

Die Erfindung wird nachfolgend an mehreren Ausführungsbei spielen anhand der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel der Schaltungsanord nung gemäß der Erfindung anhand eines Blockschalt bildes auf p-Substrat,

Fig. 2 ein zweites Ausführungsbeispiel der vorliegenden Erfindung anhand eines Blockschaltbildes auf n- Substrat,

Fig. 3 einen Querschnitt durch ein Layout der Schaltung gemäß Blockschaltbild aus Fig. 1,

Fig. 4 ein Layout des Blockschaltbildes von Fig. 2 in ei nem Querschnitt,

Fig. 5 eine Schaltungsanordnung gemäß Fig. 1 oder 2, wel che an eine Zentraleinheit angeschlossen ist, in einem ersten Lastfall und

Fig. 6 eine Schaltungsanordnung nach Fig. 1 oder 2, wel che an eine Zentraleinheit angeschlossen ist, in einem zweiten Lastfall.

Fig. 1 zeigt eine Schaltungsanordnung mit einem Verstärker PA und einer Ausgangsstufe, welche in einer integrierten Schaltung IC integriert sind. Die integrierte Schaltung IC weist zu ihrer Betriebsstromversorgung einen Versorgungspo tentialanschluß VDD und einen Bezugspotentialanschluß GND auf. Ausgangsseitig ist ein Tristate-Ausgang OUT vorgesehen. Die integrierte Schaltung IC ist auf einem p-Substrat inte griert.

An den symmetrisch ausgeführten Verstärker PA ist eingangs seitig beispielsweise ein Sensor (nicht eingezeichnet) ange schlossen, welcher dem Verstärker PA beispielsweise ein ana loges Meßsignal zuführt. Der Ausgang A1, A2 des Verstärkers PA ist als symmetrischer Ausgang ausgeführt, wobei eine Aus gangsklemme A1 mit dem Gate-Anschluß G1 eines ersten Ausgang stransistors P1 und eine weitere Ausgangsklemme A2 des Ver stärkers PA mit dem Gate-Anschluß G4 eines zweiten Ausgang stransistors N2 verbunden ist. Die gesteuerte Strecke des er sten Ausgangstransistors P1 ist mit einem Anschluß mit dem Versorgungspotentialanschluß VDD und mit einem Anschluß mit der gesteuerten Strecke eines ersten Sperr-Transistors N1 verbunden. Der zweite Ausgangstransistor N2 ist mit seiner gesteuerten Strecke einerseits mit dem Bezugspotentialan schluß GND und andererseits mit einem Anschluß der gesteuer ten Strecke eines Sperr-Transistors P2 verbunden. Die Sperr- Transistoren N1, P2 sind mit je einem Anschluß ihrer gesteu erten Strecken unmittelbar miteinander verbunden und bilden in diesem Verbindungsknoten den Tristate-Ausgang OUT. An die Gate-Anschlüsse G2, G3 der Sperr-Transistoren N1, P2 ist je eine Ladungspumpenschaltung CP1, CP2 angeschlossen. Zu ihrer eigenen Stromversorgung sind die Ladungspumpenschaltungen CP1, CP2 jeweils mit Bezugs- und Versorgungspotentialanschluß GND, VDD verbunden. Zwischen Versorgungspotentialanschluß VDD und Bezugspotentialanschluß GND ist ein Widerstand RV vorge sehen, welcher zumindest teilweise aus parasitären Widerstän den der Schaltung gebildet sein kann und insgesamt 1 Megaohm beträgt.

In einem Normalbetriebszustand liefern die Ladungspumpen schaltungen CP1, CP2 ausgangsseitig ein Potential, welches bewirkt, daß die selbstsperrenden Sperr-Transistoren N1, P2 zwischen den Anschlüssen ihrer gesteuerten Strecken niede rohmig leitend sind. Hierzu ist am Gate-Anschluß G2 des er sten Sperr-Transistors N1 ein Potential angeschlossen, wel ches das Versorgungspotential um 3 Volt übersteigt. Am Gate- Anschluß G3 des zweiten Sperr-Transistors P2 ist von der La dungspumpenschaltung CP2 ein Potential bereitgestellt, wel ches das Bezugspotential um 3 Volt unterschreitet.

Am Tristate-Ausgang OUT ist im Normalbetrieb der Schaltung mit den komplementären Ausgangs-Transistoren P1, N2 ein Po tential bereitgestellt, welches zwischen einer unteren und einer oberen Grenze liegt. Dabei kann am Tristate-Ausgang beispielsweise ein analoges Ausgangssignal oder ein digitales Ausgangssignal bereitgestellt sein, welches beispielsweise ein verstärktes, von einem Sensor geliefertes Ausgangssignal sein kann.

Anstelle der Ausgangs-Transistoren P1, N2 können bipolare Transistoren vorgesehen sein.

Anstelle der Ausgangs-Transistoren P1, N2 können zur Erhöhung der Spannungsfestigkeit mehrere Transistoren vorgesehen sein, deren gesteuerte Strecken in Serie geschaltet sind. Hierzu können die daran angeschlossenen Schalter sowie eventuell vorhandene Ansteuerschaltungen der Schalter an die jeweiligen Erfordernisse angepaßt sein.

Die Spannungsanschlüsse, das heißt der Versorgungsspannungs anschluß VDD und der Bezugspotentialanschluß GND der Schaltungsanordnung können beispielsweise an eine externe Span nungsquelle angeschlossen sein. Wird entweder die Zuführung des Versorgungspotentials an Versorgungspotentialanschluß VDD oder die Zuführung des Bezugspotentials am Bezugspotentialan schluß GND unterbrochen, so legt die beschriebene Schaltungs anordnung den Tristate-Ausgang OUT an Bezugspotential oder Versorgungspotential, abhängig davon, ob eine am Tristate- Ausgang OUT angeschlossene elektrische Last gegen Versor gungspotential oder gegen Bezugspotential geschaltet ist. In jedem Fall, das heißt unabhängig davon, wie die Last angeord net ist und unabhängig davon, welche der Versorgungsleitungen bricht, wird der Tristate-Ausgang OUT hochohmig, da die selbstsperrenden Transistoren N1 und P2 sperren. Bei jedem der beschriebenen Störungsfälle sowie Lastfälle und bei deren beliebiger Kombination kann eine am Tristate-Ausgang OUT an geschlossene Wandler- und Auswerteschaltung A/D in einfacher Weise detektieren, daß eine Störung vorliegt. Somit bleibt die Betriebssicherheit erhalten. Wenn eingangsseitig am Ver stärker PA beispielsweise ein Sensor angeschlossen ist, so wird mit beschriebener Schaltung wirksam verhindert, daß bei Bruch einer Versorgungsleitung ein am Tristate-Ausgang OUT bereitgestelltes Signal als fehlerhaftes Meßsignal interpre tiert werden kann.

Die Dioden D1 bis D6 an den Transistoren P1, N1, P2, N2 sind lediglich parasitäre Dioden beziehungsweise parasitäre PN- Übergänge der Transistoren, welche zum besseren Verständnis herausgezeichnet sind. Zu beachten ist, daß weder p-Wanne des NMOS-Transistors N1 noch n-Wanne des NMOS-Transistors N2 mit dem Tristate-Ausgang OUT ohmsch leitend verbunden sein dür fen. Es ist jedoch vorgesehen, daß der p-Substratanschluß pSUB und der Bezugspotentialanschluß GND miteinander verbun den sind.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Schal tungsanordnung gemäß der vorliegenden Erfindung, welche sich von der in Fig. 1 gezeigten Schaltung lediglich dahingehend unterscheidet, daß die integrierte Schaltung IC, welche Ver stärker PA sowie Ausgangsstufe umfaßt, nicht auf p-dotiertem Substrat, sondern auf einem n-dotierten Substrat integriert ist. Hierbei ist zu beachten, daß der n-Substratanschluß nSUB nicht mit dem Bezugspotentialanschluß GND, sondern vielmehr mit dem Versorgungspotentialanschluß VDD verbunden ist. Auf grund des verwendeten Substrates, welches bei Fig. 2 von ei nem anderen Dotierstofftyp als bei Fig. 1 ist, ergeben sich andere parasitäre Dioden D1' bis D6'. Die Schaltungsanordnung gemäß Fig. 2 weist dabei die gleichen Vorteile wie die Schaltungsanordnung gemäß Fig. 1 auf.

Fig. 3 zeigt einen Querschnitt durch ein mögliches Layout zur Realisierung der Schaltung von Fig. 1. Dabei ist die Schaltung auf einem p-dotierten Substrat Sp integriert. Deut lich zu erkennen sind die Gate-Anschlüsse G1, G2, G3, G4 der Sperr- und Ausgangstransistoren, sowie der Tristate-Ausgang OUT, der Versorgungspotentialanschluß VDD und der Bezugspo tentialanschluß GND, welcher zugleich Substratanschluß des p- dotierten Substrates ist. Die Substratanschlüsse pSUB sind jeweils zur besseren Lesbarkeit einzeln herausgezeichnet, tatsächlich aber selbstverständlich alle miteinander verbun den. Das Layout gemäß Fig. 3 ist in einer BiCMOS-Technologie ausgeführt. Der erste Ausgangstransistor P1 mit dem Gate- Anschluß G1 ist als p-Kanal-Transistor mit zwei p⁺-dotierten Gebieten als Source-/Drain-Gebiete ausgeführt in einer n^-- dotierten Wanne Wn^- ausgebildet. Der benachbarte erste Sperr- Transistor N1 mit Gate-Anschluß G2 ist als n-Kanal-Transistor mit zwei n⁺-dotierten Gebieten als Source-/Drain-Gebiete aus geführt und in einer p-dotierten Wanne Wp^- ausgebildet. Die p-Wanne Wp^- wird dabei von der n-Wanne Wn^- umschlossen.

Komplementär dazu ist der zweite Sperr-Transistor P2 mit Ga te-Anschluß G3 in einer n-dotierten Wanne Wn^- ausgebildet mit p⁺-dotierten Source-/Drain-Gebieten. Der zweite Ausgangstran sistor N2 mit Gate-Anschluß G4 ist in einer p-Wanne Wp^- aus gebildet mit n⁺-dotierten Source-/Drain-Gebieten. Zwischen den beiden n-dotierten Wanne Wn^- ist eine p-dotierte Wanne Wp zur Isolierung eingebracht, welche mit Substratanschluß pSUB versehen ist. Weitere derartige Querschnitte durch n-Wannen isolierende p-Wannen Wp finden sich beiderseits der n- dotierten Wannen Wn^-. Zwischen dem p-dotierten Substrat Sp und den n-dotierten Wannen Wn^- sind n-dotierte vergrabene Schichten (buried layers) Bn⁺ vorgesehen. Unterhalb der iso lierenden p-dotierten Wannen Wp sind hingegen p-dotierte ver grabene Schichten Bp⁺ vorgesehen. Oberhalb der vergrabenen Schichten Bn⁺, Bp⁺ ist eine Epitaxie-Schicht En aufgewachsen.

Das Layout gemäß Fig. 3 ist ein Beispiel zur Realisierung der integrierten Schaltung IC von Fig. 1. Statt dessen könn te die integrierte Schaltung IC aus Fig. 1 auch in einer echten Zwei-Wannen-CMOS-Technologie realisiert sein, wie nachfolgend für den Fall eines n-dotierten Substrates be schrieben.

Fig. 4 zeigt einen Querschnitt eines Layouts der Ausgangs stufe der integrierten Schaltung IC von Fig. 2. Dieses Lay out ist in einer echten Zwei-Wannen-CMOS-Technologie ausge führt. Dabei sind erster Ausgangstransistor P1 mit Gate- Anschluß G1 sowie zweiter Sperr-Transistor P2 mit Gate- Anschluß G3 in jeweils einer n-dotierten Wanne Wn^- ausgebil det mit p⁺-dotierten Source-/Drain-Gebieten p⁺. Diese n- dotierten Wannen Wn^- sind umschlossen von je einer p- dotierten Wanne Wp^-, in welchen jeweils ein NMOS-Transistor N1, N2 gebildet ist. Diese NMOS-Transistoren, nämlich erster Sperr-Transistor N1 mit Gate-Anschluß G2 sowie zweiter Aus gangs-Transistor N2 mit Gate-Anschluß G4 haben als Sour ce-/Drain-Anschlüsse jeweils n⁺-dotierte Gebiete. Die beiden p-Wannen Wp^- sind in einem gemeinsamen, n-dotierten Substrat Sn angeordnet. Die Schaltungsanschlüsse Tristate-Ausgang OUT, Substrat-Anschluß SUB, Bezugspotentialanschluß GND sowie Ver sorgungspotentialanschluß VDD entsprechen dabei den mit den gleichen Bezugszeichen versehenen Anschlüssen von Fig. 2. Es ist darauf zu achten, daß Substratanschluß nSUB und Bezugspo tentialanschluß GND galvanisch miteinander verbunden sind.

Selbstverständlich kann die Schaltungsanordnung von Fig. 2 anstelle der gezeigten Zwei-Wannen-Technologie auch in einer BiCMOS-Technologie realisiert sein, wie in Fig. 3 für ein p- Substrat gezeigt.

Die beschriebenen Ausführungsbeispiele bieten einerseits ei nen Verpolungsschutz der Anschlüsse Bezugspotentialanschluß GND, Versorgungspotentialanschluß VDD und Tristate-Ausgang OUT sowie zudem die Möglichkeit einer sicheren Fehlererken nung bei Unterbrechung der Versorgungsspannung. Andererseits ist die Schaltung mit geringem Aufwand in der Herstellung realisierbar, weist keinen Einschaltstromstoß beim Einschal ten der Schaltung auf und ist auch in einem Fehlerfall strom sparend.

Fig. 5 und 6 zeigen die integrierte Schaltung IC von Fig. 1 oder 2 mit den Anschlüssen Bezugspotentialanschluß GND, Tristate-Ausgang OUT sowie Versorgungspotentialanschluß VDD. Die Versorgungsanschlüsse VDD, GND sind über je eine lange Leitung LL1, LL3 an einer externen Versorgungsspannung VS an geschlossen, welche in einer Zentraleinheit ZE angeordnet ist. Weiterhin ist an den Tristate-Ausgang OUT eine in der Zentraleinheit ZE angeordnete elektrische Last RL angeschlos sen sowie eine Wandler- und Auswerteschaltung A/D. Diese Wandler- und Auswerteschaltung A/D ist ebenso wie der Lastwi derstand RL in der Zentraleinheit ZE angeordnet. Die Wandler- und Auswerteschaltung A/D ist einerseits mit Tristate-Ausgang OUT und andererseits mit Bezugspotentialanschluß GND verbun den sowie zur Referenzierung mit Versorgungspotentialanschluß VDD verbunden.

Fig. 5 und 6 unterscheiden sich lediglich im Lastfall. Während die elektrische Last RL bei Fig. 5 als sogenannte Pull-Down-Last, das heißt zwischen Tristate-Ausgang OUT und Bezugspotentialanschluß GND vorgesehen ist, ist diese bei Fig. 6 als Pull-Up-Last, das heißt zwischen Tristate-Ausgang OUT und Versorgungspotentialanschluß VDD angeschlossen.

Je nach Lastfall führt eine Unterbrechung BS einer oder bei der Versorgungsleitungen LL1, LL3 dazu, daß der Tristate- Ausgang OUT hochohmig wird und am Tristate-Ausgang OUT entwe der Bezugspotential 0 V oder Versorgungspotential U bereitge stellt ist. Dies ermöglichst ein einfaches Erkennen eines Fehlerzustandes durch die Wandler- und Auswerteschaltung A/D, die beispielsweise die über die Leitung LL2 zugeführte Span nung am Ausgang OUT ständig mit einem oberen und einem unte ren, im Normalbetrieb eingehaltenen Grenzwert vergleicht, wie bereits detailliert beschrieben.

Die vorliegende Schaltungsanordnung ist insbesondere zur An wendung bei Sensoren mit analogem Ausgangssignal vorgesehen, bei denen eine hohe Betriebssicherheit gefordert ist und eine Fehlinterpretation von Meßergebnissen bei Störungen unbedingt vermieden werden muß.

Neben den beschriebenen Störungen, welche dadurch gekenn zeichnet sind, daß eine Bruchstelle BS in einer Versorgungs leitung LL1, LL3 oder in beiden auftritt, könnte der Trista te-Ausgang OUT in Abwandlungen der Erfindung auch dann hochohmig sein, wenn beispielsweise die von den Ladungspum penschaltungen CP1, CP2 bereitgestellten Ausgangsspannungen über oder unter bestimmten, festlegbaren Grenzen liegen oder allgemein von der integrierten Schaltung IC ein Fehlerzustand erkannt ist. Somit kann die Betriebssicherheit der Schaltung mit einfachen Mitteln weiter verbessert sein.

In alternativen, vereinfachten Ausführungsformen der Erfin dung kann, insbesondere dann, wenn lediglich Pull-Down- Lastwiderstände vorkommen, der Sperr-Transistor N1 entfallen. Ebenso kann insbesondere dann, wenn lediglich Pull-Up- Lastwiderstände vorkommen, der Sperr-Transistor P2 entfallen.

Bezugszeichenliste

A1 Verstärkerausgang
A2 Verstärkerausgang
A/D Wandler- und Auswerteschaltung
Bp vergrabene Schicht
Bn vergrabene Schicht
BS Bruchstelle
CP1 Ladungspumpenschaltung
CP2 Ladungspumpenschaltung
D1 Diode
D2 Diode
D3 Diode
D4 Diode
D5 Diode
D6 Diode
D1' Diode
D2' Diode
D3' Diode
D4' Diode
D5' Diode
D6' Diode
En Epitaxieschicht
Ep Epitaxieschicht
G1 Gate-Anschluß
G2 Gate-Anschluß
G3 Gate-Anschluß
G4 Gate-Anschluß
GND Bezugspotentialanschluß
IC Integrierte Schaltung
IOUT Ausgangsstrom
N1 Sperr-Transistor
N2 Ausgangstransistor
nSUB N-Substratanschluß
OUT Tristate-Ausgang
P1 Ausgangstransistor
P2 Sperr-Transistor
PA Verstärker
pSUB P-Substratanschluß
RL Externe Last
Rv Widerstand
Sn n-Substrat
Sp p-Substrat
U Versorgungsspannung
VDD Versorgungspotentialanschluß
VS Spannungsquelle
Wn Wanne
Wp Wanne
ZE Zentraleinheit

Claims

1. Schaltungsanordnung mit integriertem Verstärker (PA), auf weisend
den Verstärker (PA) mit einem symmetrischen Verstärkeraus gang (A1, A2),
einen Versorgungspotentialanschluß (VDD) und einen Bezugs potentialanschluß (GND), welche zur Betriebsstromversorgung der Schaltungsanordnung mit einer Spannungsquelle (VS) kop pelbar sind und
eine Ausgangsstufe mit einem Paar von komplementären Aus gangstransistoren (P1, N2), deren Steuereingänge (G1, G4) mit dem symmetrischen Verstärkerausgang (A1, A2) verbunden sind und von denen ein erster Ausgangstransistor (P1) mit seiner gesteuerten Strecke den Versorgungspotentialanschluß (VDD) mit einem Tristate-Ausgang (OUT) koppelt und ein zweiter Aus gangstransistor (N2) mit seiner gesteuerten Strecke den Tri state-Ausgang (OUT) mit dem Bezugspotentialanschluß (GND) koppelt, wobei zur Kopplung der Ausgangstransistoren (P1, N2) mit dem Tristate-Ausgang (OUT) Schalter (N1, P2) vorgesehen sind, derart, daß bei einer Unterbrechung der Betriebsstrom versorgung der Schaltungsanordnung der Tristate-Ausgang (OUT) in einen hochohmigen Zustand versetzt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Ausgangsstufe ein Paar von komplementären Sperr- Transistoren (N1, P2) als Schalter vorgesehen ist, von denen ein erster Sperr-Transistor (N1) mit seiner gesteuerten Strecke zwischen ersten Ausgangstransistor (P1) und Tristate- Ausgang (OUT) und ein zweiter Sperr-Transistor (P2) mit sei ner gesteuerten Strecke zwischen Tristate-Ausgang (OUT) und zweiten Ausgangstransistor (N2) geschaltet ist, und daß La dungspumpenschaltungen (CP1, CP2) vorgesehen sind, die ein gangsseitig mit Versorgungs- und Bezugspotentialanschluß (VDD, GND) und ausgangsseitig mit den Steuereingängen der Sperr-Transistoren (N1, P2) verbunden sind.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Sperr-Transistoren (N1, P2) selbstsperrende MOS- Transistoren sind.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der erste Sperr-Transistor (N1) ein NMOS- und der zweite Sperr-Transistor (P2) ein PMOS-Transistor ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Spannungsquelle (VS) eine externe Spannungsquelle ist, die mit Versorgungs- und Bezugspotentialanschluß (VDD, GND) verbunden ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine externe elektrische Last (RL) vorgesehen ist, welche mit einem Anschluß mit dem Tristate-Ausgang (OUT) verbunden und mit einem weiterem Anschluß mit Versorgungs- oder Bezugs potentialanschluß (VDD, GND) verbunden ist.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Wandler- und Auswerteschaltung (A/D) vorgesehen ist, die einerseits mit dem Tristate-Ausgang (OUT) und anderer seits mit dem Bezugspotentialanschluß (GND) verbunden ist, die zur Referenzierung mit dem Versorgungspotentialanschluß (VDD) verbunden ist und die das Potential am Tristate-Ausgang (OUT) dahingehend überwacht, ob es in einem Bereich liegt, der in einem Normalbetrieb zulässig ist.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der erste Ausgangstransistor (P1) einen PMOS- oder PNP- Transistor und der zweite Ausgangstransistor (N2) einen NMOS- oder NPN-Transistor umfaßt.

9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Ausgangsstufe als in einem p-dotierten Substrat inte grierte Schaltung (IC) ausgeführt ist.

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Ausgangsstufe als in einem n-dotierten Substrat inte grierte Schaltung (IC) ausgeführt ist.

11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß ein Widerstand (Rv) vorgesehen ist, der mit einem An schluß mit dem Bezugspotentialanschluß (GND) und mit einem weiteren Anschluß mit dem Versorgungspotentialanschluß (VDD) verbunden ist.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Widerstand (Rv) ein Megaohm beträgt.