DE10056471C2 - System zur Datenverarbeitung mit konfigurierbaren Komponenten - Google Patents

Description

Die Konfiguration konfigurierbarer Komponenten in Systemen zur Datenverarbeitung, beispielsweise bei Computersystemen, ist üblicherweise bei jedem Hochfahren des Computersystems erforderlich. Dieses Hochfahren beim Einschalten von Compu­ tersystemen dauert üblicherweise verhältnismäßig lange, typi­ scherweise einige Minuten. Gründe dafür sind beispielsweise die aufwendige Konfiguration komplexer Systeme wie bei­ spielsweise Systembus, Speicherbus, Festplatten, Festplatten­ controller, etc.

Die Konfigurationsdaten konfigurierbarer Komponenten werden üblicherweise beim Hochfahren in Konfigurationsregistern der betreffenden Komponenten abgelegt.

Besonders bei mobilen Systemen zur Datenverarbeitung, bei­ spielsweise bei sogenannten Internet Appliancies, ist ein derartig aufwendiger und langdauernder Initialisierungsvor­ gang des Systems besonders unerwünscht.

Es ist bereits bekannt, Konfigurationsdaten aus Konfigura­ tionsregistern von konfigurierbaren Komponenten beim Herun­ terfahren eines Systems zur Datenverarbeitung in einen nicht- flüchtigen Speicher zu schreiben und bei einem Wiederein­ schalten und Hochfahren des Systems die Konfigurationsdaten aus dem nicht-flüchtigen Speicher in die entsprechenden Regi­ ster der konfigurierbaren Komponenten zurückzuschreiben. Dies wird beispielsweise als "Suspend to/from Disk" bezeichnet, dabei ist der nicht-flüchtige Speicher ein Festplattenspei­ cher des Systems. Der Datenaustausch zwischen Konfigurations­ registern und nicht-flüchtigem Speicher geschieht dabei über Datenbusse des Systems zur Datenverarbeitung, wie beispiels­ weise Systembus, Speicherbus etc. Diese Datenbusse sind nor­ malerweise parallele Hochgeschwindigkeits-Bussysteme, deren ordnungsgemäßer Betrieb die richtige Konfiguration der betei­ ligten Komponenten selbst bereits erfordert, wie beispiels­ weise Festplattencontroller, Festplatte, Systembus und Spei­ cherbus. Die derart verkürzten Ein- und Ausschaltvorgänge von Systemen zur Datenverarbeitung sind folglich immer noch ver­ hältnismäßig langdauernd.

Fig. 1 zeigt ein System zur Datenverarbeitung mit konfigu­ rierbaren Komponenten C1, C2, C3 gemäß dem Stand der Technik. Die konfigurierbaren Komponenten C1, C2, C3 weisen jeweils ein Konfigurationsregister REG1, REG2, REG3 auf, in dem Kon­ figurationsdaten der zugeordneten konfigurierbaren Komponente C1, C2, C3 ablegbar sind. Jede Komponente C1, C2, C3 ist über ein Hochgeschwindigkeits-Bussystem BUS1, welches als paralle­ les Bussystem ausgeführt ist, über je eine Schnittstelle BUS-IF mit dem jeweiligen Konfigurationsregister REG1, REG2, REG3 verbunden.

Eine derartige, konfigurierbare Adapterkarte mit einem Ein­ gang zum seriellen Zuführen von Konfigurationsdaten ist in dem Dokument US 5,881,281 gezeigt. Dieser umfaßt einen seri­ ellen Dateneingang, einen Seriell-/Parallel-Wandler sowie Register zum Speichern von Konfigarationsdaten.

Beim sogenannten Boundary Scan-Verfahren werden Testdatenein- und -ausgänge von integrierten Schaltkreisen in einer Schie­ beregisterkette miteinander verbunden, um Selbsttests dieser integrierten Schaltkreise durchführen zu können.

Aufgabe der vorliegenden Erfindung ist es, ein System zur Da­ tenverarbeitung mit konfigurierbaren Komponenten anzugeben, bei dem ein Hochfahren sowie ein Herunterfahren dieses Sy­ stems kürzere Zeitspannen erfordern.

Erfindungsgemäß wird die Aufgabe von einem System zur Daten­ verarbeitung mit konfigurierbaren Komponenten gelöst, aufwei­ send die Merkmale des vorliegenden Patentanspruchs 1.

Dem System zur Datenverarbeitung mit konfigurierbaren Kompo­ nenten liegt dabei das Prinzip zugrunde, einen seriellen Bus einzuführen, über den die Konfigurationsregister beispiels­ weise beim Herunterfahren des Systems ausgelesen und die Da­ ten in den nicht-flüchtigen Speicher geschrieben und beim Hochfahren umgekehrt die Daten über den seriellen Bus aus dem nicht-flüchtigen Speicher zurück in die jeweiligen Konfigura­ tionsregister geschrieben werden können. Während des Hochfah­ rens und Herunterfahrens ist damit ein sehr schnell durch­ führbarer Konfigurationsprozeß möglich, da hierfür nicht mehr bereits das Bereitstehen eines selbst aufwendig zu konfigu­ rierenden Hochgeschwindigkeitsbusses erforderlich ist. Viel­ mehr funktioniert der serielle Bus und damit das schnelle Hochfahren des Systems auch ohne einen Hochgeschwindigkeits­ bus oder andere komplexe Bussysteme. Ein schnelles Hoch- und Herunterfahren des Systems hat besonders bei mobilen Systemen Vorteile.

Alle Konfigurationsregister, die zur Initialisierung und zum Betrieb verschiedener Komponenten des Systems erforderlich sind, werden demnach mit dem seriellen Bus direkt mit im nicht-flüchtigen Speicher abgelegten Konfigurationsdaten be­ schrieben.

Der serielle Bus kann bevorzugt eine Busbreite von 1 Bit ha­ ben.

Die serielle Datenübertragung zwischen nicht-flüchtigem Spei­ cher und den Konfigurationsregistern mit dem seriellen Bus kann eine bitserielle Datenübertragung sein.

Wird das System zur Datenverarbeitung zum ersten Mal gestar­ tet oder hochgefahren, so ist es erforderlich, einen verhält­ nismäßig zeitaufwendigen Konfigurationsprozeß durchzuführen.

Bei allen weiteren Hoch- und Herunterfahrvorgängen des Sy­ stems jedoch können die Zustände der Konfigurationsregister, das heißt die Konfigurationsdaten, welche die aktuelle Konfi­ guration der jeweiligen Systemkomponente repräsentieren, über den seriellen Bus ausgelesen und in dem nicht-flüchtigen Speicher abgelegt werden. Die Ablaufsteuerung dieser Schreib- und Lesevorgänge kann beispielsweise mit dem Betriebssystem oder dem BIOS (Basic Input/Output System) des Systems gesteu­ ert sein.

Sollte sich, beispielsweise durch Erweiterungen der Hardware, das heißt durch Hinzufügen weiterer Komponenten zum System, die Konfiguration des Systems ändern, so kann es erforderlich sein, beim ersten Hochfahren des Systems nach dessen Erweite­ rung einen herkömmlichen, aufwendigen Konfigurationsprozeß ablaufen zu lassen. Beim nächsten Herunterfahren können wie­ derum die gewonnenen Konfigurationsdaten über den seriellen Bus in den nicht-flüchtigen Speicher übertragen und dort ge­ speichert werden. Beim nächsten und allen weiteren System­ starts kann dann wieder ein schnelles Hochfahren durch Über­ tragen der Konfigurationsdaten vom nicht-flüchtigen Speicher in die Konfigurationsregister der zugehörigen Komponenten er­ zielt werden.

Mit dem beschriebenen System wird also die Zeitspanne, wäh­ rend der das System hochfährt und während der es zwar bereits Energie verbraucht, aber noch nicht benutzbar ist, signifi­ kant verkürzt.

In einer vorteilhaften Ausführungsform der vorliegenden Er­ findung sind die Konfigurationsregister zur Übertragung von Konfigurationsdaten mit je einem Schieberegister gekoppelt, wobei die Schieberegister serielle Ein- und Ausgänge haben, über die die Schieberegister mit dem seriellen Bus zu einer Schieberegisterkette verbunden sind.

Das Konfigurationsregister kann dabei gleich dem Schieberegi­ ster sein. Alternativ kann beispielsweise ein Schieberegister innerhalb einer Komponente an mehrere Konfigurationsregister der Komponente angeschlossen sein. Schieberegister sind be­ sonders einfach realisierbar, beispielsweise mit einer Kette von Flip-Flops, die es ermöglichen, eine an einem Eingang des Schieberegisters angelegte Information, hier Konfigurations­ daten, mit jedem Takt um ein Flip-Flop weiterzuschieben.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung bilden die Schieberegister mit dem seriellen Bus und dem nicht-flüchtigen Speicher einen Ring. Eine derar­ tige, ringförmige Schieberegisterkette kann beispielsweise beim Hochfahren des Systems so betrieben werden, daß aus dem nicht-flüchtigen Speicher die Konfigurationsdaten, beispiels­ weise mit einem Taktsignal getaktet und beispielsweise bit­ weise, in das jeweils richtige Schieberegister der zugehöri­ gen Komponente hineingeschoben werden. Beim Herunterfahren des Systems können die Konfigurationsdaten seriell aus den Schieberegistern ausgelesen und in den nicht-flüchtigen Spei­ cher mittels des seriellen Busses geschrieben werden.

Die Schieberegister können dabei jeweils einen Dateneingang, einen Datenausgang und einen Taktsignaleingang aufweisen. Die Schieberegister der einzelnen Komponenten sind dabei so hin­ tereinander geschaltet beziehungsweise in Serie geschaltet, daß jeweils ein Ausgang an den Eingang eines Schieberegisters einer anderen Komponente angeschlossen ist. Der Eingang eines ersten Schieberegisters ist an einen Ausgang des nicht- flüchtigen Speichers und der Ausgang eines letzten Schiebere­ gisters in der Schieberegisterkette ist mit dem Eingang eines nicht-flüchtigen Speichers verbunden.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung sind die Schieberegister für Vorwärts- und Rückwärtsschieben ausgelegt. Demnach ist keine Ringstruktur in der Schieberegisterkette gebildet, sondern die Schieberegister können entweder seriell oder parallel mit ihren Ein-/­ Ausgangsschnittstellen an einen Ein- und Ausgang des nicht- flüchtigen Speichers angeschlossen sein.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung haben die Schieberegister eine Schnittstelle zur parallelen Datenein- und ausgabe, über die sie mit den Konfigurationsregistern verbunden sind. Wenn die Schiebere­ gister nicht gleich den Konfigurationsregistern sind, können beim Hochfahren des Systems die Konfigurationsdaten parallel aus den bereits beladenen Schieberegistern in die Konfigura­ tionsregister übertragen werden. Umgekehrt können beim Herun­ terfahren des Systems die Konfigurationsdaten von den Konfi­ gurationsregistern in die jeweils zugeordneten Schiebere­ gister parallel übertragen werden. Die dann in den Schiebere­ gistern abgelegten Konfigurationsdaten können anschließend seriell aus den Schieberegistern in den nicht-flüchtigen Speicher mittels des seriellen Busses übertragen werden.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung weisen die Schieberegister je einen Taktein­ gang auf, dem ein Taktsignal zuführbar ist. Die Taktsi­ gnaleingänge der Schieberegister können dabei miteinander verbunden sein. Auch der nicht-flüchtige Speicher kann einen Takteingang aufweisen, der mit dem den Schieberegistern zu­ führbaren Taktsignal ansteuerbar ist. Mit dem Taktsignal kann der Ablauf der seriellen Datenübertragung gesteuert sein. Da­ bei können mit jedem Takt die Konfigurationsdaten von einem Flip-Flop in der Schieberegisterkette zum nächsten geschoben werden. Mittels des Taktsignals kann das Sichern und Rücksi­ chern der Konfigurationsdaten beispielsweise von einem Be­ triebssystem oder dem BIOS eines Computersystems gesteuert sein.

In einer weiteren, vorteilhaften Ausführungsform ist der nicht-flüchtige Speicher ein Magnetplattenspeicher. Magnetplattenspeicher, beispielsweise Festplatten, sind in Compu­ tersystemen üblicherweise ohnehin vorhanden.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung ist der nicht-flüchtige Speicher ein von ei­ ne zusätzlichen Spannungsquelle versorgter flüchtiger Spei­ cher. Die zusätzliche Spannungsquelle kann beispielsweise ei­ ne Batterie oder ein Kondensator mit sehr langer Speicherzeit sein.

Der nicht-flüchtige Speicher kann dabei vorteilhafterweise als Register ausgebildet sein, welches so viele seriell ange­ ordnete Speicherplätze hat, wie sich aus dem Produkt aus An­ zahl der Schieberegister und Anzahl der Speicherplätze der Schieberegister ergibt.

Weitere Einzelheiten der Erfindung sind Gegenstand der Un­ teransprüche.

Die Erfindung wird nachfolgend an mehreren Ausführungs­ beispielen anhand der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 ein System zur Datenverarbeitung mit konfigurier­ baren Komponenten gemäß dem Stand der Technik,

Fig. 2 ein Blockschaltbild einer beispielhaften Ausfüh­ rungsform der Erfindung und

Fig. 3 ein weiteres Ausführungsbeispiel der vorliegenden Erfindung anhand eines Blockschaltbilds.

Eine Beschreibung des Systems zur Datenverarbeitung gemäß Fig. 1, welches dem Stand der Technik zugeordnet wird, ist be­ reits in der Beschreibungseinleitung angegeben. Auf eine Wiederholung der Beschreibung wird daher an dieser Stelle ver­ zichtet.

Fig. 2 zeigt eine erste erfindungsgemäße Ausführungsform ei­ nes Systems zur Datenverarbeitung mit konfigurierbaren Kompo­ nenten und mit einer ringförmigen Schieberegisterkette. Dabei sind mehrere konfigurierbare Komponenten K1, K2, K3 im System zur Datenverarbeitung vorgesehen, welche jeweils ein Konfigu­ rationsregister CR1, CR2, CR3 sowie ein Schieberegister SR1, SR2, SR3 aufweisen. Konfigurations- und Schieberegister sind in den jeweiligen Komponenten K1, K2, K3 miteinander gekop­ pelt. Die Schieberegister SR1, SR2, SR3 sind mit einem seri­ ellen Bus SB miteinander und mit einem nicht-flüchtigen Spei­ cher MEM verbunden. Weiterhin ist den Schieberegistern SR1, SR2, SR3 an einem Takteingang C ein Taktsignal CLK zuführbar. Die Schieberegister SR1, SR2, SR3 haben weiterhin jeweils ei­ nen Eingang I und einen Ausgang O. Der Eingang I des ersten Schieberegisters SR1 ist mit einem Ausgang O des nicht- flüchtigen Speichers MEM über den seriellen Bus SB ange­ schlossen. Der Eingang I des zweiten Schieberegisters SR2 ist an den Ausgang O des ersten Schieberegisters SR1 und der Ein­ gang I des dritten Schieberegisters SR3 an den Ausgang O des zweiten Schieberegisters SR2 angeschlossen. Der Ausgang O des dritten Schieberegisters SR3 ist an einen Eingang des nicht- flüchtigen Speichers MEM angeschlossen.

Mit dem beschriebenen System zur Datenverarbeitung kann mit­ tels der in einer Registerkette angeordneten Schieberegister SR1, SR2, SR3 ein einfaches serielles Auslesen der Konfigura­ tionsdaten aus den Schieberegistern SR1, SR2, SR3 in den nicht-flüchtigen Speicher MEM bei einem Herunterfahren des Systems sowie ein einfaches Rückschreiben der Konfigurations­ daten aus dem nicht-flüchtigen Speicher MEM zurück in die Schieberegister SR1, SR2, SR3 bei einem Hochfahren des Sy­ stems jeweils mit dem seriellen Bus SB erfolgen. Im Gegensatz zu üblicherweise vorhandenen, die Komponenten K1, K2, K3 ver­ bindenden Hochgeschwindigkeits-Bussystemen kann mit diesem zusätzlichen seriellen Bus SB eine schnellere Initialisierung der Komponenten mit Konfigurationsdaten erfolgen, ohne daß ein Hochgeschwindigkeitsbus selbst konfiguriert beziehungs­ weise initialisiert sein muß. Folglich ist die zum Hoch- und Herunterfahren und damit zum Ein- und Ausschalten des Systems benötigte Zeitspanne deutlich verkürzt. Dies ist besonders bei mobilen Kleingeräten vorteilhaft, bei denen einerseits ein schneller Zugriff auf die Funktionalität des Systems und andererseits lange Batterielaufzeiten erwünscht sind. Die Schieberegister können dabei besonders einfach aufgebaut sein.

Das Ausführungsbeispiel gemäß Fig. 3 ist gegenüber dem von Fig. 2 dahingehend verändert, daß anstelle von nur vorwärts schiebbaren Schieberegistern SR1, SR2, SR3 vor- und rückwärts schiebbare Schieberegister SR1', SR2', SR3' eingesetzt sind. Diese haben jeweils Ein- und Ausgänge I/O zum wahlweisen Ein­ lesen oder Herausschieben von Konfigurationsdaten anstelle von Eingängen I und Ausgängen O. Die Ringanordnung gemäß Fig. 2 der Schieberegisterkette kann entfallen, es ist nunmehr lediglich die Ein-, Ausgabeschnittstelle I/O eines Schiebere­ gisters einer Komponente, beispielsweise die des ersten Schieberegisters SR1', mit einem Ein- und Ausgang des nicht- flüchtigen Speichers verbunden.

Während beim nicht-flüchtigen Speicher gemäß Fig. 3 die Kon­ figurationsdaten nach einem LIFO(Last In First Out)-Prinzip, abgelegt und ausgelesen werden, werden die Konfigurationsda­ ten beim nicht-flüchtigen Speicher gemäß Fig. 2 so ausgele­ sen, daß die zuerst geschriebenen Daten zuerst ausgelesen werden gemäß dem Prinzip FIFO, First In First Out.

Das Ausführungsbeispiel gemäß Fig. 3 hat, ebenso wie das Sy­ stem zur Datenverarbeitung gemäß Fig. 2, den Vorteil, daß der serielle Bus SB nicht selbst konfiguriert werden muß. Folglich können die Konfigurationsregister CR1, CR2, CR3 bei einem Initialisierungsvorgang des Systems sehr schnell und direkt aus einem nicht-flüchtigen Speicher MEM beschrieben werden. Bei einem Herunterfahren des Systems ermöglicht der serielle Bus SB ein schnelles und einfaches Übertragen von Konfigurationsdaten aus Konfigurationsregistern CR1, CR2, CR3 zu einem nicht-flüchtigen Speicher MEM.

Anstelle der in Fig. 3 gezeigten Anordnung kann bei Verwen­ dung von Schieberegistern mit Vor- und Rückwärtsschieben auch eine parallele anstelle der gezeigten seriellen Anordnung der Schieberegister SR1, SR2, SR3 vorgesehen sein. Der nicht- flüchtigen Speicher MEM kann dabei beispielsweise so viele Ein-/Ausgangsschnittstellen haben, wie Schieberegister vor­ handen sind. Es kann je eine Ein-/Ausgangsschnittstelle des nicht-flüchtigen Speichers MEM mit je einem Ein-/Ausgang I/O je eines Schieberegisters SR1', SR2', SR3' mittels je eines seriellen Busses verbunden sein. Dabei kann der nicht- flüchtige Speicher MEM beispielsweise mehrere, parallel ange­ ordnete und je einem Schieberegister zugeordnete Register aufweisen oder ein Register, welches beispielsweise mit einem Multiplexer auf die verschiedenen Schieberegister SR1', SR2', SR3' umschaltbar ist. Die beschriebenen Vorteile der Erfin­ dung bleiben dabei erhalten.

Claims (8)

1. System zur Datenverarbeitung mit konfigurierbaren Kompo­ nenten (K1, K2, K3), aufweisend
mehrere Konfigurationsregister (CR1, CR2, CR3), in denen Konfigurationsdaten zum Konfigurieren der Komponenten (K1, K2, K3) ablegbar sind und die Ein- und Ausgänge haben und
einen seriellen Bus (SB), der die Konfigurationsregister (CR1, CR2, CR3) derart mit einem nicht-flüchtigen Speicher (MEM) koppelt, daß eine serielle Datenübertragung sowohl von Konfigurationsregistern (CR1, CR2, CR3) zum nicht-flüchtigen Speicher (MEM) als auch vom nicht-flüchtigen Speicher (MEM) zu den Konfigurationsregisters (CR1, CR2, CR3) ermöglicht ist, wobei
die Konfigurationsregister (CR) zur Übertragung von Konfi­ gurationsdaten mit je einem Schieberegister (SR1, SR2, SR3) gekoppelt sind und die Schieberegister (SR1, SR2, SR3) seri­ elle Ein- und Ausgänge (I, O) haben, über die die Schiebere­ gister (SR1, SR2, SR3) mit dem seriellen Bus (SB) zu einer Schieberegisterkette verbunden sind.

2. System zur Datenverarbeitung nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (SR1, SR2, SR3) mit dem seriellen Bus (SB) und dem nicht-flüchtigen Speicher (MEM) einen Ring bil­ den.

3. System zur Datenverarbeitung nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister (SR1', SR2', SR3') für Vorwärts- und Rückwärtsschieben ausgelegt sind.

4. System zur Datenverarbeitung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schieberegister (SR1, SR2, SR3) eine Schnittstelle zur parallelen Datenein- und -ausgabe haben, über die sie mit den Konfigurationsregistern (CR1, CR2, CR3) verbunden sind.

5. System zur Datenverarbeitung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schieberegister (SR1, SR2, SR3) jeweils einen Taktein­ gang (C) haben, dem ein Taktsignal (CLK) zuführbar ist.

6. System zur Datenverarbeitung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der nicht-flüchtige Speicher (MEM) ein Magnetplattenspeicher ist.

7. System zur Datenverarbeitung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der nicht-flüchtige Speicher (MEM) ein von einer zusätzlichen Spannungsquelle versorgter flüchtiger Speicher ist.

8. System zur Datenverarbeitung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der serielle Bus (SB) eine Busbreite von 1 Bit aufweist.