DE10048593A1 - Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last - Google Patents
Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer LastInfo
- Publication number
- DE10048593A1 DE10048593A1 DE10048593A DE10048593A DE10048593A1 DE 10048593 A1 DE10048593 A1 DE 10048593A1 DE 10048593 A DE10048593 A DE 10048593A DE 10048593 A DE10048593 A DE 10048593A DE 10048593 A1 DE10048593 A1 DE 10048593A1
- Authority
- DE
- Germany
- Prior art keywords
- pulse width
- signal
- circuit
- switch
- duty cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100274255 Arabidopsis thaliana CHER1 gene Proteins 0.000 claims description 12
- 101100256906 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SIC1 gene Proteins 0.000 claims description 12
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 3
- 101150001149 CSI1 gene Proteins 0.000 claims description 2
- 101100073333 Homo sapiens KANSL3 gene Proteins 0.000 claims 1
- 238000005034 decoration Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 19
- 239000008186 active pharmaceutical agent Substances 0.000 description 11
- 230000000712 assembly Effects 0.000 description 8
- 238000000429 assembly Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 7
- 101100126625 Caenorhabditis elegans itr-1 gene Proteins 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 3
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 3
- 101100061513 Arabidopsis thaliana CSI3 gene Proteins 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 101001005314 Arabidopsis thaliana Ceramide synthase LOH2 Proteins 0.000 description 1
- 102100029688 Dynein axonemal intermediate chain 3 Human genes 0.000 description 1
- 101000916406 Homo sapiens Calsyntenin-2 Proteins 0.000 description 1
- 101000865953 Homo sapiens Dynein axonemal intermediate chain 3 Proteins 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 101000761220 Streptomyces clavuligerus Clavaminate synthase 2 Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B39/00—Circuit arrangements or apparatus for operating incandescent light sources
- H05B39/04—Controlling
- H05B39/041—Controlling the light-intensity of the source
- H05B39/044—Controlling the light-intensity of the source continuously
- H05B39/047—Controlling the light-intensity of the source continuously with pulse width modulation from a DC power source
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Abstract
Schaltungsanordnung zum Schalten einer Last, die folgende Merkmale aufweist: DOLLAR A - wenigstens zwei Schalteranordnungen (S1, S2; SIC1, SIC2, SIC3, SIC4, SIC5, SIC6; S) mit Anschlussklemmen (LA11, LA12, LA 21, LA22; LA31, LA32; LA41, LA4n; LA1, LA2) zum Anschließen der Last (L1, L2; L3; L4; L) und mit wenigstens einer Ansteuerklemme (IN1, IN2; SI1, SI2, SI3; SI4, SI5, SI6; IN) (AS1, AS2; AS3), wobei die Schalteranordndung (S1, S2; SIC1, SIC2, SIC3; SIC4, SIC5, SIC6; S) wenigstens einen Halbleiterschalter (T1, T2; T31, T32; T41, T4n, T) aufweist, der nach Maßgabe eines Ansteuersignals (AS1, AS2; AS3) angesteuert ist; DOLLAR A - wenigstens eine Pulsweitenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) mit einer Ausgangsklemme (AP1, AP2; AP3; AP) zur Bereitstellung eines Ansteuersignals (AS1, AS2; AS3; AS) für den wenigstens einen Schalter (T1, T2; T31, T32; T41, T4n, T) nach Maßgabe eines Frequenzsignals (FS1, FS2; FS3; FS41, FS4n; FS) und eines Duty-Cycle-Signals (DS1, DS2; DS3; DS41, DS4n; DS); DOLLAR A - eine Ansteuerschaltung (MC1; MC2; MC3; SMA), die das Frequenzsignal (FS1, FS2; FS3; FS41, FS4n; FS) und das Duty-Cycle-Signal (DS1, DS2; DS3; DS41, DS4n; DS) für die Pulsweitenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) bereitstellt.
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung
zur Ansteuerung einer Last. Die Erfindung betrifft insbeson
dere eine Schaltungsanordnung zum Schalten einer Vielzahl
voneinander unabhängiger Lasten.
Zum Schalten von Lasten, beispielsweise von Elektromotoren
oder Leuchtmitteln, werden zunehmend Leistungstransistoren,
beispielsweise Leistungs-MOSFET (MOSFET = metal oxide semi
conductor field-effect transistor), eingesetzt. Derartige
Leistungstransistoren sind als einzelne Bauelemente erhält
lich, wobei bei sogenannten intelligenten Leistungs-MOSFET
(SMART-FET) neben dem eigentlichen Leistungstransistor weite
re Schaltungsfunktionen, beispielsweise eine Temperatur
schutzschaltung beim sogenannten TEMP-FET (temperature pro
tected FET) oder eine Strommesseinrichtung beim sogenannten
SENSE-FET, in dem Halbleiterkörper, bzw. dem Chip, integriert
sein können. Zum Schalten einer Last wird die Drain-Source-
Strecke des Leistungstransistors in Reihe zu der Last an eine
Spannungsquelle angeschlossen. Zum Anschließen der Last weist
der Leistungstransistor-Chip daher wenigstens zwei Anschluss
klemmen auf. Des weiteren ist wenigsten eine Ansteuerklemme
zur Zuführung eines Ansteuersignals vorgesehen, nach dessen
Maßgabe der Leistungstransistor leitet oder sperrt.
Es sind auch Leistungstransistor-Chips erhältlich, bei denen
mehrere Leistungstransistoren in einem Halbleiterkörper, bzw.
einem Chip, integriert sind und die wenigstens eine der Anzahl
der Leistungstransistoren entsprechende Anzahl Ausgangs
klemmen zum Anschließen entsprechend vieler Lasten aufweisen.
Zur Ansteuerung des Leistungs-Transistor-Chips ist üblicher
weise eine Ansteuerschaltung, beispielsweise ein Mikrocont
roller, vorgesehen, der entweder für jede Ansteuerklemme des
Leistungstransistor-Chips eine Ausgangsklemme zur Bereitstel
lung eines Ansteuersignals aufweist oder der über ein Bus-
System mit dem Leistungstransistor-Chip verbunden ist. Jedes
Mal, wenn sich der Schaltzustand eines Leistungstransistors
in den angeschlossenen Leistungstransistor-Chips ändern soll,
muss sich bei einer direkten Verbindung zwischen Ansteuer
schaltung und Leistungstransistor-Chip das Ansteuersignal än
dern oder es muss bei einer Bus-Verbindung zwischen der An
steuerschaltung und dem Leistungstransistor-Chip ein Signal
austausch zwischen der Ansteuerschaltung und dem entsprechen
den Leistungstransistor-Chip stattfinden.
Bei einigen Anwendungen, beispielsweise beim Ansteuern von
Leuchten oder Elektromotoren, ist es erwünscht, den zum
Schalten verwendeten Leistungstransistor nicht permanent ge
schlossen zu halten sondern den Leistungstransistor getaktet
zu öffnen und zu schließen, um so die Leistungsaufnahme der
Last steuern zu können. Bei Elektromotoren kann auf diese
Weise die Drehzahl der Motoren, bei Leuchten kann auf diese
Weise deren Helligkeit eingestellt werden.
Probleme können bei derartigen Anwendungen dann auftreten,
wenn mittels eines Mikrocontrollers über Leistungstransisto
ren eine Vielzahl von Lasten geschaltet werden soll. Ein Bei
spiel hierfür ist die Beleuchtung eines Kraftfahrzeuges neue
rer Bauart, wobei sowohl alle Innenleuchten als auch alle Au
ßenleuchten nach Maßgabe von Steuersignalen eines einzigen
Mikrocontrollers geschaltet werden. Der Verarbeitungsaufwand
in dem Mikrocontroller steigt dabei erheblich, wenn einige
der Lasten über die Leistungstransistoren pulsweitenmodu
liert, d. h. getaktet mit einer Frequenz, die üblicherweise
zwischen 1 Hz und 100 Hz liegt, geschaltet werden sollen. Für
jeden einzelnen dieser Schaltvorgänge muss dabei von dem Mik
rocontroller ein Ansteuersignal für den jeweiligen Leistungs
transistor-Chip erzeugt werden.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsan
ordnung zur Verfügung zu stellen, bei der mittels einer An
steuerschaltung eine Vielzahl von Lasten über Schalteranord
nungen ansteuerbar sind und bei denen der Rechenaufwand in
der Verarbeitungseinheit gegenüber herkömmlichen derartigen
Schaltungsanordnungen reduziert ist.
Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den
Merkmalen des Patentanspruchs 1 gelöst.
Die Schaltungsanordnung weist dabei wenigstens zwei Schalter
anordnungen mit Anschlussklemmen zum Anschließen einer Last
und mit wenigstens einer Ansteuerklemme auf, wobei die Schal
teranordnung wenigstens einen Halbleisterschalter aufweist,
der nach Maßgabe eines Ansteuersignals angesteuert ist. Des
weiteren ist wenigstens eine Pulsweitenmodulator-Anordnung
vorgesehen, die eine Ausgangsklemme zur Bereitstellung des
Ansteuersignals für den wenigstens einen Schalter nach Maßga
be eines Frequenzsignals und eines Duty-Cycle-Signals auf
weist. Als zentrale Verarbeitungseinheit, die Zeitpunkt und
Zeitdauer der Ansteuerung der wenigstens einen Last bestimmt,
ist eine Ansteuerschaltung vorgesehen, die das Frequenzsignal
und das Duty-Cycle-Signal für die Pulsweitenmodulator-
Anordnung bereitstellt.
Das Frequenzsignal bestimmt die Frequenz eines oszillierenden
Signals, nach dessen Maßgabe der Leistungstransistor über den
Pulsweitenmodulator eingeschaltet werden soll. Das Duty-
Cycle-Signal bestimmt das Verhältnis der Zeitdauer, für wel
che der Leistungstransistor eingeschaltet bleibt, zu der Pe
riodendauer des oszillierenden Signals.
Bei der erfindungsgemäßen Schaltungsanordnung ist eine Puls
weitenmodulator-Anordnung neben der üblicherweise als Mikro
controller ausgebildeten Ansteuerschaltung vorgesehen, wobei
der Mikrocontroller zur Ansteuerung der Last dem Pulsweiten
modulator lediglich das Frequenzsignal und das Duty-Cycle-
Signal mitteilt, woraus der Pulsweitenmodulator ein getakte
tes Ansteuersignal für den üblicherweise als Leistungstran
sistor ausgebildeten Schalter der Schalteranordnung erzeugt.
Das Frequenzsignal und das Duty-Cycle-Signal sind dem Puls
weitenmodultor von dem Mikrocontroller nur zu Beginn einer
pulsweitenmodulierten Ansteuerung des Leistungstransistors zu
übermitteln. Es ist nicht für jeden Schaltvorgang von dem
Mikrocontroller ein Steuersignal zum An- bzw. Abschalten des
Leistungstransistors erforderlich. Der Rechenaufwand zur An
steuerung einer Vielzahl unterschiedlicher Lasten über die
Leistungstransistoren, bzw. Leistungstransistor-Chips, ist
bei der erfindungsgemäßen Schaltungsanordnung reduziert.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Gemäß einer ersten Ausführungsform der Erfindung ist vorgese
hen, dass die Ansteuerschaltung für jeden der Pulsweitenmodu
latoren eine erste Ausgangsklemme zum Bereitstellen eines
Frequenzsignals und für jeden der Pulsweitenmodulatoren eine
zweite Ausgangsklemme zum Bereitstellen eines Duty-Cycle-
Signals aufweist.
Eine weitere Ausführungsform der Erfindung sieht vor, dass
die Pulsweitenmodulatoren über ein Bus-System an die Ansteu
erschaltung angeschlossen sind.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorge
sehen, dass die Pulsweitenmodulatoren über ein Bus-System,
beispielweise den SPI-Bus, an die Ansteuerschaltung ange
schlossen sind. Bei dieser Ausführungsform lässt sich der
Verdrahtungsaufwand zwischen der Ansteuerschaltung und den
Pulsweitenmodulatoren reduzieren.
Bei Verwendung eines Leistungs-Transistor-Chips, beispielwei
se eines TLE 6230 der Siemens AG, der eine Vielzahl von Leis
tungstransistoren zur Ansteuerung einer entsprechenden Anzahl
von Lasten aufweist, ist gemäß einer Ausführungsform der Er
findung vorgesehen, dass wenigstens ein Pulsweitenmodulator
an eine Eingangklemme für ein getaktetes Signal des Leis
tungstransistor-Chips angeschlossen ist. Die genannten Leis
tungstransistor-Chips des Typs TLE 6230 sind über ein Bus-
System an einen Mikrocontroller angeschlossen. Um den Daten
verkehr über den Bus bei einer getakteten Ansteuerung eines
der Leistungstransistoren zu minimieren, ist für eine Anzahl
der in diesem Leistungstransistor-Chip integrierten Leis
tungstransistoren jeweils ein separater Eingang vorgesehen,
an welchen ein getaktetes Signal angelegt werden kann. An
diese Eingangsklemme für das getaktete Signal ist gemäß der
Erfindung der außerhalb des Mikrocontrollers angeordnete
Pulsweitenmodulator anschließbar.
Gemäß einer weiteren Ausführungsform der Erfindung ist
vorgesehen, dass die Ansteuerschaltung eine
Spannungsmesseinheit ist, welche an die Klemme für die
Versorgungsspannung, an welche die Last angelegt werden soll,
angeschlossen ist. Abhängig von dem durch die
Spannungsmessanordnung ermittelten Wert der Versor
gungsspannung wird die Frequenz und/oder der Duty-Cycle des
Pulsweitenmodulators eingestellt, um auf diese Weise abhängig
von der Versorgungsspannung die Leistungsaufnahme der Last zu
regeln und die Last dadurch gegebenenfalls vor einer
Beschädigung zu schützen.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei
spielen anhand von Figuren näher erläutert. Es zeigen:
Fig. 1 Erfindungsgemäße Schaltungsanordnung zur Ansteue
rung einer Last gemäß einer ersten Ausführungsform
der Erfindung;
Fig. 2 Ausführungsbeispiel eines Pulsweitenmodulators zur
Verwendung bei der erfindungsgemäßen
Schaltungsanordnung;
Fig. 3 Signalverläufe des Pulsweitenmodulators gemäß Fig.
2;
Fig. 4 Erfindungsgemäße Schaltungsanordnung gemäß einer
weiteren Ausführungsform der Erfindung, bei welcher
Pulsweitenmodulatoren mittels eines Bus-Systems an
eine Ansteuerschaltung angeschlossen sind;
Fig. 5 Erfindungsgemäße Schaltungsanordnung gemäß einer
dritten Ausführungsform der Erfindung;
Fig. 6 Erfindungsgemäße Schaltungsanordnung gemäß einer
weiteren Ausführungsform der Erfindung;
Fig. 7 Erfindungsgemäße Schaltungsanordnung mit einer An
steuerschaltung, die als Spannungsmessanordnung
ausgebildet ist.
In den Figuren bezeichnen, sofern nicht anders angegeben,
gleiche Bezugszeichen gleiche Bauteile mit gleicher Bedeu
tung.
Fig. 1 zeigt ein erstes Ausführungsbeispiel einer erfindungs
gemäßen Schaltungsanordnung zur Ansteuerung einer Last. Die
Schaltungsanordnung weist eine Anzahl Schalteranordnungen S1,
S2 auf, von denen aus Gründen der Übersichtlichkeit lediglich
zwei dargestellt sind. Jede Schalteranordnung S1, S2 weist
einen als Leistungstransistor T1, T2 ausgebildeten Schalter
auf, wobei die Drain-Source-Strecke jedes Leistungstransis
tors T1, T2 zwischen einer ersten Anschlussklemme LA11, LA21
der Schalteranordnung S1, S2 und einer zweiten Anschlussklem
me LA12, LA22 der Schalteranordnung S1, S2 verschaltet ist.
An den Gate-Anschluss jedes Leistungstransistors T1, T2 ist
eine Treiberschaltung DR1, DR2 angeschlossen, welche zudem
jeweils an einen Ansteueranschluss IN1, IN2 der Schalteran
ordnung S1, S2 angeschlossen ist, um abhängig von einem an
diesem Ansteueranschluss IN1, IN2 anliegenden Ansteuersignal
AS1, AS2 Ansteuerpegel an dem Gate-Anschluss des jeweiligen
Leistungstransistors T1, T2 zur Verfügung zu stellen. Die An
steuerpegel sind so dimensioniert, dass der Leistungstransis
tor T1, T2 abhängig von dem Ansteuersignal AS1, AS2 leitet
oder sperrt.
In den Treiberschaltungen DR1, DR2 können weitere Schaltungs
funktionen realisiert sein, mittels welcher beispielsweise
die Temperatur an dem jeweiligen Leistungstransistor T1, T2
gemessen wird, um den jeweiligen Transistor T1, T2 bei Über
schreiten einer vorgegebenen Temperatur abzuschalten. Des
weiteren kann in der Treiberschaltung DR1, DR2 eine Strom
messanordnung vorgesehen sein, die ein von dem Drain-Source-
Strom abhängiges Messsignal zur Verfügung stellt.
Die Schalteranordnungen S1, S2, bzw. die Leistungstransisto
ren T1, T2 dienen dazu, eine Last L1, L2 nach Maßgabe des An
steuersignals AS1, AS2 an eine Versorgungsspannung anzulegen.
Dazu ist jede der ersten Ausgangsklemmen LA11, LA21 der
Schalteranordnungen S1, S2 an eine Klemme für ein Versor
gungspotential V1 angeschlossen. Die zweite Ausgangsklemme
LA12 der ersten Schalteranordnung S1 ist dabei über eine Last
L1 an Bezugpotential GND angeschlossen und die zweite Aus
gangsklemme LA22 der zweiten Schalteranordnung S2 ist über
eine zweite Last L2 an das Bezugspotential GND angeschlossen.
Leitet der jeweilige an die Last L1, L2 angeschlossenen Leis
tungstransistor T1, T2, so fällt annähernd die gesamte Ver
sorgungsspannung V1 über das Last L1; L2 ab, während bei ei
nem Sperren der Leistungstransistoren T1, T2 diese Versor
gungsspannung V1 über der Drain-Source-Strecke des jeweiligen
Leistungstransistors T1, T2 abfällt.
Zur Bereitstellung des Ansteuersignals AS1, AS2 für jeden der
Leistungstransistoren T1, T2 ist bei der erfindungsgemäßen
Schaltungsanordnung nach Fig. 1 jeweils ein Pulsweitenmodula
tor PWM1, PWM2 vorgesehen, wobei eine Ausgangsklemme AP1 ei
nes ersten Pulsweitenmodulators PWM1 an die Eingangsklemme
IN1 der ersten Schalteranordnung S1 angeschlossen ist und wo
bei eine Ausgangsklemme AP2 eines zweiten Pulsweitenmodultors
PWM2 an die Eingangsklemme IN2 der zweiten Schalteranordnung
S2 angeschlossen ist.
Die Pulsweitenmodulatoren PWM1, PWM2 erzeugen die Ansteuer
signale AS1, AS2 jeweils abhängig von einem Frequenzsignal
FS1, FS2, welches an einer ersten Eingangsklemme EF1, EF2 je
des Pulsweitenmodulators PWM1, PWM2 anliegt und abhängig von
einem Duty-Cycle-Signal DS1, DS2, welches jeweils an einer
zweiten Eingangsklemme ED1, ED2 jedes Pulsweitenmodulators
PWM1, PWM2 anliegt.
Zur Bereitstellung der Frequenzsignale FS1, FS2 und der Duty-
Cycle-Signale DS1, DS2 ist eine Ansteuerschaltung MC1 vorge
sehen, wobei an der Ansteuerschaltung MC1 für jeden der Puls
weitenmodulatoren PWM1, PWM2 eine Ausgangsklemme AF1, AF2 zur
Bereitstellung des Frequenzsignals FS1, FS2 und eine Aus
gangsklemme AD1, AD2 zur Breitstellung des Duty-Cycle-Signals
DS1, DS2 vorgesehen ist. Die Ansteuerschaltung MC1 nach Fig.
1 weist eine weitere Ausgangsklemme A3 auf, an welcher ein
weiteres Ansteuersignal AS3 für eine dritte Schalteranordnung
S3 zur Verfügung steht, wobei das Ansteuersignal AS3 direkt
von der Ansteuerschaltung MC1 bereitgestellt wird, um über
eine Treiberschaltung DR3 einen Leistungstransistor T3 zu
Schalten, der in Reihe zu einer Last L3 zwischen einem Ver
sorgungspotential V1 und einem Bezugspotential GND verschal
tet ist.
Mittels der dargestellten Schaltungsanordnung können eine
Vielzahl voneinander unabhängiger lasten L1, L2, L3 über die
Schalteranordnungen S1, S2, S3 geschaltet werden. Derartige
Schaltungsanordnungen können beispielsweise zum Schalten der
Beleuchtung und/oder Ansteuern der elektrischen Motoren für
Fensterheber in einem Kraftfahrzeug verwendet werden. Dabei
kann die Forderung bestehen, einige der Lasten pulsweitenmo
duliert anzusteuern, d. h. die Last nicht permanent sondern
getaktet an das Versorgungspotential V1 anzulegen. So wird
beispielsweise der Blinker eines Kraftfahrzeuges mit einer
Frequenz von etwa 1 Hz angesteuert, wobei die Ein- und Aus
schaltvorgänge dabei für das menschliche Auge sichtbar sind.
Die pulsweitenmodulierte Ansteuerung einer Leuchte kann auch
zur Reduzierung der Leistungsaufnahme dienen. Dabei wird die
Leuchte mit einer für das menschliche Auge nicht mehr auflös
baren Frequenz, beispielsweise 100 Hz, getaktet ein- und aus
geschaltet, wobei die Zeitdauer, für welche die Leuchte dabei
jeweils eingeschaltet bleibt, die Leistungsaufnahme und damit
die Helligkeit bestimmt, mit welcher das menschliche Auge die
Leuchte wahrnimmt. So kann beispielsweise bei einem Kraft
fahrzeug eine der Rückleuchten bei pulweitenmodulierter An
steuerung, und damit verminderter Leistungsaufnahme, als
Rücklicht und bei erhöhter Leistungsaufnahme, d. h. permanen
tem Anschalten der Leuchte an das Versorgungspotential V1,
als Bremslicht dienen.
Bei der erfindungsgemäßen Schaltungsanordnung muss die An
steuerschaltung MC1 nicht für jeden der Schaltvorgänge bei
einer pulsweitenmodulierten Ansteuerung der Lasten L1, L2 ein
Ansteuersignal bereitstellen. Vielmehr liefert die Ansteuer
schaltung MC1 an die Pulsweitenmodulatoren PWM1, PWM2 ledig
lich ein Frequenzsignal FS1, FS2, welches die Frequenz be
stimmt, mit welcher die Last eingeschaltet wird, und ein Du
ty-Cycle-Signal DS1, DS2, welches jeweils die Zeitdauer be
stimmt, für welche die Last eingeschaltet bleiben soll. Der
sogenannte Duty-Cycle bestimmt das Verhältnis zwischen der
Einschaltdauer der Last und der Periodendauer des Taktsig
nals. Ein Duty-Cycle von 100% entspricht dabei einem permanenten
Einschalten der Last. Ein Duty-Cycle von 0% entspricht
einer abgeschalteten Last.
Da bei der erfindungsgemäßen Schaltungsanordnung der Rechen
aufwand in der Ansteuerschaltung MC1 durch die extern vorge
sehenen Pulsweitenmodulatoren PWM1, PWM2 reduziert ist, las
sen sich mit einer Ansteuerschaltung MC1 über Schalteranord
nungen S1, S2, S3 mehr Lasten L1, L2, L3 als bei vergleichba
ren Schaltungsanordnungen nach dem Stand der Technik ansteu
ern.
Fig. 2 zeigt ein Ausführungsbeispiel eines Pulsweitenmodul
tors PWM, der in Verbindung mit der erfindungsgemäßen Schal
tungsanordnung verwendet werden kann. Der Pulsweitenmodulator
PWM weist eine Reihenschaltung eines ersten p-leitenden Tran
sistors TP1, einer ersten Stromquelle IP1, einer zweiten
Stromquelle IP2 und eines zweiten n-leitenden Transistors TP2
auf, die zwischen einem Versorgungspotenial V1 und einem Be
zugpotential GND verschaltet ist. Die Gate-Anschlüsse der
komplementären Transistoren TP1, TP2 sind durch das Ausgangs
signal eines Schmitt-Triggers ST1 angesteuert. An einen der
ersten Stromquelle IP1 und der zweiten Stromquelle IP2 ge
meinsamen Knoten ist eine erste Anschlussklemme eines Konden
sator CP angeschlossen, dessen andere Anschlussklemme an Be
zugpotential GND angeschlossen ist. Die erste Anschlussklemme
des Kondensators CP ist ferner an eine Eingangsklemme des
Schmitt-Triggers ST1 und an einen Eingang eines zweiten
Schmitt-Triggers ST2 angeschlossen. Einem anderen Eingang des
zweiten Schmitt-Triggers ST2 ist ein Duty-Cycle-Signal DS von
der zweiten Eingangsklemme ED des Pulsweitenmodulators PWM
zugeführt. Die erste Stromquelle IP ist mittels eines Fre
quenzsignals FS, welches der ersten Eingangsklemme EF des
Pulsweitenmodulators PWM zugeführt ist, steuerbar, d. h. der
Strom dieser Stromquelle IP1 ist mittels des Frequenzsignals
FS einstellbar.
Die Funktionsweise des dargestellten Pulsweitenmodulator PWM
wird nachfolgend anhand der Signalverläufe einer über dem
Kondensator CP anfallenden Spannung Ucp und eines am Ausgang
des zweiten Schmitt-Triggers ST2 anliegenden Ansteuersignals
AS veranschaulicht.
Befindet sich das Ausgangsignal AST des ersten Schmitt-
Triggers ST1 zunächst auf einem niedrigen Pegel (Low-Pegel),
so sperrt der zweite Transistor TP2 und der erste Transistor
TP1 leitet. Dadurch wird der Kondensator CP durch den Strom
der ersten Stromquelle IP1 aufgeladen, wodurch die Kondensa
torspannung Ucp kontinuierlich über der Zeit ansteigt. Er
reicht die Kondensatorspannung Ucp den Wert der Einschalt
schwelle Son des Schmitt-Triggers ST1, nimmt das Ausgangssig
nal AST eine hohen Pegel (High-Pegel) an, wodurch der erste
Transistor TP1 sperrt und der zweite Transistor TP2 leitet.
Der Kondensator CP wird dadurch mit dem Strom der zweiten
Stromquelle IP2 nach Bezugspotential GND entladen. Erreicht
die Kondensatorspannung Ucp dabei den Wert des Ausschaltpe
gels Soff des Schmitt-Triggers, so sinkt das Ausgangssignal
AST wieder auf einen Low-Pegel ab und der Kondensator CP wird
wieder geladen. Die erste Stromquelle IP1 und die zweite
Stromquelle IP2 sind so dimensioniert, dass die zweite Strom
quelle IP2 einen größeren Strom als die erste Stromquelle IP1
liefert, um den Kondensator CP schneller zu entladen als zu
laden. Die Kondensatorspannung Ucp verläuft dann dreieckför
mig mit asymmetrischen Flanken, wie in Fig. 3a ersichtlich
ist. Die Kondensatorspannung Ucp wird in dem zweiten Schmitt-
Trigger ST2 mit dem Duty-Cycle-Signal verglichen, wobei in
Fig. 3a zwei unterschiedliche Pegel DSa und DSb des Duty-
Cycle-Signals DS dargestellt sind. Das Ausgangssignal AS
nimmt einen High-Pegel an, solange die Kondensatorspannung
Ucp unterhalb des Ausschaltpegels des zweiten invertierenden
Schmitt-Triggers ST2 bleibt, wobei der Ausschaltpegel durch
das Duty-Cycle-Signal DS, welches dem zweiten Schmitt-Trigger
zugeführt ist, eingestellt werden kann. Übersteigt die Kon
densatorspannung Ucp den Ausschaltpegel, so nimmt das Aus
gangssignal AS einen Low-Pegel an, bis die Kondensatorspan
nung Ucp wieder auf den Wert des Ausschaltpegels des zweiten
Schmitt-Triggers ST2 abgefallen ist, wobei der Einschaltpegel
des zweiten Schmitt-Triggers ST2 mit dem Ausschaltpegel des
ersten Schmitt-Triggers ST1 übereinstimmt, wie aus den
Fig. 3a und 3b anhand der Signalverläufe ersichtlich ist.
Wird bei dem Pulsweitenmodulator gemäß Fig. 2 die Stromstärke
der ersten Stromquelle IP1 reduziert, so steigt die Kondensa
torspannung Ucp langsamer an, wie der strichpunktierte Sig
nalverlauf in Fig. 3a zeigt. Die Periodendauer T2 eines der
artigen Signals ist größer als die Periodendauer T1 des mit
der durchgezogenen Linie dargestellten Spannungssignals. Über
die Stromstärke der ersten Stromquelle IP1 kann damit die
Frequenz eingestellt werden, mit welcher das Ausgangssignal
AS einen High-Pegel annimmt, um einen der Leistungstransisto
ren T1, T2 anzusteuern. Die Zeitdauer, für welche das Ansteu
ersignal AS auf einen High-Pegel bleibt, und der Leistungs
transistor T1, T2 damit leitend bleibt, wird durch das Duty-
Cycle-Signal DS bestimmt, wie anhand des Signalverlaufes des
Ansteuersignals AS im rechten Teil der Fig. 3b ersichtlich
ist, bei welchem das Duty-Cycle-Signal DSb größer als das Du
ty-Cycle-Signal DSa im linken Teil ist. Wird das Duty-Cycle-
Signal auf einen Wert angehoben, welcher oberhalb der Aus
schaltschwelle des zweiten Schmitt-Triggers ST2 ist, so er
reicht die Kondensatorspannung Ucp niemals den Wert des Ausschaltpegels
des zweiten Schmitt-Triggers ST2, das Ansteuer
signal AS bleibt damit dauerhaft auf einem High-Pegel. Wird
das Duty-Cycle-Signal auf den Wert der Einschaltschwelle des
zweiten Schmitt-Triggers ST2 gelegt, so bleibt der zweite
Schmitt-Trigger dauerhaft ausgeschaltet und das Ansteuersig
nal AS dauerhaft auf einem Low-Pegel.
Mittels des Pulsweitenmodulators PWM gemäß Fig. 2 kann damit
ein Ansteuersignal AS erzeugt werden, welches den Leistungs
transistor T1, T2 dauerhaft anschaltet, dauerhaft abschaltet
oder pulsweitenmoduliert ansteuert, wobei die Schaltfrequenz
und der Duty-Cycle des pulsweitenmodulierten Signals von dem
Freguenzsignal FS und dem Duty-Cycle-Signal DS abhängt.
Neben dem in Fig. 2 dargestellten Pulsweitenmodulators sind
beliebige weitere Pulsweitenmodulatoren einsetzbar, bei wel
chen der Duty-Cycle und die Frequenz von außen einstellbar
sind. Das Frequenzsignal FS und das Duty-Cycle-Signal DS kann
dabei als analoges Strom- oder Spannungssignal oder als digi
tales Signal vorliegen.
Fig. 4 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen
Schaltungsanordnung, bei welcher Pulsweitenmodulatoren PWM1',
PWM2' über einen Bus-System an eine Ansteuerschaltung MC1'
angeschlossen sind. Jeder der Pulsweitenmodulatoren PWM1',
PWM2' weist eine erste Eingangsklemme FSI1, FSI2 zur Zufüh
rung eines Frequenzsignals und eine zweite Eingangsklemme
DSI1, DSI2 zur Zuführung eines Duty-Cycle-Signals auf. Die
ersten Eingangsklemmen FSI1, FSI2 sind dabei an eine gemein
same Ausgangsklemmen FSO der Ansteuerschaltung MC1' und die
zweiten Eingangsklemmen DSI1, DSI2 sind an eine gemeinsame
Ausgangsklemme DSO der Ansteuerschaltung MC1' angeschlossen.
Die Ansteuerschaltung MC1' weist weiterhin für jeden der
Pulsweitenmodulatoren PWM1, PWM2 einen Auswahlausgang (Chip-
Select) auf, der an einen entsprechenden Eingang des jeweili
gen Pulsweitenmodulators PWM1', PWM2' angeschlossen ist. Über
den Auswahlanschluss CS1, CS2 der Ansteuerschaltung MC1' wird
bestimmt, welcher der Pulsweitenmodulatoren PWM1, PWM2 das an
dem Bus zur Verfügung stehende Frequenzsignal FS und Duty-
Cycle-Signal DS übernehmen soll. Der andere Pulsweitenmodula
tor PWM1, PWM2 wird dann über den Auswahlanschluss so ange
steuert, dass er die Signale nicht aufnimmt. Bei dieser Aus
führungsform der Erfindung, kann der Verdrahtungsaufwand zwi
schen der Ansteuerschaltung MC1' und dem Pulsweitenmodulator
PWM1, PWM2 reduziert werden, da die Anschlussleitungen für
das Frequenzsignal und das Duty-Cycle-Signal gemeinsam ge
nutzt werden. Der Aufbau der Pulsweitenmodulatoren PWM1',
PWM2' in Fig. 4 kann im wesentlichen dem Aufbau des Pulswei
tenmodulators gemäß Fig. 2 entsprechen, wobei an den Eingän
gen beispielsweise Abtast-Halteglieder vorhanden sind, welche
die über den Bus kurzzeitig an die ersten Eingangsklemmen
FSI1, FSI2 angelegten Frequenzsignale und die über den Bus an
den zweiten Eingangsklemmen DSI1, DSI2 angelegten Duty-Cycle-
Signale erfassen und in ein Frequenzsignal FS zur Ansteuerung
der ersten Stromquelle IP1, bzw. ein Duty-Cycle-Signal DS zur
Einstellung der Schaltschwelle des zweiten Schmitt-Triggers
ST2 umsetzen. Bei dieser Ausführungsform werden über den Bus
kurzzeitig analoge Signale an die ersten und zweiten Ein
gangsklemmen FSI1, FSI2, DSI1 DSI2 angelegt, die über die Ab
tast-Halteglieder umgesetzt werden.
Als Pulsweitenmodulatoren PWM1', PWM2' können auch solche
Pulsweitenmodulatoren verwendet werden, bei welchen an den
Eingängen ein digitales Frequenzsignal und ein digitales Du
ty-Cycle-Signal angelegt werden kann, welche dann in ein entsprechendes
Ansteuersignal AS1, AS2 für die Schalteranordnun
gen S1, S2 umgesetzt werden.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer erfin
dungsgemäßen Schaltungsanordnung, bei welcher drei Schalter
anordnungen SIC1, SIC2, SIC3 über ein Bus-System an eine An
steuerschaltung MC2 angeschlossen sind. Jede der Schalteran
ordnungen SIC1, SIC2, SIC3 weist eine erste Eingangsklemme
SI1, SI2, SI3 zur Zuführung eines Eingangssignals auf, wobei
diese ersten Eingangsklemmen SI1, SI2, SI3 über den Bus ge
meinsam an eine Ausgangsklemme SO der Ansteuerschaltung MC2
angeschlossen sind. Zur Rücksendung von Daten der Schalteran
ordnungen SIC1, SIC2, SIC3 an die Ansteuerschaltung MC2 weist
jede der Schalteranordnungen SIC1, SIC2, SIC3 eine Ausgangs
klemme SO1, SO2, SO3 auf, die gemeinsam über den Bus an eine
Eingangsklemme SI der Ansteuerschaltung MC2 angeschlossen
sind. Des weiteren ist jeder der Schalteranordnungen SIC1,
SIC2, SIC3 über Takt-Eingangsklemmen CLK1, CLK2, CLK3, die an
eine Taktklemme CLK der Ansteuerschaltung MC2 angeschlossen
sind, ein Taktsignal von der Ansteuerschaltung MC2 zugeführt.
Wie anhand der Schalteranordnung SIC3 dargestellt ist, weisen
die Schalteranordnungen SIC1, SIC2, SIC3 jeweils eine Anzahl
von Leistungstransistoren T31, T32, T3n auf, deren Drain-
Source-Strecken über eine Ausgangsklemme LA3 jeweils an ein
Versorgungspotential VA1 angeschlossen sind, und von denen
jeder an eine Ausgangsklemme LA31, LA32, LAn zum Anschließen
einer Last L3 angeschlossen ist.
Steueranschlüsse der Leistungstransistoren T31, T32, T3n sind
an eine Dekodier- und Ansteuerschaltung DEC3 angeschlossen,
die an den Takteingang CLK3, die Eingangsklemme SI3 und die
Ausgangsklemme SO3 der Schalteranordnung SIC3 angeschlossen
ist. Die Dekodier- und Ansteuerschaltung DIC3 ist des weite
ren an einen Auswahleingang CSI3 angeschlossen, an den über
einen Ausgang CS3 der Ansteuerschaltung MC2 ein Auswahlsignal
(Chip-Select-Signal) angelegt wird, das sich auf einem High-
Pegel befindet, wenn die an dem Bus anliegenden Daten von der
Dekodier- und Ansteuerschaltung DEC3 übernommen und zur An
steuerung der Leistungstransistoren T31, T32 T3n verwendet
werden sollen.
Die Schalteranordnungen SIC1, SIC2, SIC3 weisen des weiteren
wenigstens eine Eingangsklemme zur Zuführung eines getakteten
Signals auf, wobei dieses getaktete Signal zur pulsweitenmo
dulierten Ansteuerung einer der Leistungstransistoren T31,
T32, T3n dient. Ein Ausführungsbeispiel für eine der Schal
teranordnungen SIC1, SIC2, SIC3 nach Fig. 5 ist der Leis
tungsbaustein TLE 6230 der Siemens AG, der 16 Leistungstran
sistoren zur Ansteuerung von 16 Lasten aufweist, und der 8
Eingänge zur Zuführung getakteter Signale zur pulsweitenmodu
lierten Ansteuerung von 8 der 16 Leistungstransistoren auf
weist.
Um den Rechenaufwand in der Ansteuerschaltung MC2 zu reduzie
ren, ist gemäß der Erfindung vorgesehen, dass an wenigstens
eine der Eingangsklemmen für getaktete Signale ein Pulswei
tenmodulator PWM3 angeschlossen ist, der über Ausgangsklemmen
AF3, AD3 der Ansteuerschaltung MC2 ein Frequenzsignal FS3 und
ein Duty-Cycle-Signal DS3 an Eingangsklemmen EF3, ED3 erhält,
um daraus das Ausgangssignal AS3 zu erzeugen. Die Ansteuer
schaltung MC2 muss dabei lediglich das Frequenzsignal F53 und
das Duty-Cycle-Signal DS3 zur Verfügung stellen, es muss
nicht für jeden Schaltvorgang der Leistungstransistoren T31,
T32, T3n während der pulsweitenmodulierten Ansteuerung ein
gesondertes Steuersignal in der Ansteuerschaltung MC2 generiert
und an die Schalteranordnungen SIC1, SIVC2, SIC3
übermittelt werden. Der Pulsweitenmodulator PWM3 kann wie der
in Fig. 2 dargestellte Pulsweitenmodulator PWM realisiert
werden. Es sind jedoch beliebige andere Pulsweitenmodulatoren
einsetzbar, die abhängig von einem Frequenzsignal und einem
Duty-Cycle-Signal ein getaktetes Ausgangssignal erzeugen. Der
Pulsweitenmodulator PWM3 kann auch an den Taktausgang CLK der
Ansteuerschaltung MC2 angeschlossen werden, wobei das Fre
quenzsignal FS3 dem Pulsweitenmodulator PWM3 dann eine Infor
mation übermitteln kann, in welchem Verhältnis der Takt des
Ausgangssignals AS3 zu dem am Ausgang der Ansteuerschaltung
MC2 anliegenden Systemtakt steht.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel einer erfin
dungsgemäßen Schaltungsanordnung zur Ansteuerung von Lasten,
bei welcher Schalteranordnungen SIC4, SIC5, SIC6, die je
weils eine Anzahl von Leistungstransistoren T41, T4n aufwei
sen, über ein Bus-System an eine Ansteuerschaltung MC3 ange
schlossen sind. Ausgangsklemmen SO4, SO5, SO6 der Schalteran
ordnungen SIC4, SIC5, SIC6 sind über den Bus gemeinsam an ei
ne Eingangsklemme SI der Ansteuerschaltung MC3 angeschlossen,
Eingangsklemmen SI4, SI5, SI6 sind gemeinsam an eine Aus
gangsklemme SO der Ansteuerschaltung MC3 angeschlossen und
Takt-Eingangsklemmen CLK4, CLK5, CLK6 sind gemeinsam an einen
Takt-Ausgang CLK der Ansteuerschaltung MC3 angeschlossen. Des
weiteren ist an der Ansteuerschaltung MC3 für jede der Schal
teranordnungen SIC4, SIC5, SIC6 ein Auswählausgang (Chip-
Select-Ausgang) CS1, CS2, CS3 vorgesehen, wobei jeder dieser
Ausgänge CS1, CS2, CS3 an jeweils eine der Schalteranordnun
gen SIC4, SIC5, SIC6 angeschlossen ist und wobei die jeweili
ge Schalteranordnung SIC4, SIC5, SIC6 die Daten von dem Bus
dann übernimmt, wenn sich das jeweilige Auswahlsignal auf ei
nem High-Pegel befindet.
In jeder der Ansteuerschaltungen SIC4, SIC5, SIC6, wobei le
diglich die Ansteuerschaltung SIC4 im Detail dargestellt ist,
ist eine Dekodierschaltung 4 zur Umsetzung der Bus-Signale
vorgesehen, wobei an Ausgangsklemmen der Dekodierschaltung
DEC4 Pulsweitenmodulatoren PWM41, PWM4n zur Ansteuerung der
Leistungstransistoren T41, T4n vorgesehen sind. Diese Leis
tungstransistoren T41, T4n sind zwischen einer Ausgangsklemme
LA4 für ein Versorgungspotential V1 und jeweils einer Aus
gangsklemme LA41, LA4n zum Anschließen einer Last L4 ver
schaltet. Die Dekodierschaltung DEC4 erhält über den Bus als
digitales Signal die Information, welcher der Leistungstran
sistoren T41, T4n anzusteuern ist. Des weiteren enthält das
digitale Signal ein Information, mit welcher Frequenz die
Leistungstransistoren T41, T4n die Schalter im Pulsweitenmo
dulations-Betrieb anzusteuern sind und welchen Duty-Cycle ein
Ausgangssignal AS41, AS4n der Pulsweitenmodulatoren PWM42,
PWM4n zur Ansteuerung der Leistungstransistoren T41, T4n auf
weist.
Bei dieser Ausführungsform der erfindungsgemäßen Schaltungs
anordnung kann die Anzahl der Leitungsverbindungen zwischen
der Ansteuerschaltung MC3 und den Schalteranordnungen SIC4,
SIC5, SIC6 reduziert werden, da sämtliche Daten zwischen der
Ansteuerschaltung MC3 und den Schalteranordnungen SIC4, SIC5,
SIC6 über das Bus-System ausgetauscht werden. Zwischen den
Pulsweitenmodulatoren PWM41, PWM4n in den Schalteranordnungen
SIC4 und den Gate-Anschlüssen der Leistungstransistoren T41,
T4n können, wie beispielsweise bei den Leistungstransistoren
gemäß Fig. 1 dargestellt ist, Treiberschaltungen zwischenge
schaltet werden, die aus Gründen der Übersichtlichkeit in
Fig. 6 nicht dargestellt sind. Vorzugsweise sind alle Leis
tungstransistoren T41, T4n einer Schalteranordnung SIC4 über
Pulsweitenmodulatoren PWM41, PWM4n ansteuerbar, wobei, wie
bereits erläutert wurde, die Leistungstransistoren über die
Pulsweitenmodulatoren PWM41, PWM4n bei einem Duty-Cycle von
100% permanent eingeschaltet und bei einem Duty-Cycle von 0%
permanent ausgeschaltet werden können. Die Dekodierschaltung
DEC4 nimmt dabei eine einfache Umsetzung der über den Bus zur
Verfügung stehenden Daten bezüglich der Ansteuerung der Leis
tungstransistoren vor. Über die Ausgangsklemme SO4 kann der
Ansteuerschaltung MC3 der jeweilige Status der Leistungstran
sistoren T41, T4n mitgeteilt werden.
Bei der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 6
ist der Rechenaufwand in der Ansteuerschaltung MC3 gegenüber
bekannten derartigen Schaltungsanordnungen reduziert, wenn
eine pulweitenmodulierte Ansteuerung der Leistungstransisto
ren erfolgen soll. In diesem Fall wird den Schalteranordnun
gen SIC4, SIC5, SIC6 über den Bus lediglich mitgeteilt, mit
welcher Frequenz und bei welchem Duty-Cycle der jeweilige
Leistungstransistor T41, T4n angesteuert werden soll. Hierzu
ist lediglich ein Signalisierungsvorgang zwischen der Ansteu
erschaltung MC3 und den Schalteranordnungen SIC4, SIC5, SIC6
erforderlich, wobei der jeweilige Leistungstransistor T41,
T4n solange angesteuert wird, bis von der Ansteuerschaltung
MC3 ein anderes Signal für den jeweiligen Leistungstransistor
T41, T4n übersendet wird. Die Pulsweitenmodulatoren PWM41,
PWM4n können dem in Fig. 3 dargestellten Pulsweitenmodulator
PWM entsprechen, wobei beliebige weitere Pulsweitenmodulato
ren einsetzbar sind, deren Frequenz und/oder deren Duty-Cycle
einstellbar ist.
Fig. 7 zeigt ein weiteres Ausführungsbeispiel einer erfin
dungsgemäßen Schaltungsanordnung, bei welchem neben einer An
steuerschaltung MC4 eine Spannungsmessanordnung SMA, der ein
Pulsweitenmodulator PWM nachgeschaltet ist, zur Ansteuerung
eines Leistungstransistors T einer Schalteranordnung S vorge
sehen ist. Ein Ausgangssignal AS1 des Pulsweitenmodulators
PWM und ein Ausgangssignal AS2 der Ansteuerschaltung MC4 sind
einem Und-Glied UND zugeführt, wobei ein Ausgangssignal des
Und-Glieds einem Eingang IN der Schalteranordnung S zur An
steuerung des Leistungstransistors T zugeführt ist. In der
Schalteranordnung S ist eine Treiberschaltung DR vorgesehen,
welche Pegel des Ansteuersignals AS in geeignete Ansteuerpe
gel des Leistungstransistors T umsetzt. Die Drain-Source-
Strecke des Leistungstransistors T ist zwischen eine An
schlussklemme LA1 für ein Versorgungspotential V1 und eine
Anschlussklemme LA2 zum Anschließen der Last L in der Schal
teranordnung S verschaltet.
Dem Pulsweitenmodulator PWM ist an einer Eingangsklemme EF
von der Spannungsmessanordnung SMA ein Frequenzsignal und an
einer weiteren Eingangsklemme ED von der Spannungsmessanord
nung SMA ein Duty-Cycle-Signal DS zugeführt. Am Ausgang des
Pulsweitenmodulators PWM liegt ein von dem Frequenzsignal FS
und dem Duty-Cycle-Signal DS abhängiges pulsweitenmoduliertes
Ausgangssignal AS1 an. Die Frequenz und/oder der Duty-Cycle
des Ausgangssignals AS1 sind von der Versorgungsspannung V1
abhängig, um die Leistungsaufnahme der Last L bei steigender
Versorgungsspannung V1 steuern zu können. Befindet sich das
Ansteuersignal AS2 der Ansteuerschaltung MC4 auf einem High-
Pegel, so gelangt das pulsweitenmodulierte Signal AS1 als An
steuersignal AS an den Eingang TN der Schalteranordnung S und
der Leistungstransistor wird nach Maßgabe des pulsweitenmodu
lierten Signals AS1 angesteuert. Das pulsweitenmodulierte
Signal AS1 kann sich abhängig von dem Versorgungspotential V1
permanent auf einem High-Pegel befinden, der Duty-Cycle ist
dann 100%. In diesem Fall wird der Leistungstransistor T ausschließlich
nach Maßgabe des Ansteuersignals AS4 der Ansteu
erschaltung MC4 angesteuert.
Bei der erfindungsgemäßen Schaltungsanordnung, welche außer
halb der vorzugsweise als Mikrocontroller ausgebildeten An
steuerschaltung MC4 eine Spannungsmessanordnung und einen
Pulsweitenmodulator aufweist, ist keine Erfassung der Versor
gungsspannung V1 in der Ansteuerschaltung MC4 erforderlich.
Der Rechenaufwand in der Ansteuerschaltung MC4 kann dadurch
reduziert werden und eine Ansteuerschaltung MC4 kann dadurch
eine Vielzahl von Schalteranordnungen S ansteuern, wobei aus
Gründen der Übersichtlichkeit in Fig. 7 lediglich eine Schal
teranordnung S dargestellt ist. Bei Ansteuerung einer Viel
zahl von Schalteranordnungen können für die unterschiedlichen
Schalteranordnungen jeweils gesonderte pulsweitenmodulierte
Signale abhängig von der Versorgungsspannung V1 erzeugt wer
den, oder es kann ein erzeugtes pulsweitenmoduliertes Signal
für mehrere Schalteranordnungen zur Steuerung der Leistungs
aufnahme der jeweils an die Schalteranordnungen angeschlosse
nen Lasten verwendet werden.
AD1, AD2 Ausgangsklemmen für ein Duty-Cycle-Signal
AF1, AF2 Ausgangsklemmen für ein Frequenzsignal
AF3, AD3 Ausgangsklemmen der Ansteuerschaltung
AP1, AP2 Ausgangsklemmen der Pulsweitenmodulatoren
AS1, AS2 Ansteuersignale
AS41, AS4n Ansteuersignale
AST Ausgangssignal
CLK Taktausgang
CLK1, CLK2, CLK3 Takteingangsklemmen
CLK4, CLK5, CLK6 Takteingänge
CS1, CS2, Chip-Select-Ausgänge
CSI1, CS2, CSI3 Chip-Select-Eingänge
CSI4, CSI5, CSI6 Chip-Select-Eingänge
DEC3 Dekodier- und Ansteuerschaltung
DEC4 Dekodierschaltung
DR1, DR2, DR3 Treiberschaltungen
DS Duty-Cycle-Signal
DSI1, DSI2 Eingangsklemmen für ein Duty-Cycle-Signal
DS0 Ausgangsklemme für ein Duty-Cycle-Signal
DS1, DS2 Duty-Cycle-Signal
DS3 Duty-Cycle-Signal
ED Eingangsklemme für ein Duty-Cycle-Signal
ED1, ED2 Eingangsklemmen für ein Duty-Cycle-Signal
EF Eingangsklemmen für ein Frequenzsignal
EF1, EF2 Eingangsklemmen für ein Frequenzsignal
FS Frequenzsignal
FS3 Frequenzsignal
FSI1, FSI2 Eingangsklemmen für ein Frequenzsignal
FS0 Ausgangsklemme für ein Frequenzsignal
FS1, FS2 Frequenzsignal
GND Bezugspotential
IN1, IN2 Ansteuerklemmen der Schalteranordnungen
IP1, IP2, Stromquellen
LA11, LA21, LA12, LA22 Anschlussklemmen der Schalteranordnungen
LA3, LA31, LA32, LA3n Anschlussklemmen
LA41, LA4n Anschlussklemmen
L1, L2, L3 Lasten
L3 Last
L4 Last
MC1 Ansteuerschaltung
MC1' Ansteuerschaltung
MC4 Ansteuerschaltung
PWM Pulsweitenmodulator
PWM1, PWM2 Pulsweitenmodulatoren
PWM1', PWM2' Pulsweitenmodulatoren
PWM41, PWM4n Pulsweitenmodulatoren
SI1, SI2, SI3 Eingangsklemmen
SIC1, SIC2, SI4, SI5, SI6 Eingangsklemmen
SIC3, Schalteranordnungen
SIC4, SIC5, SIC6 Schalteranordnungen
SMA Spannungsmessanordnung
SO1, SO2, SO3 Ausgangsklemmen
SO4, SO5, SO6 Ausgangsklemmen
Son, Soff Schaltschwellen
ST1, ST2 Schmitt-Trigger
S1, S2; S3 Schalteranordnungen
TP Kondensator
TP1, TP2 Transistoren
T1, T2, T3 Leistungstransistoren
T31, T32, T3n Leistungstransistoren
T41, T4n Leistungstransistoren
t1, t2 Periodendauern
Ucp Kondensatorspannung
UND Und-Glied
V1 erstes Versorgungspotential
V2 zweites Versorgungspotential
AF1, AF2 Ausgangsklemmen für ein Frequenzsignal
AF3, AD3 Ausgangsklemmen der Ansteuerschaltung
AP1, AP2 Ausgangsklemmen der Pulsweitenmodulatoren
AS1, AS2 Ansteuersignale
AS41, AS4n Ansteuersignale
AST Ausgangssignal
CLK Taktausgang
CLK1, CLK2, CLK3 Takteingangsklemmen
CLK4, CLK5, CLK6 Takteingänge
CS1, CS2, Chip-Select-Ausgänge
CSI1, CS2, CSI3 Chip-Select-Eingänge
CSI4, CSI5, CSI6 Chip-Select-Eingänge
DEC3 Dekodier- und Ansteuerschaltung
DEC4 Dekodierschaltung
DR1, DR2, DR3 Treiberschaltungen
DS Duty-Cycle-Signal
DSI1, DSI2 Eingangsklemmen für ein Duty-Cycle-Signal
DS0 Ausgangsklemme für ein Duty-Cycle-Signal
DS1, DS2 Duty-Cycle-Signal
DS3 Duty-Cycle-Signal
ED Eingangsklemme für ein Duty-Cycle-Signal
ED1, ED2 Eingangsklemmen für ein Duty-Cycle-Signal
EF Eingangsklemmen für ein Frequenzsignal
EF1, EF2 Eingangsklemmen für ein Frequenzsignal
FS Frequenzsignal
FS3 Frequenzsignal
FSI1, FSI2 Eingangsklemmen für ein Frequenzsignal
FS0 Ausgangsklemme für ein Frequenzsignal
FS1, FS2 Frequenzsignal
GND Bezugspotential
IN1, IN2 Ansteuerklemmen der Schalteranordnungen
IP1, IP2, Stromquellen
LA11, LA21, LA12, LA22 Anschlussklemmen der Schalteranordnungen
LA3, LA31, LA32, LA3n Anschlussklemmen
LA41, LA4n Anschlussklemmen
L1, L2, L3 Lasten
L3 Last
L4 Last
MC1 Ansteuerschaltung
MC1' Ansteuerschaltung
MC4 Ansteuerschaltung
PWM Pulsweitenmodulator
PWM1, PWM2 Pulsweitenmodulatoren
PWM1', PWM2' Pulsweitenmodulatoren
PWM41, PWM4n Pulsweitenmodulatoren
SI1, SI2, SI3 Eingangsklemmen
SIC1, SIC2, SI4, SI5, SI6 Eingangsklemmen
SIC3, Schalteranordnungen
SIC4, SIC5, SIC6 Schalteranordnungen
SMA Spannungsmessanordnung
SO1, SO2, SO3 Ausgangsklemmen
SO4, SO5, SO6 Ausgangsklemmen
Son, Soff Schaltschwellen
ST1, ST2 Schmitt-Trigger
S1, S2; S3 Schalteranordnungen
TP Kondensator
TP1, TP2 Transistoren
T1, T2, T3 Leistungstransistoren
T31, T32, T3n Leistungstransistoren
T41, T4n Leistungstransistoren
t1, t2 Periodendauern
Ucp Kondensatorspannung
UND Und-Glied
V1 erstes Versorgungspotential
V2 zweites Versorgungspotential
Claims (8)
1. Schaltungsanordnung zum Schalten einer Last, die folgende
Merkmale aufweist:
wenigstens zwei Schalteranordnungen (S1, S2; SIC1, SIC2, SIC3; SIC4, SIC5, SIC6; S) mit Anschlussklemmen (LA11, LA12, LA21, LA22; LA31, LA32; LA41, LA4n; LA1, LA2) zum Anschließen der Last (L1, L2; L3; L4; L) und mit wenigstens einer Ansteu erklemme (IN1, IN2; SI1, SI2, SI3; SI4, SI5, SI6; IN) (AS1, AS2; AS3), wobei die Schalteranordnung (S1, S2; SIC1, SIC2, SIC3; SIC4, SIC5, SIC6; S) wenigstens einen Halbleiterschal ter (T1, T2; T31, T32; T41, T4n, T) aufweist, der nach Maßga be eins Ansteuersignals (AS1, AS2; AS3) angesteuert ist;
wenigstens eine Pulsweitenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) mit einer Ausgangsklemme (AP1, AP2; AP3; AP) zur Bereitstellung eines Ansteuersignals (AS1, AS2; AS3; AS) für den wenigstens einen Schalter (T1, T2; T31, T32; T41, T4n, T) nach Maßgabe eines Frequenzsignals (FS1, FS2; FS3; FS41, FS4n; FS) und eines Duty-Cycle-Signals (DS1, DS2; DS3; DS41, DS4n; DS);
eine Ansteuerschaltung (MC1; MC2; MC3; SMA), die das Fre quenzsignals (FS1, F52; FS3; FS41, FS4n; FS) und das Duty- Cycle-Signal (DS1, DS2; DS3; DS41, DS4n; DS) für die Pulswei tenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) bereitstellt.
wenigstens zwei Schalteranordnungen (S1, S2; SIC1, SIC2, SIC3; SIC4, SIC5, SIC6; S) mit Anschlussklemmen (LA11, LA12, LA21, LA22; LA31, LA32; LA41, LA4n; LA1, LA2) zum Anschließen der Last (L1, L2; L3; L4; L) und mit wenigstens einer Ansteu erklemme (IN1, IN2; SI1, SI2, SI3; SI4, SI5, SI6; IN) (AS1, AS2; AS3), wobei die Schalteranordnung (S1, S2; SIC1, SIC2, SIC3; SIC4, SIC5, SIC6; S) wenigstens einen Halbleiterschal ter (T1, T2; T31, T32; T41, T4n, T) aufweist, der nach Maßga be eins Ansteuersignals (AS1, AS2; AS3) angesteuert ist;
wenigstens eine Pulsweitenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) mit einer Ausgangsklemme (AP1, AP2; AP3; AP) zur Bereitstellung eines Ansteuersignals (AS1, AS2; AS3; AS) für den wenigstens einen Schalter (T1, T2; T31, T32; T41, T4n, T) nach Maßgabe eines Frequenzsignals (FS1, FS2; FS3; FS41, FS4n; FS) und eines Duty-Cycle-Signals (DS1, DS2; DS3; DS41, DS4n; DS);
eine Ansteuerschaltung (MC1; MC2; MC3; SMA), die das Fre quenzsignals (FS1, F52; FS3; FS41, FS4n; FS) und das Duty- Cycle-Signal (DS1, DS2; DS3; DS41, DS4n; DS) für die Pulswei tenmodulator-Anordnung (PWM1, PWM2; PWM3; PWM41, PWM4n; PWM) bereitstellt.
2. Schaltungsanordnung nach Anspruch 1, bei der die wenigs
tens eine Pulsweitenmodulator-Anordnung (PWM1, PWM2; PWM3)
eine erste Eingangsklemme (EF1, EF2; EF3) aufweist, die zur
Zuführung des Frequenzsignals (FS1, FS2; FS3) an eine erste
Ausgangsklemme (AF1, AF2; AF3) der Ansteuerschaltung (MC1;
MC2) angeschlossen ist, und bei der die wenigstens eine Puls
weitenmodulator-Anordnung (PWM1, PWM2; PWM3) eine zweite Ein
gangsklemme (ED1, ED2; ED3) aufweist, die zur Zuführung des
Duty-Cycle-Signals (DS1, DS2; DS3) an eine zweite Ausgangs
klemme (AD1, AD2; AD3) der Ansteuerschaltung (MC1; MC2) ange
schlossen ist.
3. Schaltungsanordnung nach Anspruch 1, bei der die Ansteuer
schaltung (MC2; MC3) über ein Bus-System an Anschlussklemmen
(SO1, SI1, CLK1, CSI1, . . ., SO6, SI6, CLK6, CSI6) der Schalter
anordnungen angeschlossen sind.
4. Schaltungsanordnung nach Anspruch 1, bei der die Ansteuer
schaltung (MC1') über ein Bus-System an Anschlussklemmen
(FS0, DS0) der Pulsweitenmodulator-Anordnung (PWM1', PWM2')
angeschlossen sind.
5. Schaltungsanordnung nach Anspruch 3, bei der eine Aus
gangsklemme (AP3) der Pulsweitenmodulator-Anordnung (PWM3) an
eine Eingangsklemme für ein getaktetes Signal der wenigstens
einen Schalteranordnung (SIC3) angeschlossen ist.
6. Schaltungsanordnung nach Anspruch 3, bei der eine Deko
diereinrichtung (DEC4) an das Bus-System angeschlossen ist,
wobei Ausgangsklemmen der Dekodiereinrichtung (DEC4) an die
wenigstens eine Pulsweitenmodulator-Einheit (PWM41, PWM42)
zur Zuführung des Frequenzsignals (FS41, FS4n) und des Duty-
Cycle-Signals (DS41, DS4n) angeschlossen ist.
7. Schaltungsanordnung nach einem der vorangehenden Ansprü
che, bei der die Schalteranordnung (SIC3; SIC4) wenigstens
zwei Schalter (T31, T32, T3n; T41, T4n) aufweist, wobei die
Schalteranordnung für jeden der Schalter eine Ansteuerklemme
aufweist.
8. Schaltungsanordnung nach einem der vorangehenden Ansprü
che, bei der die Ansteuerschaltung (SMA) eine Spannungsmess
einrichtung ist, die an eine Versorgungsspannung (V1) der
Last (L) angeschlossen ist, wobei das Frequenzsignal (FS)
und/oder das Duty-Cycle-Signal (DS) von der Versorgungsspan
nung (V1) abhängig ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10048593A DE10048593B4 (de) | 2000-09-30 | 2000-09-30 | Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10048593A DE10048593B4 (de) | 2000-09-30 | 2000-09-30 | Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10048593A1 true DE10048593A1 (de) | 2002-04-18 |
DE10048593B4 DE10048593B4 (de) | 2009-07-16 |
Family
ID=7658293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10048593A Expired - Lifetime DE10048593B4 (de) | 2000-09-30 | 2000-09-30 | Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10048593B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7141896B2 (en) | 2002-06-26 | 2006-11-28 | Koninklijke Philips Electronics N.V. | Pulse width modulation signal generator |
DE102015120658A1 (de) * | 2015-11-27 | 2017-06-01 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Vorrichtung zum Steuern eines elektrischen oder elektronischen Schaltelements |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0349732A1 (de) * | 1988-07-07 | 1990-01-10 | TELEFUNKEN Sendertechnik GmbH | Leistungsverstärker |
DE19709768C1 (de) * | 1997-03-10 | 1998-09-03 | Siemens Ag | Ansteuereinrichtung für eine Schaltendstufe |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4300981A1 (de) * | 1993-01-15 | 1994-07-21 | Siemens Ag | Ansteuereinrichtung |
-
2000
- 2000-09-30 DE DE10048593A patent/DE10048593B4/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0349732A1 (de) * | 1988-07-07 | 1990-01-10 | TELEFUNKEN Sendertechnik GmbH | Leistungsverstärker |
DE19709768C1 (de) * | 1997-03-10 | 1998-09-03 | Siemens Ag | Ansteuereinrichtung für eine Schaltendstufe |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7141896B2 (en) | 2002-06-26 | 2006-11-28 | Koninklijke Philips Electronics N.V. | Pulse width modulation signal generator |
DE102015120658A1 (de) * | 2015-11-27 | 2017-06-01 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Vorrichtung zum Steuern eines elektrischen oder elektronischen Schaltelements |
US10298218B2 (en) | 2015-11-27 | 2019-05-21 | Phoenix Contact Gmbh & Co. Kg | Method and device for controlling an electrical or electronic switching element |
Also Published As
Publication number | Publication date |
---|---|
DE10048593B4 (de) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012025769B3 (de) | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente | |
EP0512161B1 (de) | Schalteinrichtung, insbesondere zur Verwendung in Kraftfahrzeugen | |
DE10336512B4 (de) | Ansteuerungsvorrichtung für eine PWM-Steuerung von zwei induktiven Lasten mit reduzierter Erzeugung von elektrischen Störungen | |
DE102005063548B3 (de) | Elektrische Servolenkvorrichtung | |
DE102009001029B4 (de) | Ansteuerung für rückwärtsleitfähigen IGBT | |
DE10306809A1 (de) | Betrieb einer Halbbrücke, insbesondere einer Feldeffekttransistor-Halbbrücke | |
DE19519180A1 (de) | Wechselrichter für Elektrolumineszenzlampen | |
DE102014108576B4 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
DE102013218228A1 (de) | Gleichspannungswandler | |
DE3629612C2 (de) | Treiberschaltung für MOS-Leistungstransistoren in Gegentaktstufen | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2837855C2 (de) | Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen | |
DE10357293B4 (de) | Lampensteuervorrichtung und Verfahren zum Betrieb einer Lampensteuervorrichtung | |
DE10213254A1 (de) | Lastbetriebssystem und Verfahren dazu | |
DE10114942A1 (de) | Lineares Pulsbreitenmodulationssystem | |
DE10048593A1 (de) | Schaltungsanordnung mit einem Pulsweitenmodulator zur Ansteuerung einer Last | |
DE102006060828A1 (de) | Umrichter mit einer Verzögerungsschaltung für PWM-Signale | |
EP0219074A2 (de) | Zweidraht-Schalter mit einem Leistungstransistor | |
DE102012206326A1 (de) | Leistungsschalteranordnung | |
DE102006038541A1 (de) | Halbleiterbauelementanordnung mit komplementären Leistungsbauelementen | |
DE10393795T5 (de) | Impulserzeugungsschaltung und Abtastschaltung | |
EP3590770B1 (de) | Vorrichtung zum ansteuern eines elektrischen verbrauchers in einem fahrzeug-bordnetz und bordnetz eines fahrzeugs | |
DE10226793A1 (de) | Spannungsversorgungsschaltung für KFZ-Lampen | |
DE102013103186B4 (de) | Lastantriebs-Schaltkreisvorrichtung | |
WO2019063308A1 (de) | Optimierte kaskodenhalbbrücke |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition |