DE10044540C1 - Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat - Google Patents

Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat

Info

Publication number
DE10044540C1
DE10044540C1 DE2000144540 DE10044540A DE10044540C1 DE 10044540 C1 DE10044540 C1 DE 10044540C1 DE 2000144540 DE2000144540 DE 2000144540 DE 10044540 A DE10044540 A DE 10044540A DE 10044540 C1 DE10044540 C1 DE 10044540C1
Authority
DE
Germany
Prior art keywords
substrate
holes
coating
layer
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000144540
Other languages
English (en)
Inventor
Frank Arndt
Christian Fricke
Ursus Krueger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2000144540 priority Critical patent/DE10044540C1/de
Priority to PCT/DE2001/003469 priority patent/WO2002021591A1/de
Application granted granted Critical
Publication of DE10044540C1 publication Critical patent/DE10044540C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem an seinen Oberflächen elektrisch nichtleitenden Substrat unter Sicherstellen einer elektrischen Isolation zwischen den Seiten des Substrates. DOLLAR A Um ein solches Verfahren kostengünstig durchführen zu können, wird das Substrat (1) auf seiner einen Seite (5) mit einer Abdeckschicht (6) derart überzogen, dass die Wandung (9) der Durchgangslöcher (2, 3, 4) an ihrer, dieser einen Seite (5) des Substrates (1) zugewandten Endbereich (8) umlaufend mit abgedeckt ist. Das Substrat (1) wird anschließend mit einem elektrisch leitenden Material beschichtet und danach die Abdeckschicht (6) entfernt.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durch­ gangslöchern in einem an seinen Oberflächen elektrisch nicht­ leitenden Substrat unter Sicherstellen einer elektrischen I­ solation zwischen den Seiten des Substrats.
Zur Durchführung eines solchen Verfahrens bietet es sich an, zunächst das Substrat nach dem Einbringen der Durchgangs­ löcher vollständig zu metallisieren, also es auch im Bereich der Durchgangslöcher mit einer Metallschicht zu versehen, und danach durch lokales Entfernen der Metallbeschichtung beispielsweise an einem Endbereich der Wandungen der Durch­ gangslöcher eine Isolation zwischen den beiden Seiten des Substrates sicherzustellen. Ferner bietet es sich an, in die Durchgangslöcher Stifte teilweise einzuführen und diese als Schattenmasken bei der Metallisierung der Durchgangslöcher des Substrates zu benutzen. Dort, wo die Stifte an der Wan­ dung der Durchgangslöcher anliegen, erfolgt dann kein Auftrag von Metall, so dass eine Isolation zwischen den beiden Seiten des Substrates erreicht ist. Auch mit auf die Durchgangslö­ cher aufgelegten Kugeln lassen sich Schattenmasken für die Metallisierung gewinnen.
Gemäß JP 07154072 A ist ein Verfahren offenbart, bei dem ein mit Durchgangslöchern versehenes Substrat auf seiner einen Seite mit einer Abdeckschicht überzogen wird. Das Substrat wird anschließend mit einem elektrisch leitenden Material be­ schichtet und zwar von der der Abdeckschicht abgewandten Seite, so dass sich auf dem die Durchgangslöcher überspannen­ den Teil der Abdeckschicht auch eine Schicht des elektrisch leitenden Materials bildet. Anschließend wird die Abdeck­ schicht entfernt, wobei der die Durchgangslöcher überspannen­ de Film des elektrisch leitenden Materials nicht beschädigt wird. Dadurch werden die Durchgangslöcher auf der einen Seite des Substrates durch das elektrisch leitende Material ver­ schlossen.
Weiterhin ist gemäß JP 07212014 A ein Verfahren offenbart, bei dem ein mit Durchgangslöchern versehenes Substrat auf seiner einen Seite mit einer Abdeckschicht überzogen wird. Anschlie­ ßend wird der Teil der Abdeckschicht, welcher die Durchgangs­ löcher überdeckt, z. B. durch pneumatische Druckeinwirkung entfernt. Dieses Verfahren eignet sich zur Abdeckung einer der Seiten des mit Durchgangslöchern versehenen Substrates.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem an seinen Oberflächen elekt­ risch nicht leitenden Substrat vorzuschlagen, mit dem sich auf vergleichsweise einfacher Weise eine elektrische Isola­ tion zwischen den beiden Seiten des Substrates sicherstellen lässt.
Zur Lösung dieser Aufgabe wird bei einem Verfahren der ein­ gangs angegebenen Art das Substrat auf seiner einen Seite mit einer Abdeckschicht derart überzogen, dass die Wandung der Durchgangslöcher an ihrem dieser einen Seite des Substrates zugewandten Endbereich umlaufend mitabgedeckt ist; anschließend wird das Substrat mit einem elektrisch lei­ tenden Material beschichtet und danach die Abdeckschicht entfernt.
Der wesentliche Vorteil des erfindungsgemäßen Verfahrens be­ steht darin, dass sich alle Durchgangslöcher eines Substra­ tes, z. B. eines Kunststoff-Substrates oder eines Halbleiter- Substrates mit elektrisch nichtleitenden Oberflächen, in ei­ nem Arbeitsgang durch das Aufbringen einer Abdeckschicht, anschließendes Metallisieren und Entfernen der Abdeckschicht hinsichtlich der Metallisierung an ihren Wandungen in einem Arbeitsprozess einfach derart herstellen lassen, dass eine elektrische Isolation zwischen den beiden Seiten des Substra­ tes gegeben ist.
Bei dem erfindungsgemäßen Verfahren kann die Abdeckschicht unter Verwendung unterschiedlicher Materialien und auf unter­ schiedliche Weise auf das Substrat aufgebracht werden. Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Ver­ fahrens wird die Abdeckschicht als eine Folie auf das Sub­ strat aufgebracht, indem die Folie über das Substrat auf des­ sen einer Seite gespannt und durch pneumatische Druckeinwir­ kung in den Endbereich der Wandungen gezogen wird. Die Druck­ einwirkung kann dabei sowohl durch Überdruck von der Folien­ seite des Substrates her als auch durch Erzeugung eines Unterdrucks auf der von der Folie abgewandten Seite des Sub­ strates erzielt werden. Ein besonderer Vorteil dieser Ausfüh­ rungsform des erfindungsgemäßen Verfahrens besteht darin, dass sich die Abdeckschicht in einfacher Weise entfernen lässt, weil dazu lediglich die Folie von dem Substrat abge­ zogen werden muss.
Bei einer anderen vorteilhaften Ausführungsform des erfin­ dungsgemäßen Verfahrens wird die Abdeckschicht als eine wei­ che Masse auf das Substrat aufgebracht, indem die weiche Masse über die eine Seite des Substrats unter Eindrücken in den der einen Seite zugewandten Endbereich der Wandungen auf­ getragen wird.
Als weiche Masse können bei dieser Ausführungsform des erfin­ dungsgemäßen Verfahrens vorteilhafter Weise Wachs oder ein Fotolack verwendet werden, die in der Regel ohne weiteres zur Verfügung gestellt werden können und preiswerte Materialien darstellen.
Das erfindungsgemäße Verfahren lässt sich ferner in der Weise vorteilhaft durchführen, dass als Abdeckschicht eine Sili­ zium-Epitaxie-Schicht oder eine Schicht aus BESOI(Back Etch Silicon on Insulator)-Material auf die eine Seite des Sub­ strats unter Abdeckung der Durchgangslöcher aufgebracht wird und die Abdeckschicht nach der Beschichtung des Substrats mit der leitenden Schicht im der einen Seite zugewandten Endbe­ reich der Wandungen der Durchgangslöcher weggeätzt und die dabei an den Durchgangslöchern entstehenden Metallfolienteile durch pneumatische Druckeinwirkung herausgelöst werden.
Zur weiteren Erläuterung der Erfindung ist in
Fig. 1 ein mit einer Folie als Abdeckschicht hergestelltes Substrat mit elektrisch leitend beschichteten Durchgangslö­ chern gemäß einer ersten Variante des erfindungsgemäßen Ver­ fahrens, in
Fig. 2 ein fertiges Substrat gemäß dem Verfahren nach Fig. 1, in
Fig. 3 ein weiteres Ausführungsbeispiel eines Substrates mit elektrisch leitend beschichteten Durchgangslöchern unter Verwendung einer weichen Masse, in
Fig. 4 ein zusätzliches Ausführungsbeispiel eines Substrates mit unter Verwendung einer Silizium-Epitaxie-Schicht herge­ stellten elektrisch leitenden Beschichtungen in seinen Durch­ gangslöchern und in
Fig. 5 ein nach dem Verfahren gemäß Fig. 4 hergestelltes Substrat dargestellt.
Die Fig. 1 zeigt einen Ausschnitt aus einem Kunststoff- oder Halbleiter-Substrat mit elektrisch nichtleitenden Oberflä­ chen, das mit Durchgangslöchern 2, 3, und 4 versehen ist. Auf das Halbleiter-Substrat 1 ist auf seiner einen in der Fig. 1 oberen Seite 5 in einem weiteren Verfahrensschritt eine Folie 6 in Form einer Kunststoff-Folie aufgebracht, indem - was in der Fig. 1 nicht zu erkennen ist - die Folie 6 zunächst glatt über die Seite 5 des Halbleiter-Substrates 1 gespannt worden ist und danach unter Ausübung eines Druckes P in. Rich­ tung des Pfeiles 7 soweit in die Durchgangslöcher 2 bis 4 eingedrückt ist, dass jeweils ein Endbereich 8 der Wandungen 9 der Durchgangslöcher 2 bis 4 von der Folie 6 bedeckt ist.
Anschließend wird eine Beschichtung mit einem elektrisch lei­ tenden Material, vorzugsweise eine Metallisierung, des soweit vorbereiteten Halbleiter-Substrates 1 vorgenommen, wobei sich nicht nur auf der von der Abdeckfolie 6 abgewandten, in der Figur unteren Seite 10 des Halbleiter-Substrates 1 eine Me­ tallschicht bildet, sondern auch im Innern der Durchgangslö­ cher 2 bis 4 an deren Wandungen 9 elektrisch leitende Schich­ ten 11 entstehen.
Über diese Schichten 11 soll keine elektrische Verbindung zwischen der Seite 5 und der Seite 10 des Halbleiter-Substra­ tes 1 bestehen, weshalb die Folie 6 vorgesehen ist, die dafür sorgt, dass die Schichten 11 nicht bis zur oberen Seite 5 reichen, sondern vorher aufhören.
Wird anschließend die Folie 6 von dem Halbleiter-Substrat 1 abgezogen, dann ergibt sich ein Halbleiter-Substrat, wie es in der Fig. 2 dargestellt ist, in der mit der Fig. 1 über­ einstimmende Teile mit denselben Bezugszeichen versehen sind.
Auch in der Fig. 3 sind Teile, die denen nach Fig. 1 ent­ sprechen, mit denselben Bezugszeichen versehen. Es ist zu er­ kennen, dass wiederum ein Halbleiter-Substrat 1 mit Durch­ gangslöchern 2, 3 und 4 versehen ist. Auf die in der Figur obere Seite 5 des Halbleiter-Substrates 1 ist hier eine Schicht 15 aus einer weichen Masse z. B. Wachs oder Fotolack, aufgebracht, wobei bei der Aufbringung darauf geachtet ist, dass sich die Masse dieser Schicht 15 etwas in die Durchgangslöchern 2 bis 4 unter Bildung von Auswölbungen 16 einstülpt. Durch die Auswölbungen 16 ist sichergestellt, dass die Wandungen 9 der Durchgangslöchern 2 bis 4 jeweils an ih­ rem in der Fig. 3 oberen Endbereich 8 von der Masse der Ab­ deckschicht 15 bedeckt sind. Anschließend ist das Halbleiter- Substrat 1 in nicht dargestellter Weise metallisiert, wodurch sich nicht nur auf der unteren Seite 10, sondern auch an den Wandungen der Durchgangslöchern 2 bis 4 elektrisch leitende Schichten 11 ergeben.
Anschießend wird beispielsweise auf chemischen Wege die Ab­ deckschicht 15 aus der weichen Masse entfernt, und es ent­ steht ein Halbleiter-Substrat 1, wie es in der Fig. 2 ge­ zeigt ist, mit den elektrisch leitenden Schichten 11 in den Durchgangslöchern 2 bis 4 die nicht bis zur oberen Seite 5 des Halbleiter-Substrates 1 reichen und somit eine Isolation zwischen den beiden Seiten 5 und 10 des Halbleiter-Substrates 1 sicherstellen.
Die Fig. 4 zeigt ein Halbleiter-Substrat 20, das auf seiner einen in der Figur oberen Seite 21 mit einer Silizium- Epitaxie-Abdeckschicht 22 oder mit einer Abdeckschicht aus einem BESOI-Material versehen ist. Diese Schicht 22 bedeckt zunächst die gesamte Seite 21 des Halbleiter-Substrates 20.
Nach diesem vorbereitenden Verfahrensschritt erfolgt die Me­ tallisierung des Halbleiter-Substrates 20, wodurch auf der in der Fig. 4 unteren, von der Abdeckschicht 22 abgewandten Seite 23 des Halbleiter-Substrates 20 eine metallische Be­ schichtung 24 und auch an den Wandungen 25 der Durchgangslö­ cher 26, 27 und 28 des Halbleiter-Substrates 20 elektrisch leitende Schichten 29 entstehen.
Nachdem das Halbleiter-Substrat 20 soweit hergestellt ist, werden die in der Flucht der Durchgangslöcher 26 bis 28 lie­ genden Bereiche 30, 31 und 32 der Abdeckschicht 22 weggeätzt. Es verbleibt dort dann jeweils nur noch der Teil 33 bis 35 der elektrisch leitenden Schicht 29 stehen, der sich in der Fig. 4 unterhalb dieser Bereiche 30 bis 32 befunden hat. Durch pneumatische Druckeinwirkung, beispielsweise durch Überdruck oder Unterdruck, werden diese Teile 33, 34 und 35 der elektrisch leitenden Schichten 29 herausgesprengt. Es entsteht dann als Endprodukt ein Halbleiter-Substrat 20, wie es in der Fig. 5 gezeigt ist.

Claims (5)

1. Verfahren zum Herstellen von elektrisch leitenden Schich­ ten auf der Wandung von Durchgangslöchern in einem an seinen Oberflächen elektrisch nichtleitenden Substrat unter Sicher­ stellen einer elektrischen Isolation zwischen den Seiten des Substrats,
dadurch gekennzeichnet, dass
das Substrat (1) auf seiner einen Seite (5) mit einer Ab­ deckschicht (6) derart überzogen wird, dass die Wandung (9) der Durchgangslöcher (2, 3, 4) an ihrem dieser einen Seite (5) des Substrats (1) zugewandten Endbereich (8) umlaufend mitabgedeckt ist,
das Substrat (1) mit einem elektrisch leitenden Material beschichtet wird und
die Abdeckschicht (6) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckschicht als eine Folie (6) auf das Substrat (1) aufgebracht wird, indem die Folie (6) über das Substrat (1) auf dessen einer Seite (5) gespannt und durch pneuma­ tische Druckeinwirkung in den dieser einen Seite (5) zu­ gewandten Endbereich (8) der Wandungen (2, 3, 4) gezogen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckschicht (15) als eine weiche Masse auf das Sub­ strat (1) aufgebracht wird, indem die weiche Masse über die eine Seite (5) des Substrats (1) unter Eindrücken in den der einen Seite (5) zugewandten Endbereich (8) der Wandungen (2, 3, 4) aufgetragen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als weiche Masse Wachs oder ein Fotolack verwendet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
als Abdeckschicht eine Silizium-Epitaxie-Schicht (22) oder eine Schicht aus BESOI-Material auf die eine Seite (5) des Substrats unter Abdeckung der Durchgangslöcher (25, 26, 27) aufgebracht wird
und die Abdeckschicht (22) nach der Beschichtung des Sub­ strats mit der leitenden Schicht im der einen Seite (5) zugewandten Endbereich der Wandungen (24) der Durch­ gangslöcher (25, 26, 27) weggeätzt und die dabei an den Durchgangslöchern (25, 26, 27) entstehenden Metallfolien­ teile (32, 33, 34) durch pneumatische Druckeinwirkung her­ ausgelöst werden.
DE2000144540 2000-09-05 2000-09-05 Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat Expired - Fee Related DE10044540C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000144540 DE10044540C1 (de) 2000-09-05 2000-09-05 Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat
PCT/DE2001/003469 WO2002021591A1 (de) 2000-09-05 2001-09-05 Verfahren zum herstellen von elektrisch leitenden schichten auf der wandung von durchgangslöchern in einem substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000144540 DE10044540C1 (de) 2000-09-05 2000-09-05 Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat

Publications (1)

Publication Number Publication Date
DE10044540C1 true DE10044540C1 (de) 2002-01-31

Family

ID=7655567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000144540 Expired - Fee Related DE10044540C1 (de) 2000-09-05 2000-09-05 Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat

Country Status (2)

Country Link
DE (1) DE10044540C1 (de)
WO (1) WO2002021591A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029194B4 (de) * 2007-06-22 2011-05-19 Dongbu Hitek Co., Ltd. Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045836B4 (de) * 2006-09-22 2015-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Durchkontaktierung zwischen zwei Oberflächen eines Halbleitersubstrats

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2637151A1 (fr) * 1988-09-29 1990-03-30 Commissariat Energie Atomique Procede de realisation de connexions electriques a travers un substrat
FR2654296B1 (fr) * 1989-11-03 1992-01-10 Horlogerie Photograph Fse Circuit imprime a deux faces, et procede pour sa fabrication.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 07154072 A. In: Pat.Abstr. of JP *
JP 07212014 A. In: Pat.Abstr. of JP *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029194B4 (de) * 2007-06-22 2011-05-19 Dongbu Hitek Co., Ltd. Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
US8053362B2 (en) 2007-06-22 2011-11-08 Dongbu Hitek Co., Ltd. Method of forming metal electrode of system in package

Also Published As

Publication number Publication date
WO2002021591A1 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
EP0842532B1 (de) Verfahren zum erzeugen einer abstandsschicht in einer struktur
DE2661099C2 (de)
DE1967363C2 (de)
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE4212503A1 (de) Halbleiterbaustein und verfahren zu seiner herstellung
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE10340848A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE10044540C1 (de) Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat
EP0028786B1 (de) Ionenimplantationsverfahren
DE10259728A1 (de) Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben
DE10111722A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE19846232A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE19935130C1 (de) Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
DE10213082A1 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102020115990B3 (de) Verfahren zum herstellen eines substrates
DE102004052141B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
WO2002095820A2 (de) Hohlraumstruktur in einer integrierten schaltung
DE19700854B4 (de) Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung
DE19628041A1 (de) Isolierschichtanordnung eines Halbleiterbauteils und Verfahren zur Herstellung derselben
DE10044541C1 (de) Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee