DE10008585A1 - Verfahren zum Aufbauen von Taktleitungsbäumen, die einen optimalen Takt-Laufzeitunterschied liefern - Google Patents

Verfahren zum Aufbauen von Taktleitungsbäumen, die einen optimalen Takt-Laufzeitunterschied liefern

Info

Publication number
DE10008585A1
DE10008585A1 DE10008585A DE10008585A DE10008585A1 DE 10008585 A1 DE10008585 A1 DE 10008585A1 DE 10008585 A DE10008585 A DE 10008585A DE 10008585 A DE10008585 A DE 10008585A DE 10008585 A1 DE10008585 A1 DE 10008585A1
Authority
DE
Germany
Prior art keywords
clock
signal input
clock line
clock signal
input terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10008585A
Other languages
English (en)
Inventor
Kenji Hirose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10008585A1 publication Critical patent/DE10008585A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Aufbauen von Taktleitungsbäumen in einer integrierten Schaltungsvorrichtung weist die folgenden Schritte auf: Ausbilden von drei Taktsignal-Eingangsanschlüssen (14, 15, 16) im funktionellen Block (11), Ausbilden von vier Taktsignal-Eingangsanschlüssen (17, 18, 19, 20) im funktionellen Block (12) und Ausbilden von einem Taktsignal-Eingangsanschluß (21) im funktionellen Block (13). Das Verfahren weist auch die folgenden Schritte auf: Aufbauen von Taktleitungsbäumen (22) im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen (14 bis 21) gekoppelt sind, innerhalb der funktionellen Blöcke (11, 12, 13); und Aufbauen eines obersten Taktleitungsbaums (23), der mit den Taktsignal-Eingangsanschlüssen (14 bis 21) gekoppelt ist. Die Taktleitungsbäume (22) im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen (14 bis 21) gekoppelt sind, haben dieselbe Struktur. Eine Anzahl der Taktsignal-Eingangsanschlüsse (14 bis 21) wird in Abhängigkeit von der Größenordnung der funktionellen Blöcke (11, 12, 13) bestimmt, wie beispielsweise der Anzahl von Flip-Flops, der Latches und ähnlichem in den funktionellen Blöcken (11, 12, 13).

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein ein Entwerfen integrierter Schaltungen mit einer Vielzahl von funktionellen Blöcken und insbesondere ein Verfahren zum Aufbauen von Taktleitungsbäumen, die einen optimalen Takt-Laufzeitunterschied in solchen integrierten Schaltungen liefern.
Hintergrund der Erfindung
In letzter Zeit wird mit einem Ansteigen des Integrationsgrads und der Betriebsge­ schwindigkeit von Halbleitersystemen ein Entwurf einer integrierten Schaltung, wie beispielsweise einer ASIC (anwenderspezifischen integrierten Schaltung), wobei von einem logischen Schaltungsentwurf zu einem Layout-Entwurf eine automati­ sche Verarbeitung durchgeführt wird, immer schwieriger, und zum Entwickeln einer solchen integrierten Schaltung ist eine beachtlich lange Zeit erforderlich. Daher wird dann, wenn eine solche integrierte Schaltungsvorrichtung entworfen wird, eine hierarchische Entwurfstechnik verwendet, wobei eine Vielzahl von Entwicklern ei­ nen Logikschaltungsentwurf und einen Layout-Entwurf für jeweilige funktionelle Blöcke durchführt und die funktionellen Blöcke kombiniert werden, um eine inte­ grierte Schaltungsvorrichtung zu bilden. Damit eine solche integrierte Schaltungs­ vorrichtung richtig funktioniert, ist es auch nötig, daß Tatsignale mit einem minima­ len Takt-Laufzeitunterschied zu diesen funktionellen Blöcken zugeführt werden. Daher ist ein Aufbauen von Taktleitungsbäumen zum Zuführen von Taktsignalen in einer solchen integrierten Schaltungsvorrichtung auch ein Hauptanliegen.
Nun werden unter Bezugnahme auf die Zeichnungen herkömmliche Verfahren zum Aufbauen von Taktleitungsbäumen beschrieben.
Fig. 6 und Fig. 7 sind Darstellungen, die zum Erklären eines ersten herkömmlichen Verfahrens zum Aufbauen von Taktleitungsbäumen verwendet werden. In Fig. 6 bezeichnet ein Bezugszeichen 101 eine integrierte Schaltungsvorrichtung, in wel­ cher Taktleitungsbäume aufzubauen sind. Die integrierte Schaltungsvorrichtung 101 hat eine Vielzahl von funktionellen Blöcken 111, 112 und 113, von welchen jeder verschiedene Schaltungskomponenten enthält, wie beispielsweise Flip-Flops, Latches und ähnliches.
Beim herkömmlichen Verfahren werden Taktleitungsbäume durch die folgenden Schritte aufgebaut oder entworfen: Ausbilden eines jeweiligen Taktsignal- Eingangsanschlusses 114, 115 oder 116 in jedem funktionellen Block 111, 112 oder 113; Aufbauen eines Taktleitungsbaums 117 "im Block" oder "in einer Hierar­ chie", welcher Baum mit den Taktsignal-Eingangsanschlüssen 114 bis 116 inner­ halb der funktionellen Blöcke 111, 112 und 113 gekoppelt ist; und Aufbauen eines obersten Taktleitungsbaums 118, der mit den Taktsignal-Eingangsanschlüssen 114 bis 116 gekoppelt ist und der die höchste Hierarchie in bezug auf die funktionellen Blöcke 111, 112 und 113 hat.
Der oberste Taktleitungsbaum 118 weist einen Wegtreiber 119 auf, einen Takttrei­ ber 120, der mit dem Wegtreiber 119 in Reihe oder in Tandemform gekoppelt ist, und zwei parallele Takttreiber 121 und 122, die mit dem Takttreiber 120 gekoppelt sind. Das bedeutet, daß die Eingangsanschlüsse der zwei Takttreiber 121 und 122 beide mit einem Ausgangsanschluß des Takttreibers 120 gekoppelt sind. Ein Aus­ gangsanschluß des Takttreibers 121 ist mit den Taktsignal-Eingangsanschlüssen 114 und 115 gekoppelt. Ein Ausgangsanschluß des Takttreibers 122 ist mit dem Taktsignal-Eingangsanschluß 116 gekoppelt.
Wie es in Fig. 7 gezeigt ist, weist der Taktleitungsbaum 117 im Block Taktleitungs­ bäume 117a, 117b und 117c im Block auf, die jeweils mit den Taktsignal- Eingangsanschlüssen 114, 115 und 116 gekoppelt sind. Der Taktleitungsbaum 117a im Block, der mit dem Taktsignal-Eingangsanschluß 114 gekoppelt ist, weist einen Wegtreiber 123 auf, und zwei parallele Takttreiber 124 und 125, die mit ei­ nem Ausgang des Wegtreibers 123 gekoppelt sind. Ein Ausgangsanschluß von jedem der Takttreiber 124 und 125 ist mit einer Schaltung 126 "im Block" gekop­ pelt, die Flip-Flops, Latches und ähnliches enthält.
Ebenso weist der Taktleitungsbaum 117b im Block, der mit dem Taktsignal- Eingangsanschluß 115 gekoppelt ist, einen Wegtreiber 127 auf, und zwei parallele Takttreiber 128 und 129, die mit einem Ausgang des Wegtreibers 127 gekoppelt sind. Ein Ausgangsanschluß von jedem der Takttreiber 128 und 129 ist mit einer Schaltung 130 "im Block" gekoppelt, die Flip-Flops, Latches und ähnliches enthält.
Weiterhin weist der Taktleitungsbaum 117c im Block, der mit dem Taktsignal- Eingangsanschluß 116 gekoppelt ist, einen Wegtreiber 131 auf, und zwei parallele Takttreiber 132 und 133, die mit einem Ausgang des Wegtreibers 131 gekoppelt sind. Der Taktleitungsbaum 117c im Block weist auch zwei parallele Takttreiber 134 und 135 auf, die mit einem Ausgang des Takttreibers 132 gekoppelt sind, und zwei parallele Takttreiber 136 und 137, die mit einem Ausgang des Takttreibers 133 gekoppelt sind. Ein Ausgangsanschluß von jedem der Takttreiber 134 bis 138 ist mit einer Schaltung 131 "im Block" gekoppelt, die Flip-Flops, Latches und ähnli­ ches enthält.
Als nächstes wird unter Bezugnahme auf Fig. 8 ein zweites herkömmliches Verfah­ ren zum Aufbauen von Taktleitungsbäumen erklärt. Bei diesem Verfahren wird ein durch den strukturellen Unterschied von Taktleitungsbäumen im Block verursachter Takt-Laufzeitunterschied durch einen obersten Taktleitungsbaum kompensiert. In Fig. 8 bezeichnet, gleich wie in Fig. 6, ein Bezugszeichen 101 eine integrierte Schaltungsvorrichtung, in der Taktleitungsbäume aufzubauen sind. Die integrierte Schaltungsvorrichtung 101 hat eine Vielzahl von funktionellen Blöcken 111, 112 und 113, von welchen jeder verschiedene Schaltungskomponenten enthält, wie beispielsweise Flip-Flops, Latches und ähnliches.
Beim zweiten herkömmlichen Verfahren werden Taktleitungsbäume durch die fol­ genden Schritte aufgebaut oder entworfen: Ausbilden eines jeweiligen Taktsignal- Eingangsanschlusses 114, 115 oder 116 in jedem funktionellen Block 111, 112 oder 113; Aufbauen eines Taktleitungsbaums 117 "im Block", der mit den Taktsi­ gnal-Eingangsanschlüssen 114 bis 116 innerhalb der funktionellen Blöcke 111, 112 und 113 gekoppelt ist; und Aufbauen eines obersten Taktleitungsbaums 139, der mit den Taktsignal-Eingangsanschlüssen 114 bis 116 bei der höchsten Hierarchie in bezug auf die Hierarchie der funktionellen Blöcke 111 bis 113 gekoppelt ist. Der Taktleitungsbaum 117 im Block kann derselbe wie derjenige sein, der beim ersten herkömmlichen Verfahren beschrieben ist.
Der oberste Taktleitungsbaum 139 weist einen Wegtreiber 140 auf, und einen Takttreiber 141, der in Reihe oder in Tandemform mit dem Wegtreiber 140 gekop­ pelt ist. Der oberste Taktleitungsbaum 139 weist auch zwei Takttreiber 142 und 143 auf, die zwischen einem Ausgangsanschluß des Takttreibers 141 und dem Taktsignal-Eingangsanschluß 114 in Reihe gekoppelt sind, drei Takttreiber 144, 145 und 146, die zwischen dem Ausgangsanschluß des Takttreibers 141 und dem Taktsignal-Eingangsanschluß 115 in Reihe gekoppelt sind, und einen Takttreiber 147, der zwischen dem Ausgangsanschluß des Takttreibers 141 und dem Taktsi­ gnal-Eingangsanschluß 116 in Reihe gekoppelt ist.
Somit wird beim zweiten Verfahren zum Aufbauen von Taktleitungsbäumen ein durch den strukturellen Unterschied der Taktleitungsbäume im Block verursachter Takt-Laufzeitunterschied durch Einfügen einer geeigneten Anzahl von Takttreibern zwischen dem Wegtreiber 140 und jedem der Taktsignal-Eingangsanschlüsse in Abhängigkeit vom strukturellen Unterschied kompensiert.
Als drittes herkömmliches Verfahren zum Aufbauen von Taktleitungsbäumen in einer integrierten Schaltungsvorrichtung ist es möglich, ein Verfahren zu zeigen, das in der offengelegten japanischen Patentveröffentlichung Nr. 4-225476 offen­ bart ist. Beim Verfahren zum Aufbauen von Taktleitungsbäumen, das in der offen­ gelegten japanischen Patentveröffentlichung Nr. 4-225476 offenbart ist, wird die Zeitverzögerung in allen Taktbäumen durch Ausgleichen der Verzögerung durch eine jeweilige Ebene aller Bäume in einem System von digitalen Chips ausgegli­ chen. Die Ebenenverzögerungen werden durch Einstellen der Kapazität von En­ dabschlüssen in jedem Netz auf jeder Ebene und/oder durch Einstellen der Lei­ stungsfähigkeit (Leistung) jedes Treibers auf jeder Ebene ausgeglichen.
Als viertes herkömmliches Verfahren zum Aufbauen von Taktleitungsbäumen in einer integrierten Schaltungsvorrichtung gibt es ein Verfahren, das in der offenge­ legten japanischen Patentveröffentlichung Nr. 5-159080 offenbart ist. Beim Verfah­ ren zum Aufbauen von Taktleitungsbäumen, das in der offengelegten japanischen Patentveröffentlichung Nr. 5-159080 offenbart ist, wird ein Halbleiterchip in eine Vielzahl von Blöcken mit gleichem Gebiet unterteilt. In jedem der Blöcke wird ein Taktverteilungssystem einschließlich eines Takt-Eingangsanschlusses, einer Puf­ ferschaltung und einer Phasen-Einstellschaltung unabhängig aufgebaut. Ebenso wird das Taktverteilungssystem in jedem Block als baumartige Struktur gebildet, und eine Verdrahtung zwischen jeweiligen Knoten wird in bezug auf eine Länge und eine Kapazität gleichgemacht.
Jedoch haben die oben angegebenen herkömmlichen Verfahren die folgenden Nachteile.
Beim ersten Verfahren nach dem Stand der Technik, das unter Bezugnahme auf Fig. 6 und Fig. 7 beschrieben ist, ist die Anzahl von Schaltungsstufen von Takttrei­ bern 124, 125, 128 und 129 in jedem der funktionellen Blöcke 111 und 112 1 (Eins), während eine Anzahl von Schaltungsstufen von Takttreibern 132 bis 137 in den funktionellen Blöcken 113 2 (Zwei) ist. Das bedeutet, daß sich Strukturen der Taktleitungsbäume im Block zwischen jedem der funktionellen Blöcke 111 und 112 und dem funktionellen Block 113 unterscheiden. Daher wird in den Taktleitungs­ bäumen der in Fig. 6 und in Fig. 7 gezeigten integrierten Schaltungsvorrichtung ein Unterschied zwischen einer Ankunftszeit eines Taktsignals bei jeder der Schaltun­ gen 126 und 130 im Block und einer Ankunftszeit eines Taktsignals bei der Schal­ tung 138 im Block groß, so daß eine Möglichkeit entsteht, daß die Schaltungen im Block fehlerhaft arbeiten.
Ebenso ist es beim zweiten Verfahren nach dem Stand der Technik zum Aufbauen von Taktleitungsbäumen, das unter Bezugnahme auf Fig. 8 angegeben ist, dann, wenn Treiberschaltungen in jedem der funktionellen Blöcke und im obersten Takt­ leitungsbaum sich voneinander in bezug auf die Größe, den Schaltungstyp und ähnliches unterscheiden, schwierig, einen Zeit-Laufzeitunterschied zwischen den Ankunftszeiten von Taktsignalen bei unterschiedlichen Schaltungen im Block in ausreichendem Maß zu reduzieren. Ebenso werden selbst dann, wenn dieselben Treiberschaltungen in jedem der funktionellen Blöcke und im obersten Taktlei­ tungsbaum verwendet werden, diese Treiberschaltungen durch unterschiedliche Verdrahtungen in den funktionellen Blöcken und im Teil des obersten Taktleitungs­ baums unterschiedlich beeinflußt. Daher gibt es eine Möglichkeit, daß der Takt- Laufzeitunterschied aufgrund einer Änderung bzw. Schwankung von Herstellungs­ prozessen groß wird. Ebenso werden beim zweiten Verfahren nach dem Stand der Technik zum Aufbauen von Taktleitungsbäumen, das unter Bezugnahme auf Fig. 8 angegeben ist, deshalb, weil zusätzliche Takttreiber in den obersten Taktleitungs­ baum zum Durchführen einer Taktsignalverdrahtung eingefügt werden, Zusätze der integrierten Schaltungsvorrichtung groß, und ein Entwurf einer Verdrahtung wird kompliziert.
Beim dritten Verfahren nach dem Stand der Technik zum Aufbauen von Taktlei­ tungsbäumen, das in der offengelegten japanischen Patentveröffentlichung Nr. 4- 225476 offenbart ist, wird die Zeitverzögerung in allen Taktbäumen durch Ausglei­ chen der Verzögerung durch jede Ebene aller Bäume ausgeglichen. Daher werden dann, wenn Strukturen einer Vielzahl von funktionellen Blöcken voneinander unter­ schiedlich sind, Taktleitungsbäume kompliziert, und ein Entwurf einer Verdrahtung wird auch kompliziert.
Beim vierten Verfahren nach dem Stand der Technik zum Aufbauen von Taktlei­ tungsbäumen, das in der offengelegten japanischen Patentveröffentlichung Nr. 5- 159080 offenbart ist, wird ein Halbleiterchip in eine Vielzahl von Blöcken mit glei­ chem Gebiet unterteilt. Jedoch ist es nur durch Ausgleichen eines Gebiets jedes Blocks nicht immer möglich, eine Lastkapazität in jedem der Blöcke auszugleichen. Insbesondere ist es bei einer Halbleitervorrichtung, wie beispielsweise einer ASIC, schwierig, eine gleiche Anzahl von Flip-Flops in einem gleichen Gebiet anzuord­ nen.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Aufbau­ en von Taktleitungsbäumen zu schaffen, die einen optimalen Takt- Laufzeitunterschied in einer integrierten Schaltungsvorrichtung oder einem System liefern.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Auf­ bauen von Taktleitungsbäumen zu schaffen, die einen fehlerhaften Betrieb einer integrierten Schaltungsvorrichtung oder eines Systems vermeiden können, der durch einen Takt-Laufzeitunterschied verursacht wird.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Auf­ bauen von Taktleitungsbäumen zu schaffen, das einen optimalen Takt- Laufzeitunterschied liefert und das eine Verdrahtungsstruktur in einer integrierten Schaltungsvorrichtung oder einem System nicht kompliziert.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine integrierte Schal­ tungsvorrichtung oder ein System mit einem optimalen Takt-Laufzeitunterschied zu schaffen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, die Nachteile der her­ kömmlichen Verfahren zum Aufbauen von Taktleitungsbäumen zu vermeiden.
Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Aufbauen von Taktleitungsbäumen einer integrierten Schaltungsvorrichtung geschaffen, die eine Vielzahl von funktionellen Blöcken aufweist, wobei das Verfahren folgendes aufweist: Ausbilden einer Vielzahl von Taktsignal-Eingangsanschlüssen in wenig­ stens einem der Vielzahl von funktionellen Blöcken; und Aufbauen von Taktlei­ tungsbäumen im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen ge­ koppelt sind und die dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
Es ist bevorzugt, daß das Verfahren zum Aufbauen von Taktleitungsbäumen wei­ terhin folgendes aufweist: Aufbauen eines obersten Taktleitungsbaums, der mit der Vielzahl der Taktsignal-Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
Es ist auch bevorzugt, daß die Anzahl der Taktsignal-Eingangsanschlüsse, die in jedem des wenigstens einen der funktionellen Blöcke vorgesehen sind, basierend auf der Größenordnung des funktionellen Blocks bestimmt wird, wo die Taktsignal- Eingangsanschlüsse vorgesehen sind.
Es ist vorteilhaft, daß die Vielzahl von Taktsignal-Eingangsanschlüssen an Stellen ausgebildet sind, wo ein Takt-Laufzeitunterschied innerhalb des wenigstens einen der funktionellen Blöcke minimal wird.
Es ist auch vorteilhaft, daß der oberste Taktleitungsbaum einen Wegtreiber auf­ weist, und Takttreiber, die in einer Schaltung vom Wegtreiber zu den Taktsignal- Eingangsanschlüssen eingefügt sind.
Es ist weiterhin vorteilhaft, daß ein Ausgang jedes der Takttreiber mit den Taktsi­ gnal-Eingangsanschlüssen innerhalb eines der funktionellen Blöcke gekoppelt ist.
Es ist vorzuziehen, daß beim Ausbilden einer Vielzahl von Taktsignal- Eingangsanschlüssen in wenigstens einem der Vielzahl von funktionellen Blöcken eine Vielzahl von Taktsignal-Eingangsanschlüssen in jedem von zwei oder mehre­ ren funktionellen Blöcken ausgebildet wird, und wobei die Taktleitungsbäume im Block, die mit den Taktsignal-Eingangsanschlüssen gekoppelt sind, wenigstens innerhalb jedes der zwei oder mehreren funktionellen Blöcke dieselbe Struktur ha­ ben.
Es ist auch vorzuziehen, daß das Verfahren zum Aufbauen von Taktleitungsbäu­ men weiterhin folgendes aufweist: Aufbauen eines obersten Taktleitungsbaums, der mit der Vielzahl der Taktsignal-Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
Es ist weiterhin vorzuziehen, daß die zwei oder mehreren funktionellen Blöcke die­ selbe Hierarchie haben.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Aufbauen von Taktleitungsbäumen einer integrierten Schaltungsvorrichtung ge­ schaffen, die eine Vielzahl von funktionellen Blöcken hat, wobei das Verfahren fol­ gendes aufweist: Ausbilden einer Vielzahl von Taktsignal-Eingangsanschlüssen in wenigstens einem der Vielzahl von funktionellen Blöcken; und Aufbauen von Takt­ leitungsbäumen im Block für zwei oder mehrere Taktsysteme, wobei die Taktlei­ tungsbäume im Block mit den Taktsignal-Eingangsanschlüssen gekoppelt sind und wobei die Taktleitungsbäume im Block für dasselbe Taktsystem dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
Es ist vorzuziehen, daß das Verfahren zum Aufbauen von Taktleitungsbäumen weiterhin folgendes aufweist: Aufbauen von obersten Taktleitungsbäumen, die je­ weiligen Taktsystemen entsprechen, die die höchste Hierarchie haben und von welchen jeder mit den Taktsignal-Eingangsanschlüssen gekoppelt ist, die mit den Taktleitungsbäumen im Block mit derselben Struktur gekoppelt sind.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine integrierte Schaltungsvorrichtung geschaffen, die eine Vielzahl von funktionellen Blöcken hat und die Taktleitungsbäume zum Zuführen von Taktsignalen von einem oder mehre­ ren Taktsystemen zur Vielzahl von funktionellen Blöcken hat, wobei die integrierte Schaltungsvorrichtung folgendes aufweist: eine Vielzahl von Taktsignal- Eingangsanschlüssen in wenigstens einem der Vielzahl von funktionellen Blöcken; und Taktleitungsbäume im Block, die mit den Taktsignal-Eingangsanschlüssen ge­ koppelt sind und die dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
In diesem Fall ist es vorzuziehen, daß die integrierte Schaltungsvorrichtung wei­ terhin folgendes aufweist: einen obersten Taktleitungsbaum, der mit der Vielzahl von Taktsignal-Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
Es ist auch vorzuziehen, daß die Vielzahl von Taktsignal-Eingangsanschlüssen an Stellen ausgebildet ist, wo ein Takt-Laufzeitunterschied innerhalb des wenigstens einen der funktionellen Blöcke minimal wird.
Es ist weiterhin vorzuziehen, daß der oberste Taktleitungsbaum einen Wegtreiber aufweist, und Takttreiber, die in einer Schaltung vom Wegtreiber zu den Taktsignal- Eingangsanschlüssen eingefügt sind.
Es ist vorteilhaft, daß ein Ausgang jedes der Takttreiber mit den Taktsignal- Eingangsanschlüssen innerhalb eines der funktionellen Blöcke gekoppelt ist.
Es ist auch vorteilhaft, daß eine Vielzahl von Taktsignal-Eingangsanschlüssen in jedem von zwei oder mehreren funktionellen Blöcken ausgebildet ist, und wobei die Taktleitungsbäume im Block, die mit den Taktsignal-Eingangsanschlüssen gekop­ pelt sind, wenigstens innerhalb jedes der zwei oder mehreren funktionellen Blöcke dieselbe Struktur haben.
Es ist weiterhin vorteilhaft, daß die Taktleitungsbäume im Block Taktleitungsbäume im Block für zwei oder mehrere Taktsysteme aufweisen, wobei die Taktleitungs­ bäume im Block mit den Taktsignal-Eingangsanschlüssen gekoppelt sind und die Taktleitungsbäume im Block für dasselbe Taktsystem dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
Es ist auch vorzuziehen, daß die integrierte Schaltungsvorrichtung weiterhin fol­ gendes aufweist: oberste Taktleitungsbäume, die jeweiligen Taktsystemen ent­ sprechen, die die höchste Hierarchie haben und von welchen jeder mit den Taktsi­ gnal-Eingangsanschlüssen gekoppelt ist, die mit den Taktleitungsbäumen im Block mit derselben Struktur gekoppelt sind.
Kurze Beschreibung der Zeichnungen
Diese und andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beigefügten Zeichnungen klarer verstanden, wobei gleiche Bezugszeichen identische oder ent­ sprechende Teile in allen Figuren bezeichnen und wobei:
Fig. 1 eine schematische Darstellung einer integrierten Schaltungsvorrich­ tung ist, welche Darstellung zum Erklären eines Verfahrens zum Auf­ bauen von Taktleitungsbäumen gemäß einem ersten Ausführungs­ beispiel der vorliegenden Erfindung verwendet wird;
Fig. 2 ein schematisches Blockschaltungsdiagramm ist, das einen obersten Taktleitungsbaum und Taktleitungsbäume im Block in der integrierten Schaltungsvorrichtung der Fig. 1 zeigt;
Fig. 3 ein Ablaufdiagramm ist, das zum Erklären eines Verfahrens zum Auf­ bauen von Taktleitungsbäumen gemäß dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung verwendet wird;
Fig. 4 eine schematische Darstellung einer integrierten Schaltungsvorrich­ tung ist, welche Darstellung zum Erklären eines Verfahrens zum Auf­ bauen von Taktleitungsbäumen gemäß einem zweiten Ausführungs­ beispiel der vorliegenden Erfindung verwendet wird;
Fig. 5 eine schematische Darstellung einer integrierten Schaltungsvorrich­ tung ist, welche Darstellung zum Erklären eines Verfahrens zum Auf­ bauen von Taktleitungsbäumen gemäß einem dritten Ausführungs­ beispiel der vorliegenden Erfindung verwendet wird;
Fig. 6 eine schematische Darstellung einer integrierten Schaltungsvorrich­ tung ist, welche Darstellung zum Erklären eines ersten herkömmli­ chen Verfahrens zum Aufbauen von Taktleitungsbäumen verwendet wird;
Fig. 7 ein schematisches Blockschaltungsdiagramm ist, das Taktleitungs­ bäume im Block in der integrierten Schaltungsvorrichtung der Fig. 6 zeigt; und
Fig. 8 eine schematische Darstellung einer integrierten Schaltungsvorrich­ tung ist, welche Darstellung zum Erklären eines zweiten herkömmli­ chen Verfahrens zum Aufbauen von Taktleitungsbäumen verwendet wird.
Beschreibung eines bevorzugten Ausführungsbeispiels
Nun werden mehrere Verfahren zum Aufbauen von Taktleitungsbäumen gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
Fig. 1 ist eine Darstellung einer integrierten Schaltungsvorrichtung, welche Darstel­ lung zum Erklären eines Verfahrens zum Aufbau von Taktleitungsbäumen gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. In Fig. 1 bezeichnet ein Bezugszeichen 1 eine integrierte Schaltungsvorrichtung, in welcher Taktleitungsbäume aufzubauen sind. Die integrierte Schaltungsvorrichtung 1 hat eine Vielzahl von funktionellen Blöcken, wie beispielsweise 11, 12 und 13, von welchen jeder verschiedene Schaltungskomponenten enthält, wie beispiels­ weise Flip-Flops, Latches und ähnliches.
Beim Verfahren zum Aufbauen von Taktleitungsbäumen gemäß dem ersten Aus­ führungsbeispiel werden Taktleitungsbäume in der integrierten Schaltungsvorrich­ tung 1 mit einer Vielzahl von funktionellen Blöcken, wie beispielsweise 11, 12 und 13, aufgebaut oder entworfen. Das Verfahren weist die folgenden Schritte auf:
Ausbilden von drei Taktsignal-Eingangsanschlüssen 14, 15 und 16 im funktionellen Block 11, Ausbilden von vier Taktsignal-Eingangsanschlüssen 17, 18, 19 und 20 im funktionellen Block 12 und Ausbilden von einem Taktsignal-Eingangsanschluß 21 im funktionellen Block 13. Das Verfahren weist auch die folgenden Schritte auf:
Aufbauen von Taktleitungsbäumen 22 "im Block" oder "in einer Hierarchie", die je­ weils mit den Taktsignal-Eingangsanschlüssen 14 bis 21 innerhalb der funktionel­ len Blöcke 11, 12 und 13 gekoppelt sind; und Aufbauen eines obersten Taktlei­ tungsbaums 23, der beispielsweise mit den Taktsignal-Eingangsanschlüssen 14 bis 21 bei der höchsten Hierarchie in bezug auf die funktionellen Blöcke 11 bis 13 oder bei einer Hierarchie, die höher als diejenige der funktionellen Blöcke 11 bis 13 ist, gekoppelt ist. Bei diesem Ausführungsbeispiel haben die Taktleitungsbäume 22 im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen 14 bis 21 gekoppelt sind, dieselbe Struktur, wie sie später detailliert angegeben wird. Jedoch ist die vorliegende Erfindung nicht auf den Fall beschränkt, in welchem alle Taktleitungs­ bäume im Block in allen der funktionellen Blöcke dieselbe Struktur haben. Es ist notwendig, daß die Taktleitungsbäume im Block im wenigstens einen der funktio­ nellen Blöcke dieselbe Struktur haben.
Eine Anzahl, eine Stelle und ähnliches der Taktsignal-Eingangsanschlüsse 14 bis 21 wird in Abhängigkeit von der Größenordnung der funktionellen Blöcke 11 bis 13 bestimmt, wie beispielsweise einer Anzahl von Flip-Flops, Latches und ähnlichem in den funktionellen Blöcken 11 bis 13. Wie es oben angegeben ist, haben bei die­ sem Ausführungsbeispiel die Taktleitungsbäume 22 im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen 14 bis 21 gekoppelt sind, dieselbe Struktur.
Wie es in Fig. 2 gezeigt ist, weist beispielsweise der Taktleitungsbaum 22 im Block, der mit dem Taktsignal-Eingangsanschluß 14 gekoppelt ist, einen Wegtreiber 24 auf, dessen Eingang mit dem Taktsignal-Eingangsanschluß 14 gekoppelt ist, und zwei parallele Takttreiber 25 und 26, deren Eingänge beide mit einem Ausgang des Wegtreibers 24 gekoppelt sind. Ein Ausgang jedes der Takttreiber 25 und 26 ist mit Schaltungen 27 im Block gekoppelt, die beispielsweise Flip-Flops, Latches und ähnliches enthalten. Eine Struktur von jedem der anderen Taktleitungsbäume 22 im Block, die mit den anderen Taktsignal-Eingangsanschlüssen 15 bis 21 ge­ koppelt sind, ist dieselbe wie diejenige des Taktleitungsbaums 22 im Block.
Der oberste Taktleitungsbaum 23 weist einen Wegtreiber 28 auf, einen Takttreiber 29, der mit dem Wegtreiber 28 in Reihe oder in Tandemform gekoppelt ist, und zwei parallele Takttreiber 30 und 31, die mit dem Takttreiber 29 gekoppelt sind. Das bedeutet, daß Eingangsanschlüsse der zwei Takttreiber 30 und 31 beide mit einem Ausgangsanschluß des Takttreibers 29 gekoppelt sind. Ein Ausgangsan­ schluß des Takttreibers 30 ist mit den Taktsignal-Eingangsanschlüssen 14, 15, 16 und 21 gekoppelt. Ein Ausgangsanschluß des Takttreibers 31 ist mit den Taktsi­ gnal-Eingangsanschlüssen 17, 18, 19 und 20 gekoppelt. In diesem Fall ist die Struktur von jedem der Taktleitungsbäume 22 im Block und die Struktur des ober­ sten Taktleitungsbaums 23 mit der höchsten Hierarchie unabhängig voneinander, und sie werden voneinander nicht beeinflußt oder berührt.
Beim oben angegebenen ersten Ausführungsbeispiel wird die Anzahl der Taktsi­ gnal-Eingangsanschlüsse in Abhängigkeit von der Größenordnung jedes der funk­ tionellen Blöcke geändert, und die Taktleitungsbäume im Block, die jeweils diesel­ be Struktur haben, werden jeweils mit den Taktsignal-Eingangsanschlüssen ge­ koppelt. Beispielsweise hat der funktionelle Block 11 drei Taktsignal- Eingangsanschlüsse 14, 15 und 16, hat der funktionelle Block 12 vier Taktsignal- Eingangsanschlüsse 17, 18, 19 und 20 und hat der funktionelle Block 13 einen Taktsignal-Eingangsanschluß 21. Die Struktur der Taktleitungsbäume 22 im Block ist für alle Taktsignal-Eingangsanschlüsse 14 bis 20 dieselbe. Daher ist es möglich, einen Takt-Laufzeitunterschied innerhalb eines integrierten Schaltungschips oder innerhalb eines Systems von integrierten Schaltungschips zu reduzieren, ohne Strukturen von Taktleitungsbäumen im Block zu berücksichtigen und nur durch Optimieren der Struktur des obersten Taktleitungsbaums mit der höchsten Hierar­ chie. In diesem Fall werden die Anzahl von Taktsignal-Eingangsanschlüssen in jedem der funktionellen Blöcke und die Struktur des Taktleitungsbaums im Block beispielsweise am Ende eines Vorfeldentwurfs des integrierten Schaltungschips oder des Systems bestimmt. Die Struktur des Taktleitungsbaums im Block wird gemäß der Anzahl von Flip-Flops, Latches und ähnlichem bestimmt, die mit einem Taktsignal-Eingangsanschluß gekoppelt sind.
Unter Bezugnahme auf das Ablaufdiagramm der Fig. 3 wird ein Verfahren zum Aufbauen von Taktleitungsbäumen gemäß der vorliegenden Erfindung erklärt. Wie es in Fig. 3 gezeigt ist, wird zuerst ein Logikschaltungsentwurf der funktionellen Blöcke, d. h. ein Vorfeldentwurf oder ein Vorfeld-Logikschaltungsentwurf beendet bzw. fertiggestellt (Schritt A1), und dadurch wird die Größenordnung jedes funktio­ nellen Blocks offensichtlich. Daher werden in einem Schritt A2 Größenordnungsin­ formationen jedes der funktionellen Blöcke aus Informationen extrahiert, die durch den Entwurf der funktionellen Blöcke erhalten werden. Die Größenordnungsinfor­ mationen enthalten beispielsweise die Anzahl von Flip-Flops, die Anzahl von Lat­ ches und ähnliches. Dann wird in einem Schritt A3 eine Anzahl der Taktsignal- Eingangsanschlüsse in jedem der funktionellen Blöcke aus den Größenordnungsin­ formationen jedes der funktionellen Blöcke so bestimmt, daß Strukturen der Taktlei­ tungsbäume im Block einheitlich werden.
In einem Schritt A4 werden gemäß der Anzahl der Taktsignal-Eingangsanschlüsse Takttreiber in jeden der funktionellen Blöcke eingefügt, um einen Weg zum Bilden jedes Taktleitungsbaums im Block auszubilden, wodurch ein Entwurf jedes der funktionellen Blöcke beendet wird. Dann wird in einem Schritt A5 ein Prozeß eines sogenannten Block-Layouts ausgeführt, und die Taktsignal-Eingangsanschlüsse werden bei irgendwelchen geeigneten Stellen im integrierten Schaltungschip an­ geordnet. Die Taktsignal-Eingangsanschlüsse können automatisch oder manuell angeordnet werden, aber die Stellen, wo die Taktsignal-Eingangsanschlüsse an­ geordnet werden, werden derart ausgewählt, daß ein Takt-Laufzeitunterschied in­ nerhalb jedes funktionellen Blocks minimiert wird. Als nächstes wird in einem Schritt A6 der oberste Taktleitungsbaum bei der höchsten Hierarchie aufgebaut, und ein Takt-Laufzeitunterschied wird bei jedem der Taktsignal- Eingangsanschlüsse optimiert. Dann werden in einem Schritt A7 die Blockleitungs­ bäume im Block aufgebaut, und ein Takt-Laufzeitunterschied wird im gesamten Chip optimiert. In diesem Fall ist es auch möglich, die Reihenfolge des Aufbaus der Taktleitungsbäume im Block und des Aufbaus des obersten Taktleitungsbaums zu vertauschen. Das bedeutet, daß die Struktur der Taktleitungsbäume im Block und die Struktur des obersten Taktleitungsbaums unabhängig entworfen werden kön­ nen.
Beim oben angegebenen ersten Ausführungsbeispiel ist es auch möglich, daß die Struktur von Taktleitungsbäumen im Block in einem funktionellen Block unter­ schiedlich von derjenigen von Taktleitungsbäumen im Block in einem anderen funktionellen Block oder in anderen funktionellen Blöcken ist oder daß die Struktur von Taktleitungsbäumen im Block in jedem funktionellen Block sich wechselseitig voneinander unterscheidet. Jedoch ist es nötig, daß die Struktur von Taktleitungs­ bäumen im Block in jedem der funktionellen Blöcke gemeinsam ist. Beispielsweise kann die Struktur der Taktleitungsbäume im Block im funktionellen Block 11 unter­ schiedlich von derjenigen der Taktleitungsbäume im Block im funktionellen Block 12 sein, und/oder derjenigen der Taktleitungsbäume im Block im funktionellen Block 13, aber innerhalb jedes der funktionellen Blöcke 11 bis 13 wird veranlaßt, daß die Struktur der Taktleitungsbäume im Block gleich ist.
Als nächstes wird unter Bezugnahme auf Fig. 4 ein Verfahren zum Aufbauen von Taktleitungsbäumen gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung erklärt. Fig. 4 ist eine Darstellung einer integrierten Schaltungsvorrich­ tung, welche Darstellung zum Erklären eines Verfahrens zum Aufbauen von Takt­ leitungsbäumen gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfin­ dung verwendet wird. In Fig. 4 bezeichnen dieselben Bezugszeichen Teile, die identisch zu denjenigen der Fig. 1 sind oder ihnen entsprechen. Daher bezeichnet ein Bezugszeichen 1 eine integrierte Schaltungsvorrichtung, in welcher Taktlei­ tungsbäume aufzubauen sind. Die integrierte Schaltungsvorrichtung 1 hat eine Vielzahl von funktionellen Blöcken, wie beispielsweise 11, 12 und 13, von welchen jeder verschiedene Schaltungskomponenten enthält, wie beispielsweise Flip-Flops, Latches und ähnliches. Das Verfahren zum Aufbauen von Taktleitungsbäumen gemäß dem zweiten Ausführungsbeispiel wird auf einen Fall angewendet, wo Taktsignale einer Vielzahl von Taktsystemen zur integrierten Schaltungsvorrichtung 1 eingegeben werden.
Wie es in Fig. 4 gezeigt ist, weist das Verfahren zum Aufbauen von Taktleitungs­ bäumen in der integrierten Schaltungsvorrichtung 1 mit einer Vielzahl von funktio­ nellen Blöcken 11, 12 und 13 gemäß dem zweiten Ausführungsbeispiel die folgen­ den Schritte auf: Ausbilden von drei Taktsignal-Eingangsanschlüssen 14, 15 und 16 im funktionellen Block 11, Ausbilden von vier Taktsignal-Eingangsanschlüssen 17, 18, 19 und 20 im funktionellen Block 12 und Ausbilden von einem Taktsignal- Eingangsanschluß 21 im funktionellen Block 13. Das Verfahren weist auch die fol­ genden Schritte auf: Aufbauen von Taktleitungsbäumen im Block von mehr als zwei Taktsystemen mit unterschiedlichen Strukturen, die mit den Taktsignal- Eingangsanschlüssen 14 bis 21 innerhalb der funktionellen Blöcke 11, 12 und 13 gekoppelt sind; und Aufbauen von obersten Taktleitungsbäumen 23 und 32, die beispielsweise mit den Taktsignal-Eingangsanschlüssen 14 bis 21 bei der höchsten Hierarchie gekoppelt sind. In diesem Fall sollte beachtet werden, daß die Taktlei­ tungsbäume im Block desselben Taktsystems innerhalb wenigstens eines funktio­ nellen Blocks dieselbe Struktur haben, aber die Taktleitungsbäume im Block eines Taktsystems selbst innerhalb desselben funktionellen Blocks eine unterschiedliche Struktur gegenüber den Taktleitungsbäumen im Block eines anderen Taktsystems haben können.
Der oberste Taktleitungsbaum 23 weist einen Wegtreiber 28 auf, einen Takttreiber 29, der mit dem Wegtreiber 28 in Reihe oder in Tandemform gekoppelt ist, und zwei parallele Takttreiber 30 und 31, die mit dem Takttreiber 29 gekoppelt sind. Das bedeutet, daß Eingangsanschlüsse der zwei Takttreiber 30 und 31 beide mit einem Ausgangsanschluß des Takttreibers 29 gekoppelt sind. Ein Ausgangsan­ schluß des Takttreibers 31 ist mit den Taktsignal-Eingangsanschlüssen 14, 16 und 21 gekoppelt. Ein Ausgangsanschluß des Takttreibers 30 ist mit den Taktsignal- Eingangsanschlüssen 18, 19 und 20 gekoppelt. Der oberste Taktleitungsbaum 32 weist einen Wegtreiber 33 auf, und einen Takttreiber 34, der mit dem Wegtreiber 33 in Reihe oder in Tandemform gekoppelt ist. Ein Ausgangsanschluß des Takt­ treibers 34 ist mit den Taktsignal-Eingangsanschlüssen 15 und 17 gekoppelt.
In diesem Fall enthalten die oben angegebenen Taktleitungsbäume im Block die Taktleitungsbäume im Block, die mit den Taktsignal-Eingangsanschlüssen 14 bis 21 gekoppelt sind. Die Taktleitungsbäume im Block, die mit den Taktsignal-Ein­ gangsanschlüssen 14, 16, 21, 18, 19 und 20 gekoppelt sind, die mit dem obersten Taktleitungsbaum 23 gekoppelt sind, haben dieselbe Struktur. Die Taktleitungs­ bäume im Block, die mit den Taktsignal-Eingangsanschlüssen 15 und 17 gekoppelt sind, die mit dem obersten Taktleitungsbaum 32 gekoppelt sind, haben dieselbe Struktur. Es ist nicht nötig, daß die Taktleitungsbäume im Block, die mit den Takt­ signal-Eingangsanschlüssen 14, 16, 21, 18, 19 und 20 gekoppelt sind, die mit dem obersten Taktleitungsbaum 23 gekoppelt sind, dieselbe Struktur wie die Struktur der Taktleitungsbäume im Block haben, die mit den Taktsignal- Eingangsanschlüssen 15 und 17 gekoppelt sind, die mit dem obersten Taktlei­ tungsbaum 32 gekoppelt sind. Es sollte beachtet werden, daß die Struktur jedes der Taktleitungsbäume im Block und die Struktur der obersten Taktleitungsbäume 23 und 32 mit der höchsten Hierarchie unabhängig voneinander sind und sich ge­ genseitig nicht beeinflussen oder berühren.
Als nächstes wird unter Bezugnahme auf Fig. 5 ein Verfahren zum Aufbauen von Taktleitungsbäumen gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung erklärt. Fig. 5 ist eine Darstellung einer integrierten Schaltungsvorrich­ tung, welche Darstellung zum Erklären eines Verfahrens zum Aufbauen von Takt­ leitungsbäumen gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfin­ dung verwendet wird. In Fig. 5 bezeichnen selbe Bezugszeichen Teile, die iden­ tisch zu denjenigen der Fig. 1 sind oder diesen entsprechen. Das Verfahren zum Aufbauen von Taktleitungsbäumen gemäß dem dritten Ausführungsbeispiel wird auf einen Fall angewendet, wo eine Hierarchietiefe der integrierten Schaltungsvor­ richtung 1, 3 ist.
Wie es in Fig. 5 gezeigt ist, hat eine integrierte Schaltungsvorrichtung 1, in welcher Taktleitungsbäume aufzubauen sind, eine Vielzahl von funktionellen Blöcken 11, 12 und 13, deren Hierarchietiefe 2 ist. Der funktionelle Block 11 hat eine Vielzahl von funktionellen Blöcken 35, 36 und 37, deren Hierarchietiefe 3 ist. Der funktionel­ le Block 12 hat eine Vielzahl von funktionellen Blöcken 38, 39, 40, 41, 42 und 43, deren Hierarchietiefe 3 ist. Der funktionelle Block 13 hat eine Vielzahl von funktio­ tionellen Blöcken 44, 45, 46, 47 und 48, deren Hierarchietiefe 3 ist. Jeder der funk­ tionellen Blöcke 35 bis 48 enthält verschiedene Schaltungskomponenten, wie bei­ spielsweise Flip-Flops, Latches und ähnliches.
Die Taktsignal-Eingangsanschlüsse 49, 50 und 51 sind im funktionellen Block 35 ausgebildet. Der Taktsignal-Eingangsanschluß 54 ist im funktionellen Block 37 ausgebildet. Die Taktsignal-Eingangsanschlüsse 55 und 56 sind im funktionellen Block 38 ausgebildet. Der Taktsignal-Eingangsanschluß 57 ist im funktionellen Block 39 ausgebildet. Die Taktsignal-Eingangsanschlüsse 58, 59 und 60 sind im funktionellen Block 40 ausgebildet. Die Taktsignal-Eingangsanschlüsse 61, 62 und 63 sind im funktionellen Block 41 ausgebildet. Der Taktsignal-Eingangsanschluß 64 ist im funktionellen Block 42 ausgebildet. Die Taktsignal-Eingangsanschlüsse 65 und 66 sind im funktionellen Block 43 ausgebildet. Der Taktsignal-Eingangs­ anschluß 67 ist im funktionellen Block 44 ausgebildet. Der Taktsignal- Eingangsanschluß 68 ist im funktionellen Block 45 ausgebildet. Die Taktsignal- Eingangsanschlüsse 69 und 70 sind im funktionellen Block 46 ausgebildet. Der Taktsignal-Eingangsanschluß 71 ist im funktionellen Block 47 ausgebildet. Der Taktsignal-Eingangsanschluß 72 ist im funktionellen Block 48 ausgebildet. Der Taktsignal-Eingangsanschluß 73 ist im funktionellen Block 11 ausgebildet. Die Taktsignal-Eingangsanschlüsse 74 und 75 sind im funktionellen Block 12 ausgebil­ det. Der Taktsignal-Eingangsanschluß 76 ist im funktionellen Block 13 ausgebildet.
Der Taktsignal-Eingangsanschluß 73 ist mit einem Eingang eines Wegtreibers 77 verbunden. Ein Ausgang des Wegtreibers 77 ist mit Eingängen von Takttreibern 78 und 79 verbunden, die parallel vorgesehen sind. Ein Ausgang des Takttreibers 78 ist mit den Taktsignal-Eingangsanschlüssen 49, 50 und 51 verbunden. Ein Aus­ gang des Takttreibers 79 ist mit den Taktsignal-Eingangsanschlüssen 52, 53 und 54 verbunden. Der Taktsignal-Eingangsanschluß 74 ist mit einem Eingang eines Wegtreibers 80 verbunden. Ein Ausgang des Wegtreibers 80 ist mit Eingängen von Takttreibern 81 und 82 verbunden, die parallel vorgesehen sind. Ein Ausgang des Takttreibers 81 ist mit den Taktsignal-Eingangsanschlüssen 55, 56 und 57 verbun­ den. Ein Ausgang des Takttreibers 82 ist mit den Taktsignal-Eingangsanschlüssen 58, 59 und 60 verbunden. Der Taktsignal-Eingangsanschluß 75 ist mit einem Ein­ gang eines Wegtreibers 83 verbunden. Ein Ausgang des Wegtreibers 83 ist mit Eingängen von Takttreibern 84 und 85 verbunden, die parallel vorgesehen sind. Ein Ausgang des Takttreibers 84 ist mit den Taktsignal-Eingangsanschlüssen 61, 62 und 63 verbunden. Ein Ausgang des Takttreibers 85 ist mit den Taktsignal- 62 und 63 verbunden. Ein Ausgang des Takttreibers 85 ist mit den Taktsignal- Eingangsanschlüssen 64, 65 und 66 verbunden. Der Taktsignal-Eingangsanschluß 76 ist mit einem Eingang eines Wegtreibers 86 verbunden. Ein Ausgang des Weg­ treibers 86 ist mit Eingängen von Takttreibern 87 und 88 verbunden, die parallel vorgesehen sind. Ein Ausgang des Takttreibers 87 ist mit den Taktsignal- Eingangsanschlüssen 67, 69 und 70 verbunden. Ein Ausgang des Takttreibers 88 ist mit den Taktsignal-Eingangsanschlüssen 68, 71 und 72 verbunden. Mit jedem der Taktsignal-Eingangsanschlüsse 49 bis 72 ist ein Taktleitungsbaum im Block mit derselben Struktur verbunden (der in der Zeichnung nicht gezeigt ist).
Ein oberster Taktleitungsbaum 23 ist mit den Taktsignal-Eingangsanschlüssen 73, 74, 75 und 76 gekoppelt. Der oberste Taktleitungsbaum 23 weist einen Wegtreiber 89 auf, einen Takttreiber 90, der mit dem Wegtreiber 89 in Reihe oder in Tandem­ form gekoppelt ist, und zwei parallele Takttreiber 91 und 92, die mit dem Takttrei­ ber 90 gekoppelt sind. Das bedeutet, daß Eingangsanschlüsse der zwei Takttreiber 91 und 92 beide mit einem Ausgangsanschluß des Takttreibers 90 gekoppelt sind. Ein Ausgangsanschluß des Takttreibers 91 ist mit den Taktsignal- Eingangsanschlüssen 73 und 76 gekoppelt. Ein Ausgangsanschluß des Takttrei­ bers 92 ist mit den Taktsignal-Eingangsanschlüssen 74 und 75 gekoppelt.
Beim Verfahren zum Aufbauen von Taktleitungsbäumen gemäß dem dritten Aus­ führungsbeispiel werden zuerst für jeden der funktionellen Blöcke 35 bis 48, deren Hierarchietiefe 3 ist, eine Anzahl der Taktsignal-Eingangsanschlüsse und eine Struktur von Taktleitungsbäumen im Block bestimmt, und danach werden diese Taktsignal-Eingangsanschlüsse und die Taktleitungsbäume im Block ausgebildet. Dann wird für jeden der funktionellen Blöcke 11 bis 13, deren Hierarchietiefe 2 ist, eine Anzahl der Taktsignal-Eingangsanschlüsse bestimmt, und danach werden diese Taktsignal-Eingangsanschlüsse ausgebildet. Danach wird der oberste Takt­ leitungsbaum 23 mit der höchsten Hierarchie aufgebaut. Es sollte beachtet werden, daß die vorliegende Erfindung natürlich auf Fälle angewendet werden kann, wo eine Hierarchietiefe 4 oder darüber ist.
Wie es oben angegeben ist, hängt gemäß der vorliegenden Erfindung die Struktur von Taktleitungsbäumen im Block nicht von der Größenordnung der funktionellen Blöcke und der Hierarchietiefe der integrierten Schaltungsvorrichtung ab. Daher ist es möglich, einen Takt-Laufzeitunterschied nur durch Aufbauen eines geeigneten obersten Taktleitungsbaums mit der höchsten Hierarchie zu reduzieren und zu op­ timieren.
Ebenso ist gemäß der vorliegenden Erfindung dann, wenn ein Taktsystem in einer integrierten Schaltungsvorrichtung verwendet wird, eine Struktur von Taktleitungs­ bäumen im Block wenigstens innerhalb jedes der funktionellen Blöcke dieselbe. Wenn zwei oder mehrere Taktsysteme in einer integrierten Schaltungsvorrichtung verwendet werden, ist eine Struktur von Taktleitungsbäumen im Block, die mit Taktleitungsbäumen desselben Taktsystems verbunden sind, dieselbe. Daher kann eine Änderung bzw. eine Schwankung einer Verzögerung von Taktsignalen, die durch eine Änderung bzw. Schwankung eines Herstellungsprozesses der integrier­ ten Schaltungsvorrichtung verursacht wird, in jedem der funktionellen Blöcke die­ selbe sein, so daß ein fehlerhafter Betrieb, der durch den Takt-Laufzeitunterschied verursacht wird, sicher vermieden werden kann und eine Verdrahtungsstruktur von Taktschaltungen vereinfacht und verbessert werden kann.
In der vorangehenden Beschreibung ist die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden. Jedoch ist sich ein Fach­ mann auf dem Gebiet bewußt, daß verschiedene Modifikationen und Änderungen durchgeführt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen, wie sie in den nachfolgenden Ansprüchen aufgezeigt ist. Demgemäß sind die Beschreibung und die Figuren eher in einem illustrativen Sinn als in einem beschränkenden Sinn anzusehen, und alle solche Modifikationen sollen innerhalb des Schutzumfangs der vorliegenden Erfindung enthalten sein. Daher ist beab­ sichtigt, daß diese Erfindung alle Variationen und Modifikationen umfaßt, wie sie in den Schutzumfang der beigefügten Ansprüche fallen.

Claims (19)

1. Verfahren zum Aufbauen von Taktleitungsbäumen einer integrierten Schal­ tungsvorrichtung, die eine Vielzahl von funktionellen Blöcken hat, wobei das Verfahren folgendes aufweist:
Ausbilden einer Vielzahl von Taktsignal-Eingangsanschlüssen (14, 15, 16, 17, 18, 19, 20) in wenigstens einem der Vielzahl von funktionellen Blöcken (11, 12, 13); und
Aufbauen von Taktleitungsbäumen (22) im Block, die jeweils mit den Taktsignal-Eingangsanschlüssen (14) gekoppelt sind und die dieselbe Struk­ tur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken (11, 12, 13).
2. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 1, das weiterhin folgendes aufweist: Aufbauen eines obersten Taktleitungsbaums (23), der mit der Vielzahl der Taktsignal-Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
3. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 1 oder 2, wobei die Anzahl der Taktsignal-Eingangsanschlüsse, die in jedem des we­ nigstens einen der funktionellen Blöcke (11, 12, 13) vorgesehen sind, basie­ rend auf der Größenordnung des funktionellen Blocks bestimmt wird, wo die Taktsignal-Eingangsanschlüsse vorgesehen sind.
4. Verfahren zum Aufbauen von Taktleitungsbäumen nach einem der Ansprüche 1 bis 3, wobei die Vielzahl von Taktsignal-Eingangsanschlüssen an Stellen ausgebildet werden, wo ein Takt-Laufzeitunterschied innerhalb des wenig­ stens einen der funktionellen Blöcke (11, 12, 13) minimal wird.
5. Verfahren zum Aufbauen von Taktleitungsbäumen nach einem der Ansprüche 2 bis 4, wobei der oberste Taktleitungsbaum (23) einen Wegtreiber (28) auf­ weist, und Takttreiber (29, 30, 31), die in einer Schaltung vom Wegtreiber (28) zu den Taktsignal-Eingangsanschlüssen eingefügt sind.
6. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 5, wobei ein Ausgang jedes der Takttreiber (29, 30, 31) mit den Taktsignal- Eingangsanschlüssen innerhalb eines der funktionellen Blöcke (11, 12, 13) gekoppelt ist.
7. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 1, wobei beim Ausbilden einer Vielzahl von Taktsignal-Eingangsanschlüssen in we­ nigstens einem der Vielzahl von funktionellen Blöcken (11, 12, 13) eine Viel­ zahl von Taktsignal-Eingangsanschlüssen in jedem von zwei oder mehreren funktionellen Blöcken ausgebildet wird, und wobei die Taktleitungsbäume (22) im Block, die mit den Taktsignal-Eingangsanschlüssen gekoppelt sind, we­ nigstens innerhalb jedes der zwei oder mehreren funktionellen Blöcke (11, 12, 13) dieselbe Struktur haben.
8. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 7, das weiterhin folgendes aufweist: Aufbauen eines obersten Taktleitungsbaums (23), der mit der Vielzahl der Taktsignal-Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
9. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 7, wobei die zwei oder mehreren funktionellen Blöcke dieselbe Hierarchie haben.
10. Verfahren zum Aufbauen von Taktleitungsbäumen einer integrierten Schal­ tungsvorrichtung, die eine Vielzahl von funktionellen Blöcken (11, 12, 13) hat, wobei das Verfahren folgendes aufweist:
Ausbilden einer Vielzahl von Taktsignal-Eingangsanschlüssen (14, 15, 16, 17, 18, 19, 20) in wenigstens einem der Vielzahl von funktionellen Blöc­ ken (11, 12, 13); und
Aufbauen von Taktleitungsbäumen (22) im Block für zwei oder mehrere Taktsysteme, wobei die Taktleitungsbäume (22) im Block mit den Taktsignal- Eingangsanschlüssen gekoppelt sind und die Taktleitungsbäume (22) im Block für dasselbe Taktsystem dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken (11, 12, 13).
11. Verfahren zum Aufbauen von Taktleitungsbäumen nach Anspruch 10, das weiterhin folgendes aufweist: Aufbauen von obersten Taktleitungsbäumen (23), die jeweiligen Taktsy­ stemen entsprechen, die die höchste Hierarchie haben und von welchen jeder mit den Taktsignal-Eingangsanschlüssen gekoppelt ist, die mit den Taktlei­ tungsbäumen (22) im Block gekoppelt sind, die dieselbe Struktur haben.
12. Integrierte Schaltungsvorrichtung, die eine Vielzahl von funktionellen Blöcken (11, 12, 13) hat und die Taktleitungsbäume zum Zuführen von Taktsignalen von einem oder von mehreren Taktsystemen zur Vielzahl von funktionellen Blöcken hat, wobei die integrierte Schaltungsvorrichtung folgendes aufweist:
eine Vielzahl von Taktsignal-Eingangsanschlüssen in wenigstens einem der Vielzahl von funktionellen Blöcken; und
Taktleitungsbäume (22) im Block, die mit den Taktsignal- Eingangsanschlüssen gekoppelt sind und die dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
13. Integrierte Schaltungsvorrichtung nach Anspruch 12, die weiterhin folgendes aufweist: einen obersten Taktleitungsbaum, der mit der Vielzahl der Taktsignal- Eingangsanschlüsse gekoppelt ist und der die höchste Hierarchie hat.
14. Integrierte Schaltungsvorrichtung nach Anspruch 12, wobei die Vielzahl von Taktsignal-Eingangsanschlüssen an Stellen ausgebildet ist, wo ein Takt- Laufzeitunterschied innerhalb des wenigstens einen der funktionellen Blöcke minimal wird.
15. Integrierte Schaltungsvorrichtung nach Anspruch 14, wobei der oberste Takt­ leitungsbaum (23) einen Wegtreiber (28) aufweist, und Takttreiber (29, 30, 31), die in einer Schaltung vom Wegtreiber (28) zu den Taktsignal-Eingangs­ anschlüssen eingefügt sind.
16. Integrierte Schaltungsvorrichtung nach Anspruch 15, wobei ein Ausgang je­ des der Takttreiber (28, 30, 31) mit den Taktsignal-Eingangsanschlüssen in­ nerhalb eines der funktionellen Blöcke (11, 12, 13) gekoppelt ist.
17. Integrierte Schaltungsvorrichtung nach Anspruch 12, wobei eine Vielzahl von Taktsignal-Eingangsanschlüssen in jedem von zwei oder mehreren funktionel­ len Blöcken ausgebildet ist, und wobei die Taktleitungsbäume (22) im Block, die mit den Taktsignal-Eingangsanschlüssen gekoppelt sind, wenigstens in­ nerhalb jedes der zwei oder mehreren funktionellen Blöcke dieselbe Struktur haben.
18. Integrierte Schaltungsvorrichtung nach Anspruch 12, wobei die Taktleitungs­ bäume (22) im Block Taktleitungsbäume im Block für zwei oder mehrere Taktsysteme aufweisen, wobei die Taktleitungsbäume im Block mit den Takt­ signal-Eingangsanschlüssen gekoppelt sind und die Taktleitungsbäume im Block für dasselbe Taktsystem dieselbe Struktur haben, im wenigstens einen der Vielzahl von funktionellen Blöcken.
19. Integrierte Schaltungsvorrichtung nach Anspruch 18, die weiterhin folgendes aufweist: oberste Taktleitungsbäume (23), die jeweiligen Taktsystemen ent­ sprechen, die die höchste Hierarchie haben, und von welchen jeder mit den Taktsignal-Eingangsanschlüssen gekoppelt ist, die mit den Taktleitungsbäu­ men im Block gekoppelt sind, die dieselbe Struktur haben.
DE10008585A 1999-02-24 2000-02-24 Verfahren zum Aufbauen von Taktleitungsbäumen, die einen optimalen Takt-Laufzeitunterschied liefern Withdrawn DE10008585A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046854A JP3052955B1 (ja) 1999-02-24 1999-02-24 クロックラインツリ―構築方法

Publications (1)

Publication Number Publication Date
DE10008585A1 true DE10008585A1 (de) 2000-10-26

Family

ID=12758938

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10008585A Withdrawn DE10008585A1 (de) 1999-02-24 2000-02-24 Verfahren zum Aufbauen von Taktleitungsbäumen, die einen optimalen Takt-Laufzeitunterschied liefern

Country Status (2)

Country Link
JP (1) JP3052955B1 (de)
DE (1) DE10008585A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162583A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Verzweigte Befehls/Adressbus-Architektur für registrierte Speichereinheiten

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404169B2 (en) * 2005-05-31 2008-07-22 Altera Corporation Clock signal networks for structured ASIC devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162583A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Verzweigte Befehls/Adressbus-Architektur für registrierte Speichereinheiten
DE10162583B4 (de) * 2001-12-19 2004-05-13 Infineon Technologies Ag Verzweigte Befehls/Adressbus-Architektur für registrierte Speichereinheiten
US7188204B2 (en) 2001-12-19 2007-03-06 Infineon Technologies Ag Memory unit and branched command/address bus architecture between a memory register and a plurality of memory units

Also Published As

Publication number Publication date
JP3052955B1 (ja) 2000-06-19
JP2000242687A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
DE69924486T2 (de) Spezielle schnittstellenarchitektur für eine hybride schaltung
DE69031513T2 (de) Minimierung der Verbindungskosten von elektronisch verbundenen Objekten
DE3650102T2 (de) Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode.
DE4425552C2 (de) Gatterarray
DE69526018T2 (de) Digitaler phasenverriegelter Kreis mit grob- und feinstufig variabel einstellbaren Verzögerungsleistungen
DE3716868A1 (de) Integrierte schaltung mit hohem integrationsgrad
DE69833715T2 (de) Taktrückgewinnungsschaltung
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE3215671C2 (de) Programmierbare Logikanordnung
DE69130640T2 (de) Arithmetische Operationseinheit mit Bit-Invertierungsfunktion
DE68927433T2 (de) Schemagenerator und Verfahren zur Schemaherstellung
DE3744258A1 (de) Verfahren zum verdrahten einer integrierten halbleiterschaltung
DE69811795T2 (de) Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
DE3916720A1 (de) Verfahren zur erweiterung eines dreistufigen regelmaessigen koppelfeldes
DE19741915A1 (de) Zwischenspeicheroptimierung in Hardware-Logikemulations-Systemen
DE10128770A1 (de) Verfahren zum Übertragen von Daten in ein Speicherzellenfeld und Schaltungsanordnung
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE10164839B4 (de) Ringoszillator
DE69626609T2 (de) Pipeline-datenverarbeitungsschaltung
DE2805940C2 (de) Elektronisches Steuersystem für Analogschaltungen
DE19612701C2 (de) Variable Verzögerungsschaltung
EP0231434A1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE19811591C2 (de) Taktsignal modellierende Schaltung mit negativer Verzögerung
EP1430321B1 (de) Elektronischer baustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee