DD293004A5 - Mos-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Abstract

Die Erfindung betrifft eine Anordnung und ein Verfahren zum Herstellen von MOS-Halbleiterbauelementen. Die Anordnung ist dadurch gekennzeichnet, dasz Metalleitbahnen ueber Kontaktinseln (14) aus Polysilizium * die in Siliziumdioxid (15) eingebettet sind, an Diffusionsgebieten (8) angeschlossen sind und bis unmittelbar an Gate-Elektroden (6 b) heranfuehren, oder dasz die Kontaktinseln (14) ueber einem Teil der Gate-Elektroden (6 b) angeordnet sind. Das Verfahren, ist dadurch gekennzeichnet, dasz Kontaktinseln (14) aus einer zweiten Polysiliziumschicht (10) gebildet werden, die ebenfalls als Diffusionsquelle zur Erzeugung von Source- und Drain-Gebieten (12; 13) dient. Fig. 9{Haftfestigkeit von Metalleitbahnen; Silicon-Gate-Technologie; Kontaktinsel aus Polysilizium; ebene Oberflaeche}

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein MOS-Halbleiterbauelement und ein Verfahren zu seiner Herstellung. Die Erfindung wird insbesondere bei der Herstellung von VLSI-Schaltkreisen angewendet.

Charakteristik der bekannten technischen Lösungen

Halbleiterbauelemente mit einem hohen Integrationsgrad sind universell einsetzbar. Für die Herstellung von Halbleiterbauelementen mit einem Integrationsgrad von mehr als einer Million Transistoren auf dem Halbleiterchip kommen für die Mikroelektronik hochentwickelte technologische Verfahren zur Anwendung. Mit diesen Verfahren ist es möglich, Strukturen unter 1 μητι auf dem Halbleiterchip zu realisieren.

Das Erhöhen des Integrationsgrades führt zu immer kleineren Strukturen auf dem Halbleiterchip, da die Größe des Halbleiterchips begrenzt ist. Die Abmessungen der aktiven Transistorbereiche können jedoch nicht unbegrenzt verkleinert werden, um Einschränkungen bezüglich der Spannungsverträglichkeit der Transistoren zu vermeiden.

Es ist deshalb notwendig, bei der Herstellung von Halbleiterbauelementen, insbesondere den Flächenbedarf passiver Einzelelemente einer integrierten Schaltung zu reduzieren. Dies ist hauptsächlich durch ein Verkleinern der Breite und der Sicherheitsabstände von Leitbahnen wie Diffusionsbahnen, Polysiliziumbahnen und Metalleitbahnen sowie durch ein Verkleinern der Kontaktflächen zwischen den verschiedenen Leitbahnsystemen und den notwendigen Überlappungen möglich.

Es ist bekannt, MOS-Transistoren vorzugsweise in Silicon-Gate-Technologie herzustellen („I.E.E.E. Spectrum", Oktober 1969, Seiten 28 bis 35).

Bei dieser Technologie wird zunächst auf einem Silizium-Halbleitersubstrat eine erste Isolatorschicht in Form einer Siliziumdioxidschicht (Feldoxid) gebildet, die nach ihrer Strukturierung Fenster mit den Abmessungen der herzustellenden MOS-Transistoren erhält. Anschließend wird in einem zweiten Oxydationsschritt eine weitere dünnere Siliziumdioxidschicht erzeugt, die die Stärke des Gateoxides festlegt. Danach wird eine Polysiliziumschicht aufgebracht. Zum Herstellen von Source- und Drain-Gebieten werden in die vorhandene Schichtstruktur Fenster eingebracht. Zwischen den Fenstern bleibt eine das Gate definierende Schichtfolge aus Siliziumdioxid und Polysilizium stehen.

Nach der Herstellung der Source- und Drain-Gebiete, beispielsweise durch Diffusion, wird die strukturierte Oberfläche mit einer weiteren Siliziumdioxidschicht versehen, in die Kontaktfenster zum Herstellen von Source- und Drain-Kontakten eingebracht werden. Anschließend wird in bekannter Weise eine Kontaktierung mit Aluminium vorgenommen.

Als nachteilig bei einer derartigen Herstellung von MOS-Transistoren wirkt sich die Lage des Gate-Kontaktes zu dem Source- und Drain-Gebiet aus. Ist der seitliche Abstand zwischen dem Gate-Kontakt und dem Source- und Drain-Gebiet zu groß, so wird die Steuerwirkung verringert. Überlappt der Gate-Kontakt das Source- und Drain-Gebiet, so ergibt sich eine zu große Gate-Kapazität gegen Source und Drain.

Weiterhin sind bei dieser Technologie drei fotolithografische Prozesse zum Herstellen der Gate-Elektrode aus Polysilizium, zum Herstellen von Source- und Drain-Kontakt und zum Herstellen einer Leitbahnschicht (Source-Drain-Kontakt, Gate-Elektrode), notwendig. Um Fehljustierungen der Schablonen bei diesen fotolithografischen Prozessen auszugleichen, sind die Gesamtabmessungen der herzustellenden MOS-Transistoren notwendigerweise größer als unter Zugrundelegung der jeweils nachweisbaren minimalen Strukturabmessungen. Dies macht sich insbesondere bei Halbleiterbauelementen mit einem hohen Integrationsgrad nachteilig bemerkbar, da die Transistorabmessungen zur Gewährleistung einer großen Packungsdichte klein sein müssen und Toleranzen bei der Maskierung die Transistorabmessungen vergrößern.

Auch entstehen steile Kontaktlochkanten durch die mit den üblichen Technologien im fotolithografischen Prozeß erzeugten Kontaktlöcher zu den Source- und Drain-Gebieten und zu den Gate-Elektroden aus Polysilizium. Diese steilen Kontaktlochkanten sind häufig die Ursache für Bedeckungsfehler, der über diese laufenden Metallschichten, so daß ein Aufreißen der Metallschichten begünstigt wird. Bauelementeausfälle sind die Folge.

Eine Erhöhung der Packungsdichte in MOS-Schaltkreisen ist durch die Anwendung von Technologien mit selbstjustierenden Kontakten zu erreichen. Die in der Literatur beschriebenen technologischen Varianten mit selbstjustierenden Kontakten werden bisher nur sehr begrenzt zur Halbleiterbauelementeherstellung genutzt.

In DE-OS 2739662 (H01 L-29/78) wird ein Verfahren beschrieben, bei dem die Gate-Elektrode und die Kontakte zu Source- und Drain-Gebiet durch einen fotolithografischen Prozeß erzeugt werden. Der Nachteil dieses Verfahrens besteht darin, daß neben maschinellen Problemen bei der Durchführung der Verfahrensschritte, ein maskenbedingter Minimalabstand zwischen Source- und Drain-Kontakt und Gate-Elektrode eingehalten werden muß. Das Verfahren ist somit für die Herstellung von Halbleiterbauelementen mit einem hohen Integrationsgrad ungeeignet, da die Transistorabmessungen zur Gewährleistung einer großen Packungsdichte klein sein müssen.

In DE-OS 3243125 (H 01 L-21/18) wird ein Verfahren mit selbstjustierenden Kontakten aus Polysilizium beschrieben. Das Verfahren hat den Nachteil, daß die Polysiliziumschicht im Gatebereich über einem Silizium-Halbleitersubstrat entfernt werden muß. Da sowohl Polysiliziumschichtreste als auch eine Anätzung des Silizium-Halbleitersubstrates im Gatebereich zum Ausfall von MOS-Transistoren führen, kann ein solches Verfahren nur eine niedrige Ausbeute an Gutbauelementen im Produktionsprozeß liefern.

Ebenfalls sind Herstellungsverfahren für MOS-Transistoren mit selbstjustierenden Kontakten in Journal Elektrochemical Society: Solid-State Science and Technology, 1978, Nr.3, S. 471 und in Journal Elektrochemical Society: Solid-State Science and Technology, 1981, Nr. 6, S. 1333 beschrieben. Bei diesen Verfahren wird eine Nitridschicht als maskierende Schicht (während der Oxydation) verwendet. Die Nitridschicht ist auch Bestandteil des Gateisolators. Diese Herstellungsverfahren sind in ihrer Anwendung begrenzt und auf viele Bauelementetypen nicht anwendbar.

Ziel der Erfindung

Ziel der Erfindung ist es, die Packungsdichte in VLSI-Schaltkreisen sowie die Ausbeute bei der Herstellung von MOS-Halbleiterbauelementen zu erhöhen.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, ein MOS-Halbleiterbauelement mit selbstjustierenden Kontakten herzustellen und ein Verfahren zu seiner Herstellung anzugeben.

Diese Aufgabe, ein MOS-Halbleiterbauelement mit selbstjustierenden Kontakten zu schaffen, bestehend aus einem Silizium-Halbleitersubstrat, in das Feldeffekttransistoren mit ihren Gate-Elektroden aus Polysilizium eingebettet sind, wird erfindungsgemäß dadurch gelöst, daß Metalleitbahnen über Kontaktinseln aus Polysilizium, die in Siliziumdioxid eingebettet sind, an Diffusionsgebieten, insbesondere an Source- und Drain-Gebieten, angeschlossen sind und daß die Kontaktinseln mit den Diffusionsgebieten verbunden sind und unmittelbar an die Gate-Elektroden heranführen oder daß die Kontaktinseln über einem Teil der Gate-Elektroden angeordnet sind.

Ein Kurzschluß zu den Gate-Elektroden wird zuverlässig dadurch vermieden, daß eine Oxidschicht aus Siliziumdioxid durch Oxydation der ersten Polysiliziumschicht gebildet wird, die einen elektrischen Kontakt zwischen den Kontaktinseln und den Gate-Elektroden unterbindet.

Die erfindungsgemäße Anordnung hat den Vorteil, daß die Packungsdichte und der Integrationsgrad erhöht werden. Die Aufgabe wird durch ein Verfahren zum Herstellen von MOS-Halbleiterbauelementen in der Silicon-Gate-Technologie erfindungsgemäß dadurch gelöst, daß nach dem Strukturieren einer ersten Polysiliziumschicht zu Polysiliziumbahnen mit Gate-Elektroden eine Gateisolatorschicht von der Oberfläche späterer Diffusionsgebiete abgeätzt und durch thermische Oxydation eine weitere Oxidschicht auf den späteren Diffusionsgebieten, den Polysililziumbahnen und den Gate-Elektroden gebildet werden.

Dann wird die weitere Oxidschicht auf den Polysiliziumbahnen und den Gate-Elektroden strukturiert, und dabei werden Zwischenkontaktlöcher zur Kontaktierung der Polysiliziumbahnen gebildet. Danach wird von der Oberfläche der späteren Diffusionsgebiete die weitere Oxidschicht abgeätzt. Über diese Schichtstruktur werden weiterhin eine zweite Polysiliziumschicht und darüber eine maskierende Schicht, vorzugsweise eine Siliziumnitridschicht, aufgebracht. Anschließend folgt die Dotierung der zweiten Polysiliziumschicht mittels Ionenimplantation durch die maskierende Schicht (Maskierung bei Oxydation) hindurch. Die Dotierung kann auch bereits vor dem Abscheiden der maskierenden Schicht erfolgen.

Dann werden mittels einer Hochtemperaturtemperung Source- und Drain-Gebiete erzeugt. Dabei wird die dotierte zweite Polysiliziumschicht als Dotantenquelle für die Diffusion der Dotanten zum Bilden der Diffusionsgebiete genutzt. Nach dem Strukturierender maskierenden Schicht, werden, wobei die maskierende Schicht auf späteren Kontaktinseln und auf späteren Verbindungsbahnen verbleibt, die unmaskierten Gebiete der zweiten Polysiliziumschicht zu Siliziumdioxid oxydiert. Danach wird die maskierende Schicht entfernt.

Abschließend wird eine Metallschicht aufgebracht und strukturiert. Damit ist das erfindungsgemäße Verfahren beendet, und es liegen MOS-Halbleiterbauelemente mit selbstjustierenden Kontakten vor.

Durch die Diffusion der Dotanten aus der zweiten Polysiliziumschicht in die Diffusionsgebiete wird ermöglicht, daß Diffusionsgebiete frei von Strahlenschäden entstehen und somit Kristallgitterveränderungen vermieden werden. Konstante Halbleiterbauelementepaare als auch eine stabile Ausbeute sind die Folge

Es ist zweckmäßig, daß als maskierende Schicht Siliziumnitrid verwendet wird.

Es ist auch zweckmäßig, daß als maskierende Schicht eine Doppelschicht aus Siliziumdioxid und Siliziumnitrid verwendet wird. Es erwies sich eine Arsen-Dotierung der zweiten Polysiliziumschicht als besonders günstig, da Arsen einen niedrigen Diffusionskoeffizienten besitzt. Außerdem führt eine hohe Arsen-Dotierung der zweiten Polysiliziumschicht zu einer deutlichen Erhöhung der Oxydationsrate, so daß die Umwandlung der unmaskierten Gebiete der zweiten Polysiliziumschicht in Siliziumdioxid mit geringerem Aufwand realisierbar ist.

Es erwies sich ebenfalls als zweckmäßig, daß die Bildung der Diffusionsgebiete bei einer Diffusionstemperatur von etwa 1000°C erfolgt.

Ist die maskierende Schicht eine Doppelschicht, so ist es günstig, nach dem Aufbringen der Siliziumdioxidschicht die zweite Polysiliziumschicht durch Ionenimplantation zu dotieren.

Es wurde gefunden, daß durch die thermische Oxydation über den späteren Diffusionsgebieten eine Oxidschicht erzeugt wird, die etwa im Verhältnis 1:5 dünner als die Oxidschicht ist, die über den Polysiliziumbahnen und den Gate-Elektroden (erste Polysiliziumschicht) erzeugt wird. Dies ist insbesondere auf die unterschiedliche Dotantenkonzentration in der ersten Polysiliziumschicht und in dem Silizium-Halbleitersubstrat sowie auf die niedrige Oxydationstemperatur zurückzuführen. Ein großer Oxiddickenunterschied ist mit hoher Phosphor-oder Arsen-Dotierung und niedriger Oxydationstemperatur zu erreichen. Die thermische Oxydation im Wasserdampf wird bei Normaldruck und Temperaturen von etwa 800°C oder auch bei Überdruck und Temperaturen von 600...800⁰C durchgeführt. Bei der thermischen Oxydation wird über den Polysiliziumbahnen und den Gate-Elektroden (erste Polysiliziumschicht) eine etwa 300 nm dicke Oxidschicht gebildet, die als Isolator dient. Es ist auch zweckmäßig, daß auf den Kontaktinseln und auf den Verbindungsbahnen ohne einen weiteren fotolithografischen Prozeß nach Entfernen der maskierenden Schicht durch Einlegieren eines hochtemperaturresistenten Metalles, beispielsweise Wolfram, in die zweite Polysiliziumschicht eine Schicht aus Silizid gebildet wird. Der Widerstand der Kontaktinseln und der Verbindungsbahnen sowie der Übergangswiderstand zur Metallschicht werden durch das Einlegieren des hochtemperaturresistenten Metalles verringert.

Neben den genannten Vorteilen, die das erfindungsgemäße Verfahren liefert, sind über die zweite Polysiliziumschicht auch Leitbahnen zur elektrischen Verbindung verschiedenster Schaltungskomponenten, insbesondere auch die Verbindungzwischen Polysiliziumbahn und Diffusionsbahn ohne Mehraufwand realisierbar.

Um die Vorteile einer zusätzlichen Leitbahnebene mit Kreuzung von Metalleitbahnen und Leitbahnen aus der zweiten Polysiliziumschicht voll nutzen zu können, ist eine zusätzliche Isolatorschicht, beispielsweise eine Phosphorsilikatglasschicht, erforderlich, die in bekannter Weise vor der Metallisierung auf der Halbleiterbauelementeoberfläche abgeschieden und mit Kontaktlöchern versehen wird.

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht in einer Veränderung des fotolithografischen Prozesses (Tonwertumkehrung).

Dort wo bisher ein Kontaktloch geätzt wurde, wird jetzt eine Kontaktinsel gebildet. Ein Unterätzen und eine Unteroxydation wirken bei der Kontaktinsel verkleinernd, während ein Kontaktloch dadurch größer wird. Es ist folglich möglich, ohne erhöhte Anforderungen an Lackmaskenmaße mit dem neuen Verfahren kleinere Kontaktflächen herzustellen und sowohl die Packungsdichte als auch den Integrationsgrad im Halbleiterbauelement zu erhöhen.

Das erfindungsgemäße Verfahren hat ebenfalls den Vorteil, daß Halbleiterbauelementeoberflächen mit Kontaktinseln, die in Oxid eingebettet sind, geringere Unebenheiten aufweisen als Halbleiterbauelementeoberflächen mit Kontaktlöchern. Das Aufreißen von über Kontaktinseln laufenden Metalleitbahnen wird vermieden, da die Halbleiterbauelementeoberfläche eben ist und keine Kontaktlochkanten aufweist.

Das erfindungsgemäße Verfahren liefert einen um die Dicke der zweiten Polysiliziumschicht vergrößerten Abstand zwischen Metallschicht und diffundiertem pn-übergang. Sowohl dadurch als auch durch die polykristalline Struktur der Kontaktinseln wird die Kurzschlußgefahr für den pn-übergang infolge Metall-Einlegierung reduziert.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.

In der zugehörigen Zeichnung zeigen Figur 1 bis Figur 9 den schematischen Querschnitt durch einen n-Kanal-Silicon-Gate-Transistor und eine Polysiliziumbahn die mit einer Gate-Elektrode aus Polysilizium verbunden ist, in wesentlichen Arbeitsschritten des erfindungsgemäßen Verfahrens.

Auf der Oberfläche eines aus p-Silizium bestehenden Halbleitersubstrates 1 wird nach dem bekannten PLANOX-Verfahren mittels einer dünnen Grundoxidschicht 2 und einer im ersten fotolithografischen Prozeß strukturierten ersten Siliziumnitridschicht 3 lokal Feldoxid 4 erzeugt (Figur 1).

Nach dem Entfernen der ersten Siliziumnitridschicht 3 und der Grundoxidschicht 2 durch naßchemisches Ätzen werden eine Gateisolatorschicht 5 gebildet sowie eine erste Polysiliziumschicht 6 abgeschieden und diese mit Phosphor dotiert. Im nachfolgenden fotolithografischen Prozeß wird die erste Polysiliziumschicht 6 strukturiert, um aus ihr Polysiliziumbahnen 6a mit Gate-Elektroden 6b zu bilden.

Bis zu diesem Verfahrensschritt unterscheidet sich das erfindungsgemäße Verfahren nicht von der Standard-Silicon-Gate-Technologie (SGT), und die bekannten Parameter können beibehalten werden.

Entsprechend dem erfindungsgemäßen Verfahren wird von der Oberfläche späterer Source- und Drain-Gebiete 12; 13 durch naßchemisches Ätzen die Gateisolatorschicht 5 entfernt und anschließend durch eine thermische Oxydation im Wasserdampf bei Normaldruck und einer Temperatur von etwa 800⁰C eine Oxidschicht 7 auf der strukturierten Oberfläche erzeugt. Dabei wird das Polysilizium 6 der Polysiliziumbahnen 6a mit Gate-Elektroden 6b oxydiert, so daß auf der Oberfläche der Polysiliziumbahnen 6a und der Gate-Elektroden 6b eine Oxidschicht 7a von etwa 300 nm Dicke, über den späteren Source-und Drain-Gebieten 12; 13 dagegen eine Oxidschicht 7 b von etwa 60nm Dicke aufwächst (Figur 2).

Die Differenz zwischen der über den Polysiliziumbahnen 6a und den Gate-Elektroden 6 b aufgewachsenen Oxidschicht 7 a und der über dem Halbleitersubstrat 1 aufgewachsenen Oxidschicht 7 b ist insbesondere auf die unterschiedliche Dotantenkonzentration in der ersten Polysiliziumschicht 6 und in dem Halbleitersubstrat 1 sowie auf die niedrige Oxydationstemepratur zurückzuführen.

Anschließend wird die Oxidschicht 7a strukturiert. Dabei werden Zwischenkontaktlöcher 9 zur Kontaktierung der Gate-Elektroden 6b über die Polysiliziumbahnen 6a erzeugt. Danach wird durch naßchemisches Ätzen die Oxidschicht 7 b von späteren Diffusionsgebieten 8, insbesondere von den Source- und Drain-Gebieten 12; 13, entfernt. Bei diesem Ätzvorgang wird die Oxidschicht 7a über den Polysiliziumbahnen 6a und den Gate-Elektroden 6b um etwa 100nm abgedünnt. Danach werden auf der strukturierten Oberfläche ganzflächig eine zweite Polysiliziumschicht 10 mit einer Dicke von etwa 200 nm sowie über diese eine zweite Siliziumnitridschicht 11 a mit einer Dicke von etwa 50 nm abgeschieden (Figur 3). Die zweite Siliziumnitridschicht 11a dient als maskierende Schicht bei der thermischen Oxydation. Durch die Siliziumnitridschicht 11a hindurch wird anschließend Arsen implantiert. Da dieser Implantationsschritt zur Dotierung sowohl der zweiten Polysiliziumschicht 10 als auch der späteren Source- und Drain-Gebiete 12; 13 dient, ist die Implantationsdosis gegenüber den Standardverfahren auf Dosiswerte von etwa 1 χ 10¹⁶cm~²zu erhöhen (Figur4).

Nach der Implantation werden durch eine Hochtemperaturtemperung bei etwa 1000⁰C in Inertgas mittels Dotantendiffusion die Source- und Drain-Gebiete 12; 13 erzeugt. Dabei wirkt die dotierte zweite Polysiliziumschicht 10 als Dotantenquelle für die Diffusion zum Bilden der Diffusionsgebiete 8 (Figur 5).

Danach schließt sich wiederum ein fotolithografischer Prozeß an, der zum Strukturieren der zweiten Siliziumnitridschicht 11 a dient. Dabei wird, durch selektives Ätzen die zweite Siliziumnitridschicht 11 a so entfernt, daß diese nur auf späteren Kontaktinseln 14 und späteren Verbindungsbahnen 16 verbleibt (Figur 6).

Nun folgt eine weitere Oxydation. Dieunmaskierten Gebiete der zweiten Polysiliziumschicht 10 werden zu Siliziumdioxid 15 oxydiert. Die Oxydation der zweiten Polysiliziumschicht 10 wird bei relativ niedrigen Temperaturen durchgeführt, um eine unerwünschte Nachdiffusion der Dotanten zu vermeiden. Deshalb wird vorzugsweise zum Oxydieren der zweiten Polysiliziumschicht 10 eine Hochdruckoxydation im Wasserdampf (75 kPa, 800°C, 30 min) angewendet. Mittels der Hochdruckoxydation im Wasserdampf wird die etwa 200 nm dicke zweite Polysiliziumschicht 10 in eine etwa 400 nm dicke Siliziumdioxidschicht 15 umgewandelt (Figur 7).

Neben der Hochdruckoxydation, deren Anwendung mit den erforderlichen technischen Ausrüstungen kostspielig ist, ist auch unter Normaldruckbedingungen die vollständige Umwandlung der zweiten Polysiliziumschicht 10 in Siliziumdioxid 15 möglich.

Auf Grund der zu niedrigen Oxydationsrate bei Temperaturen unterhalb 850°C ist die Dicke der zu oxydierenden zweiten Polysiliziumschicht 10 dann jedoch begrenzt. Bei Anwendung der Oxydation unter Normaldruckbedingungen ist es deshalb vorteilhaft, die Gebiete mit der zu oxydierenden zweiten Polysiliziumschicht 10 vor der Oxydation auf etwa die Hälfte ihrer Ausgangsschichtdicke abzudünnen.

Durch den nachfolgenden Verfahrensschritt wird mit einem selektiv wirkenden Ätzmittel die verbliebene zweite Siliziumnitridschicht 11 a von der Oberfläche der zweiten Polysiliziumschicht 10, den Kontaktinseln 14 und den Verbindungsbahnen 16 entfernt.

Als nächster Verfahrensschritt folgt in bekannter Weise die Abscheidung einer Phosphorsilikatglasschicht 17. Sie dient als Isolator und gleichzeitig zum Schutz der Halbleiterbauelementeoberfläche vor äußeren Einflüssen, wie beispielsweise Verunreinigungen und Kratzern.

Die Phosphorsilikatglasschicht 17 wird im nachfolgenden fotolithografischen Prozeß zum Öffnen von Kontaklöchern 18 strukturiert, um über die zweite Polysiliziumschicht 10 die Elektrodenanschlüsse zu den Source-und Drain-Gebieten 12; 13 und zu den Gates 6b zu kontaktieren. Dabei wird insbesondere durch die Oxidschicht 7a und die Siliziumdioxidschicht 15 über den Gate-Elektroden 6b bei Fehljustierung von Schablonen, eine ungewollte Kontaktierung anderer Bereiche der Halbleiterbauelementeoberfläche ausgeschlossen (Figur 8).

Nach dem Strukturieren der Phosphorsilikatglasschicht 17 wird eine Aluminiumschicht 19 auf der strukturierten Oberfläche abgeschieden. Im Anschluß daran wird die Aluminiumstrukturierung in bekannter Weise fortgesetzt und führt zu dem in Figur 9 dargestellten fertigen MOS-Halbleiterbauelement mit selbstjustierenden Kontakten.

Die Erfindung kann in analoger Weise zur Herstellung von p-Kanal-MOS-Halbleiterbauelementen und CMOS-Halbleiterbauelementen benutzt werden.

Claims (15)

1. MOS-Halbleiterbauelement bestehend aus einem Silizium-Halbleitersubstrat, in das Feldeffekttransistoren mit ihren Gate-Elektroden aus Polysilizium eingebettet sind, gekennzeichnet dadurch, daß Metalleitbahnen über Kontaktinseln (14) aus Polysilizium (10),diein Siliziumdioxid (15) eingebettet sind, an Diffusionsgebieten (8) angeschlossen sind und daß die Kontaktinseln (14) mit den Diffusionsgebieten (8) verbunden sind und bis unmittelbar an die Gate-Elektroden (6b) heranführen.

2. Anordnung nach Anspruch 1, gekennzeichnet dadurch, daß die Kontaktinseln (14) über einem Teil der Gate-Elektroden (6 b) angeordnet sind.

3. Verfahren zum Herstellen von MOS-Halbleiterbauelementen in der Silicon-Gate-Technologie, gekennzeichnet dadurch, daß nach dem Strukturieren einer ersten Polysiliziumschicht (6) zu Polysiliziumbahnen (6a) mit Gate-Elektroden (6b) eine Gateisolatorschicht (5) von der Oberfläche späterer Diffusionsgebiete (8) abgeätzt und auf dieser Schichtstruktur Oxidschichten (7a; 7 b) gebildet werden, daß die Oxidschicht (7a) strukturiert und Zwischenkontaktlöcher (9) auf den Polysiliziumbahnen (6a) gebildet werden, daß von der Oberfläche der späteren Diffusionsgebiete (8) die Oxidschicht (7 b) abgeätzt wird und daß über diese Schichtstruktur weiterhin eine zweite Polysiliziumschicht (10) und darüber eine maskierende Schicht (11) aufgebracht, mit Ionenimplantation die zweite Polysiliziumschicht (10) durch die maskierende Schicht (11) hindurch dotiert, Source -und Drain-Gebiete (12; 13) durch eine Hochtemperaturtemperung erzeugt, nach dem Strukturieren der maskierenden Schicht (11) die unmaskierten Gebiete der zweiten Polysiliziumschicht (10) zu Siliziumdioxid (15) oxydiert und die maskierende Schicht (11) entfernt werden.

4. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß vordem Abscheiden der maskierenden Schicht (11) die zweite Polysiliziumschicht (10) dotiert wird.

5. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß als maskierende Schicht (11) Siliziumnitrid (11a) verwendet wird.

6. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß als maskierende Schicht (11) eine Doppelschicht aus Siliziumdioxid und Siliziumnitrid verwendet wird.

7. Verfahren nach Anspruch 3 und 6, gekennzeichnet dadurch, daß nach dem Bilden der Siliziumdioxidschicht die zweite Polysiliziumschicht (10) dotiert wird.

8. Verfahren nach Anspruch 3,4 und 7, gekennzeichnet dadurch, daß die zweite Polysiliziumschicht (10) mit Arsen dotiert wird.

9. Verfahren nach Anspruch 3 bis 8, gekennzeichnet dadurch, daß die Bildung der Diffusionsgebiete (8) bei einer Diffusionstemperatur von etwa 1000⁰C erfolgt.

10. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß mit der thermischen Oxydation über den späteren Diffusionsgebieten (8) eine Oxidschicht (7 b) erzeugt wird, die etwa im Verhältnis 1:5 dünner als die Oxidschicht (7 a) ist, die über den Polysiliziumbahnen (6a) und den Gate-Elektroden (6b) erzeugt wird.

11. Verfahren nach Anspruch 3 und 10, gekennzeichnet dadurch, daß die thermische Oxydation zur Bildung der Oxidschichten (7a; 7 b) im Wasserdampf, bei Normaldruck und Temperaturen von etwa 800⁰C durchgeführt wird.

12. Verfahren nach Anspruch 3 und 10, gekennzeichnet dadurch, daß die thermische Oxydation zur Bildung der Oxidschichten (7a; 7b) im Wasserdampf, bei Überdruck und Temperaturen von 600...800⁰C durchgeführt wird.

13. Verfahren nach Anspruch 3 bis 12, gekennzeichnet dadurch, daß nach dem Entfernen der maskierenden Schicht (11) durch Einlegieren eines hochtemperaturresistenten Metalles in die zweite Polysiliziumschicht (10) eine Schicht aus Silizid gebildet wird.

14. Verfahren nach Anspruch 3 bis 13, gekennzeichnet dadurch, daß nach dem Entfernen der maskierenden Schicht (11) eine Phosphorsilikatglasschicht (17) aufgebracht und strukturiert wird.

15. Verfahren nach Anspruch 3 bis 14, gekennzeichnet dadurch, daß eine Metallschicht nach dem Entfernen der maskierenden Schicht (11) oder nach dem Strukturieren der Phosphorsilikatglasschicht (17) aufgebracht und strukturiert wird.

Hierzu 3 Seiten Zeichnungen