DD276963A1

DD276963A1 - SHIFT ARRANGEMENT IN A MULTILLANGE AD CONVERTER

Info

Publication number: DD276963A1
Application number: DD32171188A
Authority: DD
Inventors: Wilfried Fiegenbaum
Original assignee: Erfurt Mikroelektronik
Priority date: 1988-11-11
Filing date: 1988-11-11
Publication date: 1990-03-14

Abstract

Die Erfindung betrifft einen integrierenden AD-Umsetzer mit geringem Umsetzungsfehler und beinhaltet eine reduzierte Fehlerwirksamkeit unvollkommener Umschalter- und Quelleigenschaften. Erfindungsgemaess ist ein vor einem Integrator (7, 13, 14) angeordneter Vergleichsumschalter (6) fuer Verbindungen mit dem Eingangsanschluss (1) oder mit einer Referenzquelle (5) angeordnet. Mittels einer Kompensationsanordnung (10) mit zwei Eingaengen (15, 15), einem Ausgang (16), einem Umschalter (18), Verstaerkern (17, 17) sowie einem Kompensationswiderstand (19) wird der Vergleichsumschalter (6) fuer jeden Signalweg derart umsteuerbar ueberbrueckt, dass durch diesen kein Strom fliesst. Die Verstaerkungsfaktoren (17, 17) haengen vom Werteverhaeltnis des Kompensationswiderstandes (19) zu dem des Integrationswiderstandes (7) ab. Die erfindungsgemaesse Loesung fuer Zweiflanken-AD-Umsetzer ist auf andere Mehrflankenumsetzer uebertragbar und vor allem in elektronischen Messeinrichtungen anwendbar. Fig. 1The invention relates to an integrating AD converter with low conversion error and includes a reduced error efficiency of imperfect switch and source characteristics. According to the invention, a comparison switch (6) arranged in front of an integrator (7, 13, 14) is arranged for connections to the input terminal (1) or to a reference source (5). By means of a compensation arrangement (10) having two inputs (15, 15), an output (16), a changeover switch (18), amplifiers (17, 17) and a compensation resistor (19), the comparison switch (6) is reversible for each signal path bridged that flows through this no electricity. The amplification factors (17, 17) depend on the value ratio of the compensation resistor (19) to that of the integration resistor (7). The solution according to the invention for two-flank AD converters can be applied to other multi-flank converters and can be used, above all, in electronic measuring systems. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Field of application of the invention

Die Erfindung betrifft eine Umschaltanordnung in einem Mehrflanken-Analog-Digital(AD)-Umsetzer mit integrierenden Eigenschaften bei geringem Umsetzungsfehler und ist vor allem in Geräten und Baugruppen der digitalen Meßtechnik, der Automatisierungstechnik und in komplexen Testeinrichtungen anwendbar.The invention relates to a switching arrangement in a multi-edge analog-to-digital (AD) converter with integrating properties with low conversion errors and is particularly applicable in devices and assemblies of digital measurement technology, automation technology and complex test equipment.

Characteristic of the known state of the art

Präzisions-A-D-Umsetzer finden zur digitalen Messung analoger Größen Anwendung. Zwecks Ermittlung des Umsetzungsergebnisses als digitalen Meßwert findet ein direkter oder indirekter Vergleich der analogen Eingangsgröße mit einer Umsetzungsreferenz statt (G. Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin 1987). Der eigentlichen A-D-Umsetzung geht hierzu im allgemeinen eine betriebsarten- und bereichsabhängig normierende Wandlung der analogen Eingangsgröße in eine A-D-Umsetzungsgröße (Spannung oder Strom) voraus.Precision A-D converters are used for the digital measurement of analog quantities. In order to determine the conversion result as a digital measured value, a direct or indirect comparison of the analog input variable with a conversion reference takes place (G. Sahner, Digitale Messverfahren, VEB Verlag Technik, Berlin 1987). The actual A-D conversion is generally preceded by a mode-dependent and area-dependent normalizing conversion of the analog input variable into an A-D conversion variable (voltage or current).

Abhängig vom A-D-Umsetzungsverfahren setzt ein Vergleich von Umsetzungs- und Referenzgröße unterschiedliche analoge Umschaltmittel für Spannungen oder Ströme voraus. Der Vergleich schließt auch den Modus der Signalbewertung ein, das für Präzisions-A-D-Umsetzer im Interesse ausreichender Störunterdrückung zu integrierenden Umsetzungsverfahren führt (H.Zander; Analog-Digital-Wandler in der Praxis; Verlag Markt und Technik, Haar b. München 1983). Allgemein bekannt und vielfach variiert sind das Zweiflankenverfahren (dual slope; DE-OS 2111393, G01 г 19/26) und das Dreiflankenverfahren (triple slope; DE-OS 1762465,21 a 1-36/00). Variationen betreffen vor allem die Offsetkorrektur (Digitalvoltmeter 1006; Gerätebeschreibung 1987; Mikroelektronik „Karl Marx" Erfurt) und Maßnahmen zur Kennlinienlinearisierung, um Auswirkungen (Nichtlinearität) infolge dielektrischer Nachwirkungen des Integrationskondensators zu verringern, im allgemeinen mittels teilweiser oder mehrfacher Vorabentladung (A. Goakin; A fast reading, high-resolution voltmeterthat calibrates itself automatically; Hewlett-Packard-Journal, 1977, H. 2, S11-19) und (Anonym; Präzision mit Komfort; Fortschritte bei selbstkalibrierenden Digitalmultimetern; Elektronik-Journal 1/2 1988, S.23-25) oder linearisierender nichtlinearer Kompensationsmaßnahmen.Depending on the A-D conversion method, a comparison of conversion and reference size requires different analog switching means for voltages or currents. The comparison also includes the mode of signal evaluation, which leads to implementation methods to be integrated for precision AD converters in the interest of sufficient interference suppression (H.Zander; analog-to-digital converter in practice; Verlag Markt und Technik, Haar b. , The two-flank method (dual slope, DE-OS 2111393, G01 19/26) and the triple-flank method (triple slope, DE-OS 1762465,21 a 1-36 / 00) are generally known and widely varied. Variations mainly concern the offset correction (digital voltmeter 1006, device description 1987, microelectronics "Karl Marx" Erfurt) and characteristic linearization measures to reduce effects (non-linearity) due to dielectric effects of the integration capacitor, generally by means of partial or multiple pre-discharge (A. Goakin; Hewlett-Packard-Journal, 1977, H. 2, S11-19) and (Anonymous: Precision with Convenience; Advances in Self-Calibrating Digital Multimeters; Electronic Journal 1/2 1988, p .23-25) or linearizing nonlinear compensation measures.

Vor allem das integrierende Zweiflanken-Verfahren hat wegen seiner Einfachheit und der theoretischen Unabhängigkeit von Widerstandseigenschaften - abgesehen von der Referenzaufbereitung - große Verbreitung gefunden, insbesondere auch in Form von Schaltkreisen (Analog-Digital-Wandlerschaltkreise C500D und C504D; TGL 43084 und 43268). Mittels aufeinanderfolgender Aufladung des Integrationskondensators aus der umzusetzenden Eingangsspannung und nachfolgender Entladung aus der Referenzspannung über den gleichen Integrationswiderstand ergibt sich über die Messung der Entladezeit das digitale Umsetzungsergebnis.Above all, the integrating two-flank method has been widely used because of its simplicity and the theoretical independence of resistance properties - apart from the reference processing, especially in the form of circuits (analog-to-digital converter circuits C500D and C504D, TGL 43084 and 43268). By means of successive charging of the integration capacitor from the input voltage to be converted and subsequent discharge from the reference voltage via the same integration resistance, the digital conversion result is obtained via the measurement of the discharge time.

Die theoretische Unabhängigkeit von Widerstandseigenschaften ist durch widerstandsmäßig unvollkommene Eigenschaften des Vergleichsumschalters, der den Integrationswiderstand gemäß dem zeitlichen Ablauf nacheinander mit dem Signaleingang und dem Referenzeingang des eigentlichen A-D-Umsetzers verbindet, gestört. Während eine Störung aus der Ungleichheit beider Signalwegdurchlaßwiderstände (eingeschalteter Zustand von Feldeffekttransistoren) eingeeicht werden kann, entsteht die dominierende und nichtlinear wirkende Störung aus einer Stromabhängigkeit dieser Durchlaß-Widerstände.The theoretical independence of resistance properties is disturbed by resistance imperfect characteristics of the comparison switch, which connects the integration resistance according to the time sequence sequentially to the signal input and the reference input of the actual A-D converter. While a disturbance can be accommodated by the inequality of both signal path forward resistors (on-state of field effect transistors), the dominant and nonlinear disturbance arises from a current dependence of these forward resistors.

In gleicher Weise nichtlinear wirken stromabhängige Quellwiderstände vor dem Signal- und Referenzeingang, d. h. jene des eingangsseitigen normierenden Wandlers und der Referenzquelle. Für letztereist als weitere Fehlerquelle der A-D-Umsetzung eine thermisch-elektrische Wechselwirkung mit zeitlich trägem Umschwingverhalten wirksam, wenn der langzeitige Mittelwert des Rückladestromes, der abhängig von der Eingangsspannung ist, die Referenzspannung beeinflußt, beispielsweise bei unmittelbarer Rückladung aus einer Referenz-Z-Diodenspannung ohne bewertende Widerstände.In the same way, non-linear current-dependent source resistances act before the signal and reference input, ie. H. those of the input side normalizing transducer and the reference source. For the latter, as a further source of error in the AD conversion, a thermal-electrical interaction with time-delayed transient response is effective when the long-term average of the recharge current, which is dependent on the input voltage, affects the reference voltage, for example, in the case of direct recharge from a reference Zener diode voltage without evaluating resistances.

Bezüglich der unvollkommenen Schaltereigenschaften als Fehlerquelle der A-D-Umsetzung (Nichtlinarität) gilt das zum Zweiflankenverfahren Gesagte auch zu den anderen Mehrflankenverfahren; im allgemeinen sind dann jedoch noch zusätzlich unvollkommene Widerstandseigenschaften wirksam.With regard to the imperfect switch characteristics as a source of error in the A-D conversion (nonlinearity), what has been said about the two-flank method also applies to the other multi-slope methods; In general, however, then in addition imperfect resistance properties are effective.

Der Nachteil für integrierende Mehrflankenverfahren zur A-D-Umsetzung besteht also in der Fehlerauswirkung sowohl unvollkommener Schaltereigenschaften (Durchlaß-Widerstände) als auch der nicht zu vernachlässigenden Quellwiderstände.The disadvantage of integrating multi-slope methods for A-D conversion is thus the fault effect of both imperfect switch characteristics (forward resistances) and the non-negligible source resistances.

Dadurch wird die Realisierbarkeit von A-D-Umsetzern mit geringem Umsetzungsfehler begrenzt.This limits the feasibility of low-conversion A-D converters.

Object of the invention

Es ist das Ziel der Erfindung, Schaltungsanordnungen zur integrierenden A-D-Umsetzung nach dem Mehrflankenverfahren hinsichtlich der Verringerung des Gesamtfehlers zu verbessern.It is the object of the invention to improve circuit arrangements for integrating A-D conversion according to the multi-slope method with regard to the reduction of the total error.

-3- 276S:-3- 276S:

Explanation of the essence of the invention

Aufgabe der Erfindung Ist es, eine Umschaltanordnung in einem Mehrflanken-A-D-Umsetzer mit integrierenden Eigenschaft ^ И bei geringem Umsetzungsfehlerzu schaffen, mittels der die Fehlerauswirkung unvollkommener Umschalter- und Quelleigenschaften verringert ist.OBJECT OF THE INVENTION It is to provide a switching arrangement in a multi-edge A-D converter with low conversion error integrating property, which reduces the error impact of imperfect switch and source characteristics.

Diese Aufgabe wird erfindungsgemäß mit einer Umschaltanordnung in einem Mehrflanken-A-D-Umsetzer mit einem eingangsseitigen Vergleichsumschalter, einer steuerbaren Referenzquelle und einer ausgangsseitigen integrierenden Digrtalisieranordnung sowie mit einem Eingangsanschluß, einem Ausgangsanschluß und einem Bezugspotential dadurch gelöst, daß eine parallel zum Vergleichsumschalter angeordnete Kompensationsanordnung eingangsseitig einerseits mit dem Eingangsanschluß und andererseits mit einem Referenzausgang der Referenzquelle, ausgangsseitig mit dem Ausgangsanschluß des Vergleichsumschalters und einem der Digitalisieranordnung eingangsseitig zugeordneten Integrationswiderstand und bezugsseitig mit dem Bezugspotential verbunden ist. Bezüglich interner Umschaltmittel (Kompensationsumschalter) ist die Kompensationsanordnung derart verbunden und gesteuert, daß über eingangsseitige Verstarker und einen ausgangsseitigen Kompensationswiderstand jeweils jener Signalweg gebildet ist, der zum gleichzeit icj durchlässigen Signalweg im Vergleichsumschalter parallel angeordnet ist.This object is achieved with a switching arrangement in a multi-edge AD converter with an input-side comparison switch, a controllable reference source and an output side integrating Digrtalisieranordnung and with an input terminal, an output terminal and a reference potential in that a parallel to the comparison switch arranged compensation arrangement on the input side on the one hand the input terminal and on the other hand with a reference output of the reference source, the output side to the output terminal of the Vergleichumschalters and one of the digitizer input side associated integration resistor and the reference side is connected to the reference potential. With regard to internal switching means (compensation switch), the compensation arrangement is connected and controlled in such a way that in each case that signal path is formed via input-side amplifier and an output-side compensation resistor which is arranged parallel to the simultaneously icj permeable signal path in the comparison switch.

Es ist vorteilhaft, daß innerhalb der Kompensationsanordnung die Verstärkungsfaktoren der eingangsseitigen, auf Bezugspotential bezogenen Verstärker untereinander gleich und jeweils gleich dem um eins erhöhten Widerstandswerteverhältnis aus dem Kompensationswiderstand-als Zähler-und dem Integrationswiderstand-als N en л и sowie von positivem Vorzeichen (nichtinvertierend) sind.It is advantageous that, within the compensation arrangement, the amplification factors of the input side, related to reference potential amplifiers are identical and each equal to about one increased resistance value ratio of the compensation resistance as counter and the integration resistor as N s л и and of positive sign (non-inverting) are.

Es ist zweckmäßig, daß der Widerstandswert des Kompensationswiderstandes gleich jenem des Integrationswiderstande= und der Verstärkungsfaktor der Verstärker jeweils zwei beträgtIt is appropriate that the resistance value of the compensation resistor is equal to that of the integration resistor = and the amplification factor of the amplifiers is two in each case

Vorteilhaft ist, daß die vor dem Eingangsanschluß wirksamen Quellwiderstände der Referenzquelle und vorzugsweise e м & S normierenden Wandlers für eine analoge Eingangsgröße wertemäßig wesentlich - mindestens 10Ofach - kleiner als der Kompensationswiderstand oder von konstantem, aussteuerungsunabhängigem Widerstandswert sind, da sich hierdurch d ί? Kompensationsgenauigkeit infolge leichter Verstirkermitkopplung verringert, sofern diese Mitkopplung nicht in die Verstärkungsbemessung einbezogen ist (bei konstantem Quellwiderstand).It is advantageous that the effective before the input terminal source resistors of the reference source and preferably e м & S normalizing transducer for an analog input value substantially significantly - at least 10Ofach - smaller than the compensation resistor or constant, control independent resistance value, since this d ί? Compensating accuracy reduced due to easy Verstirkermitcoupling, if this positive feedback is not included in the gain design (with constant source resistance).

Oas Zwerflanken-Verfahren der A-D-Umsetzung geht von einer Aufintegrationszeit konstanter Dauer und einer von der Eingangsspannung abhängigen Abintegrationszeit bis zum Nulldurchgang aus, wobei letztere gemessen wird und den Ausgangsdigrtalwert als Umsetzungsergebnis ergibt. Dazu vermittelt der Vergleichsumschalter während der Auf- und Abintegrationszeit die jeweilige Verbindung des Integrationswiderstandes mit dem Eingangeanschluß oder mit der Referenzquelle. Der Integrationswiderstand ist eingangsseitiger Bestandteil eines Integrators (kapazitiv gegengekoppelter Operationsverstärker), dessen Ausgangsspannung hinsichtlich des Zeitpunktes und der Richtung ihres Nulldurchganges ѵол einem Komparator überwacht wird, woraus mit bekannten digitalen Mitteln Steuerinformationen für die Referenzspannuη ς (Polarität, ZuschaRdauer) und die Zeitintervallmessung abgeleitet werden.The Zwerflanken method of AD conversion is based on a Aufintegrationszeit constant duration and an input voltage dependent Abintegrationszeit to the zero crossing, the latter is measured and gives the Ausgangsdigrtalwert as a result of conversion. For this purpose, the comparison switch during the up and Abintegrationszeit mediates the respective connection of the integration resistor with the input terminal or with the reference source. The integration resistor is an input component of an integrator (capacitive negative feedback operational amplifier) whose output voltage is monitored with respect to the time and direction of their zero crossing ѵол a comparator, from which control information for the Referenzspannuη ς (polarity, ZuschaRdauer) and the time interval measurement are derived with known digital means.

Unterschiedliche, vor allern stromabhängige Durchlaß-Widerstände der beiden Signalwege innerhalb des Vergleichsumschalters ergeben A-D-Umsetzungsfehler, von denen die nichtlineare Kennlinienveränderung besonders sto re weil nicht kompensierbar ist Diese Fehlerauswirkungen unzureichenderfFET-lSchaltereigenschaften werden mittels der Kompensationsanordnung mit unkritischen Schaltungsmitteln dadurch nahezu beseitigt, daß bezüglich des Ausgangsanschlusses des Vergleichsumschalters immer ein solcher Strom aus oder zu der Kompensationsanordnung f I Ie β daß dadurch der Strom In den oder vom Integratorwiderstand im Vergleichsumschalter gerade kompensiert wird. Dazu sind °Ί e Verstärkungsfaktoren auf die Widerstände (Kompensations- und Integrationswiderstand) abgestimmt und die Verstarker potentialmäßig auf das anderseitige Potential des Integrationswiderstandes (virtuelles Bezugspotential) bezogen. Fehlender-d.h. kompensierter-Strom durch den Vergleichsumschalter macht neben den Schalterdurchlaßwiderstanden а ц die Quellwiderstände vor dem Signal- und dem Referenzanschluß in gleichem Sinne unkritisch (fehlerunwirksam) und verhindert thermisch-elektrische Wechselwirkungen in der Referenzquelle als weitere Fehlerquelle der A-D-Umsetzung In einer Schaltungsanordnung für das Dreiflankenverfahren mit einem parallel zum Integrationswiderstand an der Digitalisierungsanordnung angeschlossenen Referenzwiderstand und einem zwischen diesem und der Referenzquelle angeordneten Referenzscharter ist es vorteilhaft, daß zwischen der Verbindung des Referenzwiderstandee und des Referenzscharters einerseits und dem Ausgang des zweiten Verstärkers, der eingangsseitig dem mit dem Referenzschalter verbundenen Referenzausgang der Referenzquelle nachgesetzt ist, andererseits die Reihenschaltung eines Kompensationsschalters und eines weiteren Kompensationswiderstandes angeordnet und zugleich mit dem Referenzsch zlftpr aktiviert ist und daß das Widerstandswerteverhältnis aus dem weiteren Kompensationswiderstand und dem Referenzwiderstand gleich dem um eins verminderten Verstärkungsfaktor des zugeordneten zweiten Verstärkers und vorzugsweise gleich jenem Widerstandeverhältnis aus dem Kompensationswiderstand und dem Integrationswiderstand :· f dieser Anordnung wird der Durchlaßstrom durch den Referenzschalter, d. h. für die beschleunigte Rückladungsphase gem α ' dem Dreiflanken-Verfahren, kompensiert. Diese Vorgehensweise ist in analoger Weise auf abgeleitete Mehrflanken-A-D-Umsetzer übertragbar, beispielsweise mit wiederholter Entladung schon während der Aufintegrationsphase. Es ist vorteilhaft, daß eine Kompensationsanordnung ein- und ausgangsseitig mit dem Ausgangsanschluß des Vergleichsumschalters und dem Integrationswiderstand verbunden ist und nur einen eingangsseitig über den Kompensationswiderstand mit seinem eigenen Ausgang verbundenen weiteren Verstärker aufweist. Es ist zweckmäßig, daß innerhalb der Kompensationsanordnung anstelle des mit der Referenzquelle verbundenen zweiten Verstärkers mehrere Verstärker angeordnet und eingangsseitig jeweils mit einem von verschiedenen - zeitlich Vorzugs wei ς e konstanten - Referenzpotentialen innerhalb der Referenzquelle verbunden sind und daß diesen Verstärkern nachgesetzte Umschalter die Verbindung mit dem ausgangsseitigen Kompensationswiderstand in Zuordnung zu einer am Referenzaus verfügbaren — aus einem der Referenzpotentiale jeweils aktivierten-zeitabhängigen Referenzspannung derart realisieren daß über dem innerhalb der Kompensationsanordnung jeweils aktivierten Signalweg kein Spannungsabfall entsteht. Es kann ebenfalls zweckmäßig sein, daß anstelle der gesteuerten Referenzspannung aus der Referenzquelle innerhalb de Kompensationsanordnung vorhandene und um den voraussetzungsgemäßen Verstärkungsfaktor größere Kompensationsspannungen verfügbar und polaritätsgerecht in analoger Weise synchron zuschaltbar sind.Different inverse before Allern passage-resistances of the two signal paths within the comparison switch yield AD-conversion error, of which the non-linear characteristic change particularly sto re because not be compensated These error effects unzureichenderfFET-lSchaltereigenschaften are thereby nearly eliminated by means of the compensation arrangement with non-critical circuit means that with respect to the Output terminal of the Vergleichumschalters always such a current from or to the compensation arrangement f I Ie β that the current In or from the integrator resistance in the comparison switch is just compensated. For this purpose, ° Ί e amplification factors are matched to the resistors (compensation and integration resistance) and the amplifiers have a potential related to the other side potential of the integration resistor (virtual reference potential). Missing-ie compensated-current through the Vergleichumschalter makes next to the Schalterdurchlaßwiderständen a ц the source resistances before the signal and the reference terminal in the same sense uncritical (error ineffective) and prevents thermal-electrical interactions in the reference source as a further source of error of the AD conversion In a circuit arrangement it is advantageous for the three-flank method with a reference resistor connected in parallel to the integration resistor to the digitizing arrangement and a reference switch arranged therebetween and the reference source that the connection between the Referenzwiderstandee and the Referenzscharters one hand, and the output of the second amplifier, the input side connected to the reference switch Referenced reference output of the reference source, on the other hand, arranged in series with a compensation switch and another compensation resistor and at the same time with the Referenzsch zlftpr is activated and that the resistance value ratio of the further compensation resistor and the reference resistance equal to the one by one gain of the associated second amplifier and preferably equal to that resistance ratio of the compensation resistor and the integration resistance: f of this arrangement, the forward current through the reference switch, ie the accelerated recycle phase according to α ' the three-flank method, compensated. This procedure can be transferred in an analogous manner to derived multi-edge AD converters, for example with repeated discharge even during the integration phase. It is advantageous that a compensation arrangement on the input and output side is connected to the output terminal of the comparison switch and the integration resistor and has only one input side via the compensation resistor connected to its own output further amplifier. It is expedient that arranged within the compensation arrangement instead of connected to the reference source the second amplifier a plurality of amplifiers and the input side in each case with a different - are connected to reference potentials within the reference source and in that nachgesetzte these amplifiers switch the connection with the - constant time preference wei ς e output compensation resistor in association with an available at Referenzaus - from one of the reference potentials each activated-time-dependent reference voltage realized in such a way that over the within the compensation arrangement respectively activated signal path no voltage drop. It may also be expedient that, instead of the controlled reference voltage from the reference source within the compensation arrangement, compensation voltages which are larger and larger by the assumption amplification factor are available and can be switched synchronously synchronously in an analogous manner.

Vorteilhaft kann auch sein, daß innerhalb der Kompensationsanordnung nur der erste Verstarker angeordnet ist und daß vorzugsweise Einstellmittel in der Verbindung zwischen dem Referenzausgang und dem Vergleichsumschalter angeordnet sind Der Vorteil der erfindungsgemaßen Losung besteht darin, daß mittels dieser Umschaltanordnung in einem Mehrflanken-A-D-Umsetzer mit integrierenden Eigenschaften und geringem Umsetzungsfehler die Fehlerauswirkungen unvollkommener Umschalter und Quelleigenschaften mit einfachen Mitteln wesentlich verringert sind, vor allem auch fur Prazisions-A-D-Umsetzer in Form von SchaltkreisenIt can also be advantageous that within the compensation arrangement only the first amplifier is arranged and that preferably adjusting means are arranged in the connection between the reference output and the Vergleichumschalter The advantage of the inventive solution is that by means of this switching arrangement in a multi-edge AD converter with integrating properties and low conversion error, the error effects of imperfect switches and source characteristics are substantially reduced by simple means, especially for precision AD converters in the form of circuits

exemplary

Die Erfindung soll nachstehend anhand eines Ausfuhrungsbeispiels naher erläutert werden In der zugehörigen Zeichnung zeigenThe invention will be explained in more detail below with reference to an exemplary embodiment in the accompanying drawings

Fig 1 ein Blockschaltbild der erfindungsgemaßen Losung fur das Zweiflanken-Verfahren, Fig 2 eine Losung fur das Dreiflanken-Verfahren, Fig 3 eine vereinfachte Kompensationsanordnung1 shows a block diagram of the solution according to the invention for the two-flank method, FIG. 2 shows a solution for the three-flank method, FIG. 3 shows a simplified compensation arrangement

Das Blockschaltbild der erfindungsgemaßen Umschaltanordnung in einem Mehrflanken-A-D-Umschalter gemäß Fig 1 betrifft das Zweiflanken-Verfahren zur A-D-Umsetzung Es weist einen Eingangsanschluß 1, einen Bezugsanschluß 2, ein Bezugspotential 3 und einen Ausgangsanschluß 4 auf und enthalt eine Referenzquelle 5, einen Vergleichsumschalter 6, einen Integrationswiderstand 7, eine Digitalisieranordnung 8, einen Taktgenerator 9 und eine Kompensationsanordnung 10 Eine zwischen dem Eingangsanschluß 1 und dem Bezugsanschluß 2 anliegende Eingangsspannung U₆ wird unter Zuhilfenahme einer Referenzspannung U_R aus der Referenzquelle 5 in einen Ausgangsdigitalwert D_a am Ausgangsanschluß 4 umgesetzt Dereingangsseitig im Wechsel entweder mit dem Eingangsanschluß 1 oder mit einem Referenzausgang 5'der Referenzquelle 5 verbundene Vergleichsumschalter 6 ist ausgangsseitig über den Integrationswiderstand 7 einem Signaleingang 11 der auf das Bezugspotential 3 bezogenen Digitalisieranordnung 8 vorangestellt Letztere ist hinsichtlich ihres Digitalteils 8' mit einem Steuerausgang 12 einem Polaritatssteuereingang 5" der Referenzquelle 5 und der Umsteuerung des Vergleichsumschalters 6 zugeordnet, erhalt Taktimpulse aus dem Taktgenerator 9 und steuert den Ausgangsanschluß 4 Der Integrationswiderstand 7 ist Bestandteil einer bezüglich eines Integrationsverstarkers 14 und eines Integrationskondensators 13 bekannten Schaltungsanordnung innerhalb der Digitalisieranordnung 8 mit virtuellem Bezugspotential am Signaleingang 11 Gemäß dem Zweiflanken-Prinzip wird wahrend der konstanten Aufintegrationszeit die Eingangsspannung U_e und anschließend, wahrend der zu U_e proportionalen Abintegrationszeit, die Referenzspannung Ur über den Vergleichsumschalter 6 mit dem Integrationswiderstand 7 verbunden Die erforderliche Abintegrationszeit bis zum Nulldurchgang wird mittels Zeitintervallmessung gemessen und als Ausgangsdigitalwert D_a ausgegeben Fehler der AD-Umsetzung infolge signalweg- und stromabhangiger Durchlaßwiderstande im Vergleichsumschalter 6 sowie infolge von Quellwiderstanden innerhalb der Referenzquelle 5 (einschließlich thermisch-elektrische Wechselwirkung) und gegebenenfalls vor dem Eingangsanschluß 1 -vor allem nichtlinear aussteuerungsabhangige Fehleranteile (Kennliniennichtlinearitat) -werden vermieden, indem der Integratoreingangsstrom durch einen entgegengesetzt gerichteten und betragsmaßig gleichen Strom von der oder zu der Kompensationsanordnung 10 kompensiert wird, so daß durch den Vergleichsumschalter 6 kein Strom fließt Dazu sind innerhalb der Kompensationsanordnung 10 ein erster 1T- und ein zweiter 17"-Verstarker eingangsseitig einerseits mit dem Bezugspotential 3 und andererseits über einen ersten Eingang 15' mit dem Eingangsanschluß 1 und über einen zweiten Eingang 15" mit dem Referenzausgang 5' der Referenzquelle 5 sowie ausgangsseitig mit den eingangsseitigen Anschlüssen eines Kompensationsumschalters 18 verbunden Letzterem folgt ausgangsseitig ein Kompensationswiderstand 19, der andererseits über einen Ausgang 16 der Kompensationsanordnung 10 an ausgangsseitigen Anschluß des Vergleichsumschalters 6 angeschlossen istIt has an input terminal 1, a reference terminal 2, a reference potential 3 and an output terminal 4 and contains a reference source 5, a Vergleichumschalter 6, an integration resistor 7, a digitizer 8, a clock generator 9 and a compensation arrangement 10 A voltage applied between the input terminal 1 and the reference terminal 2 input voltage U ₆ is converted with the aid of a reference voltage U _R from the reference source 5 in an output digital value D _a at the output terminal 4 Dereingangssitig alternately connected either with the input terminal 1 or with a reference output 5 'of the reference source 5 comparison switch 6 is on the output side via the integration resistor 7 a signal input 11 of the reference potential 3 relative to the digitizer 8 vora The latter is associated with a control output 12 with respect to its digital part 8 'a polarity control input 5 "of the reference source 5 and the reversal of Vergleichumschalters 6, receives clock pulses from the clock generator 9 and controls the output terminal 4 The integration resistor 7 is part of a reference to an integrational amplifier 14 and a According to the two-flank principle during the constant Aufintegrationszeit the input voltage U _e and then, during the Abe proportional to U _e Abintegrationszeit, the reference voltage Ur via the Vergleichumschalter 6 with the integration resistor. 7 The required integration time to the zero crossing is measured by means of time interval measurement and output as output digital value D _a Error of the AD conversion due to signal path and Current-dependent on-resistance in the comparison switch 6 and due to source resistances within the reference source 5 (including thermal-electrical interaction) and optionally before the input terminal 1 - especially nonlinear modulation-dependent error components (characteristic nonlinearity) are avoided by the integrator input current through an oppositely directed and magnitude equal current For this purpose, within the compensation arrangement 10, a first 1 T and a second 17 "amplifier are on the input side, on the one hand, with the reference potential 3 and, on the other hand, via a first input 15 'connected to the input terminal 1 and a second input 15' to the reference output 5 'of the reference source 5 and the output side to the input-side terminals of a compensation switch 18 the latter follows au on the output side a compensation resistor 19 which is connected on the other hand via an output 16 of the compensation arrangement 10 at the output-side terminal of the comparison switch 6

Der Kompensationsumschalter 18 wird synchron mit dem Vergleichsumschalter 6 derart gesteuert, daß innerhalb der Kompensationsanordnung 10 immer jener Signalweg zwischen einem der Eingange 15'oder 15" und dem Ausgang 16 aktiviert ist, der zum jeweils innerhalb des Vergleichsumschalters 6 aktiviertem Signalweg parallel angeordnet und wirksam ist Stromkompensation durch den Vergleichsumschalter 6 ergibt sich, wenn die Verstärkungsfaktoren der beiden Verstarker 17' und 17" untereinander gleich und jeweils gleich dem um eins erhöhten Werteverhaltms aus dem Kompensationswiderstand -als Zahler-und dem Integrationswiderstand 7 —alsNenner-smd Der Einfluß von stromabhangigen Durchlaß- und Quellwiderstanden und von thermisch-elektrischen Wechselwirkungen laßt sich so ohne Abgleichmittel um mehrere Größenordnungen reduzieren, nämlich um den Faktor des reziproken Kompensationsfehlers Geringe Kompensationsfehler erfordern ein möglichst hohes Widerstandswerteverhaltnis an dem Kompensationswiderstand 19 und den am Eingangsanschluß 1 und am Referenzausgang 5'der Referenzquelle wirksamen Quellwiderstanden, da in diesem Verhältnis eine Mitkopplung entsteht Das betrifft gemäß Fig 1 eingangsseitig im allgemeinen einen normierenden Wandler 25 zur betriebsarten- und bereichsabhangigen Wandlung einer analogen Eingangsgroße A_e zwischen einem äußeren Eingangsanschluß V und einem äußeren Bezugsanschluß 2' in die analog-digital umzusetzende Eingangsspannung U_e Konstante, nicht vernachlassigbare Quellwiderstande sind andererseits auch in die Bemessung der (Gesamt-)Verstarkungsfaktoren einziehbar und ergeben dann keine Begrenzung der erreichbaren Kompensation Der Übersichtlichkeit halber sind in Fig 1 allgemein bekannte schaltungstechnische Details eines Zweiflanken-A-D-Umsetzers nicht dargestellt, beispielsweise eine zuschaltbare Verbindung des Eingangsanschlusses 1 mit dem Bezugspotential 3 wahrend einer Phase der Nullpunktkorrektur mit davon ausgehender rechnenscher Fehlereliminierung In Fig 2 ist der Zweiflanken-A-D-Umsetzer aus Fig 1 mittels der Reihenschaltung eines Referenzschalters 20 und eines Referenzwiderstandes 21 zwischen dem Referenzausgang 5' der Referenzquelle 5 und einem Signaleingang 111 einer Digitalisieranordnung 8 1, letztere mit einem Digitalteil 8 1 und einem Steuereingang 12 1,zu einem Dreiflanken-A-D-Umsetzer ergänzt, bei dem die Abintegration über diese Reihenschaltung bis kurz vor dem Nulldurchgang beschleunigt erfolgt In gleicher Anordnung sind auch weitere bekannte Möglichkeiten der Mehrflanken-A-D-Umsetzung nutzbar, wie pegelabhangige teilweiseThe Kompensationsumschalter 18 is controlled in synchronism with the comparison switch 6 such that within the compensation device 10 is always that signal path between one of the inputs 15 'or 15 "and the output 16 is activated, which is arranged in parallel to the activated respectively within the comparison switch 6 signal path and effective Current compensation by the comparison switch 6 is obtained when the amplification factors of the two amplifiers 17 'and 17 "are equal to one another and equal to the value ratio increased by one from the compensation resistor -as payer and the integration resistor 7 -asNenner-smd The influence of current-dependent transmission and source resistances and of thermal-electrical interactions can thus be reduced by several orders of magnitude, without compensation means, namely by the factor of the reciprocal compensation error. Low compensation errors require the highest possible ratio of resistance values to the compensation In accordance with FIG. 1, the input side generally relates to a normalizing converter 25 for mode-dependent and range-dependent conversion of an analog input variable A _e between an external one Input terminal V and an external reference terminal 2 'into the analog-to-digital conversion input voltage U _e constant, not negligible source resistances are on the other hand retractable into the design of the (overall) Verstarkungsfaktoren and then no limitation of the achievable compensation For clarity, in Fig. 1 Well-known circuit details of a two-edge AD converter not shown, for example, a connectable connection of the input terminal 1 to the reference potential 3 during a phase of the zero correction with outgoing therefrom computing F In FIG. 2, the two-edge AD converter of FIG. 1 is connected by means of the series connection of a reference switch 20 and a reference resistor 21 between the reference output 5 'of the reference source 5 and a signal input 111 of a digitizer 8 1, the latter having a digital part 8 1 and a control input 12 1, added to a three-flank AD converter, in which the Abintegration on this series circuit accelerated to just before the zero crossing takes place in the same arrangement and other known possibilities of multi-edge AD implementation can be used as level-dependent partially

Abintegration schon wahrend der Aufintegrationsphase, um die Fehlerauswirkung dielektrischer Kondensatornachwirkungen zu reduzieren Innerhalb der Referenzquelle 5 ist die unmittelbare Verwendung einer Referenz-Z-Diodenspannung U_z angedeutet, da die erreichte Laststromkompensation thermisch-elektrische Wechselwirkungen infolge der von der Eingangsspannung U_e abhangigen Stromflußdauer vermeidetAbintegration during the Integration Phase to Reduce the Fault Effect of Dielectric Capacitor Aftermath Within reference source 5, the immediate use of a reference Zener diode voltage U _{z is} indicated because the load current compensation achieved avoids thermal-electrical interactions due to the current flow duration dependent on the input voltage U _e

Gemäß Fig. 2 ist fur diese Laststromkompensation zwischen dem Ausgang des zweiten Verstärkers 17" in einer Kompensationsanordnung 10 1 und der Verbindungsleitung zwischen dem an der Referenzquelle 5 angeschlossenen Referenzschalter 20 und dem an dem Signaleingang 11.1 der Digitalisieranordnung 8 1 angeschlossenen Referenzwiderstand 21 die Reihenschaltung eines weiteren Kompensationswiderstandes 23 und eines Kompensationsschalters 22 angeordnet, wobei letzterer synchron mit dem Referenzschalter 20 geöffnet und geschlossen wird Kompensation ergibt sich so auch fur die beschleunigte bzw. vorzeitige Abintegration, wenn das widerstandsmaßige Werteverhaltnis aus dem weiteren Kompensationswiderstand 23-als Zahler-und dem Referenzwiderstand 21 -als Nennergleich dem Werteverhaltnis aus dem Kompensationswiderstand 19 und dem Integrationswiderstand 7 ist Eine gegenüber Fig 1 vereinfachte Kompensationsanordnung 10.2 in Fig 3 weist intern nur einen weiteren Verstarker 24 mit dem am Ausgang angeschlossenen Kompensationswiderstand 19 auf, der eingangsseitig einerseits mit dem Bezugspotential 3 und andererseits zusammen mit dem Kompensationswiderstand 19 am Ausgang 16 der Kompensationsanordnung 10 2 und damit am ausgangsseitigen Anschluß des Vergleichsumschalters 6 angeschlossen ist. Diese Schaltungsanordnung stellt höhere Anforderungen an die Umschalteigenschaften des weiteren Verstärkers 24, da dieser eingangsseitigen Potentialsprungen ausgesetzt istAccording to Fig. 2 is for this load current compensation between the output of the second amplifier 17 "in a compensation arrangement 10 1 and the connecting line between the reference source connected to the reference switch 5 20 and the connected to the signal input 11.1 of the digitizer 8 1 reference resistor 21, the series connection of another Compensation resistor 23 and a compensation switch 22 are arranged, the latter being opened and closed synchronously with the reference switch 20. Compensation thus also results for the accelerated or premature integration if the resistance-value ratio is determined from the further compensation resistor 23 as payer and the reference resistor 21. as a denominator equal to the value ratio of the compensation resistor 19 and the integration resistor 7 is a simplified compared to Figure 1 compensation arrangement 10.2 in Figure 3 internally has only one other amplifier 24 with the at the output closed compensation resistor 19, the input side on the one hand to the reference potential 3 and on the other hand, together with the compensation resistor 19 at the output 16 of the compensation assembly 10 2 and thus connected to the output side terminal of the comparison switch 6. This circuit arrangement makes higher demands on the switching properties of the further amplifier 24, since it is exposed to potential jumps on the input side

Claims

1. Switching arrangement in a multi-edge analogue-to-digital (AD) converter with an input-side comparison switch, a controllable reference source and an output-side integrating digitizing arrangement and having an input terminal, an output terminal and a reference potential, characterized in that a parallel to the comparison switch (6) arranged compensation arrangement (10) on the input side on the one hand to the input terminal (1) and on the other hand to a reference output (5 ') of the reference source (5), on the output side to the output terminal of the Vergleichumschalters (6) and one of the digitizing device (8) on the input side associated integration resistor (7) and reference side connected to the reference potential (3) and with respect to internal Kompensationsumschalter (18) connected and controlled such that on the input side amplifier (17 ', 17 ") and an output-side compensation resistor (19) in each case that signal path is formed, de r is arranged parallel to the simultaneously permeable signal path in the comparison switch (6).

2. Switching arrangement according to claim 1, characterized in that within the compensation arrangement (10), the amplification factors of the input side, to the reference potential (3) related amplifier (17 ', 17 ") equal to each other and equal to the increased by one resistor value ratio of the compensation resistor (19) - as a counter - and the integration resistor (7) - are denominator as well as positive signs (noninverting).

3. Switching arrangement according to claims 1 and 2, characterized in that the resistance value of the compensation resistor (19) is equal to that of the integration resistor (7) and the amplification factor of the amplifier (17 ', 17 ") is two in each case.

4. Switching arrangement according to claims 1 to 3, characterized in that before the input terminal (1) effective source resistances of the reference source (5) and preferably a normalizing transducer (25) for an analog input (A _e ) value moderately substantially lOOfach-kleinerals the compensation resistor (19) or constant, control independent resistance value.

5. Switching arrangement according to Claims 1 to 4 with a reference resistor connected in parallel to the integration resistor at the digitizing arrangement and a reference switch arranged between it and the reference source, characterized in that between the connection of the reference resistor (21) and the reference switch (20) on the one hand and the Output of the second amplifier (17 "), the input side to the reference switch (20) connected reference output (5 ') is added, on the other hand, arranged in series with a compensation switch (22) and another compensation resistor (23) and at the same time with the reference switch (20 ) and that the resistance value ratio of the further compensation resistor (23) and the reference resistor (21) is equal to the unity gain of the associated second amplifier (17 ") and preferably equal to that of the compensation resistor and (19) and the integration resistor (7).

6. switching arrangement according to claims 1 to 4, characterized in that a compensation arrangement (10.2) on the input and output side to the output terminal of the comparison switch (6) and the integration resistor (7) is connected and only one input side via the compensation resistor (19) Having its own output connected further amplifier (24).

7. Switching arrangement according to claims 1 to 5, characterized in that within the compensation arrangement (10) instead of the reference source (5) connected to the second amplifier (17 ") arranged a plurality of amplifiers and the input side each with a different - temporally preferably constant - Reference potentials within the reference source (5) are connected and that these amplifiers Nachsetzschalter the connection with the output-side compensation resistor (19) in association with a at the reference output (5 ') available - from one of the reference potentials each activated time-dependent reference voltage (Ur) realize such so that no voltage drop occurs across the signal path activated within the compensation arrangement (10).

8. Switching arrangement according to claims 1 to 5 and 7, characterized in that instead of the controlled reference voltage (U _R ) from the reference source (5) within the compensation arrangement (10) existing and the prerequisite gain according to larger compensation voltages available and polarity in an analogous manner synchronously are switchable.

9. Switching arrangement according to claims 1 to 5 and 7, characterized in that within the compensation arrangement (10) only the first amplifier (17 ') is arranged and that preferably adjusting means in the connection between the reference output (5') and the comparison switch ( 6) are arranged.