DD265987A1 - CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION - Google Patents
CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION Download PDFInfo
- Publication number
- DD265987A1 DD265987A1 DD30876987A DD30876987A DD265987A1 DD 265987 A1 DD265987 A1 DD 265987A1 DD 30876987 A DD30876987 A DD 30876987A DD 30876987 A DD30876987 A DD 30876987A DD 265987 A1 DD265987 A1 DD 265987A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- correction
- input
- circuit arrangement
- phase
- conversion
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zur Analog/Digital-Umsetzung, insbesondere zur integrierenden Analog/Digital (AD)-Umsetzung und beinhaltet zielgemaess eine Verringerung widerstandsabhaengiger Umsetzungsfehler und eine aufgabengemaesse Schaltungsanordnung mit reduziertem Fehlereinfluss aus Widerstaenden. Erfindungsgemaess weist eine integrierend differenzbildende Digitalisieranordnung (14) mit ueber einen Hilfseingang (17) aufgepraegter bipolarer Rueckladung zwei Eingaenge (15, 15) - mit intern nachgeordneten gleichgrossen Integrationswiderstaenden (41, 42) - auf, die waehrend zweier gleichartiger Teile einer Korrekturphase ueber Umschaltmittel, vorzugsweise ueber Eingangsumschalter (15, 15) und einen Korrekturumschalter (12), abwechselnd jeweils mit einer Korrekturhilfsquelle (11) bzw. mit einer Referenzquelle (7) verbunden und waehrend einer Messphase unveraendert einerseits einem normierenden Wandler (5) und andererseits der Referenzquelle (7) nachgeordnet sind. Eine Korrekturrechnung in einem nachgesetzten Umsetzungsrechner (22) bewertet das Messergebnis mit dem Verhaeltnis der Teilergebnisse aus der Korrekturphase. Mittels direkter Ausgabe einer primaeren internen Referenzspannung (UZ) und vielstelliger digitaler Referenzanpassung wird dann sowohl fuer die integrierende Digitalisieranordnung (14) als auch fuer die Referenzaufbereitung (7) ein Widerstandseinfluss nahezu beseitigt und damit konzeptionsbedingt der Umsetzungsfehler verringert. Die Erfindung ist in Geraeten der digitalen Messtechnik, der BMSR-Technik und Testeinrichtungen anwendbar. Fig. 1The invention relates to a circuit arrangement for analog / digital conversion, in particular for integrating analog / digital (AD) implementation and includes a targeted reduction in resistance-dependent implementation errors and a task-based circuit arrangement with reduced error influence from resistors. According to the invention, an integrating difference-forming digitizing arrangement (14) with a bipolar reverse charge applied via an auxiliary input (17) has two inputs (15, 15) with internally downstream equalizing resistance resistors (41, 42), which during two equal parts of a correction phase via switching means, preferably via input changeover switches (15, 15) and a correction changeover switch (12), alternately connected to a correction auxiliary source (11) or to a reference source (7) and unchanged during a measuring phase on the one hand to a normalizing transducer (5) and on the other hand to the reference source (7 ) are subordinate. A correction calculation in a post-conversion computer (22) evaluates the measurement result with the ratio of the partial results from the correction phase. By means of direct output of a primary internal reference voltage (UZ) and multiple-digit digital reference adaptation, a resistance influence is then almost eliminated for the integrating digitizing arrangement (14) as well as for the reference processing (7), thus reducing the conversion error due to the design. The invention is applicable to digital metrology, BMSR, and test equipment. Fig. 1
Description
Bekannte Verfahren und Schaltungsanordnungen zur Analog/Digital (AD)-Umsetzung mit geringem Umsetzungsfehler und hoher Auflösung gehen von integrierender Bewertung der Eingangsgröße aus (U. Frühauf; Elektronische Meßtechnik; Ak. Verlagsges. Geest & Portig K. G., Leipzig, 1977). Die Integration mit der Eigenschaft der Serientaktunterdrückung erstreckt sich dabei im allgemeinen über eine oder mehrere Perioden der dominierenden netzfrequenten Störung, beispielsweise mittels Synchronisation der Taktfrequenz auf eine Harmonische der Netzfrequenz.Known methods and circuit arrangements for analog / digital (AD) conversion with low conversion errors and high resolution are based on integrating evaluation of the input variable (U. Frühauf; Elektronische Messtechnik; Ak. Verlagsges. Geest & Portig K.G., Leipzig, 1977). The integration with the characteristic of the serial clock suppression generally extends over one or more periods of the dominating power frequency interference, for example by means of synchronization of the clock frequency to a harmonic of the network frequency.
Fehler integrierender AD-Umsetzer entstehen aus Unzulänglichkeiten der internen Referenz, des Abgleiches und vor allem in Abhängigkeit von der Konzeption (G.Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin, 1979). Sie betreffen Eigenschaften der Umsetzungskennlinie (beispielsweise Offset, Steilheit, Linearität, Kontinuität usw.) unter sich verändernden Bedingungen (u.a. Betriebszeit und Temperatur). Verfahrens- und schaltungsgemäß ist nur der konzeptionsabhängige Fehleranteil beeinflußbar. Ein wesentliches Kriterium für erreichbare Fehlergrenzen (im Grundbereich) bildet die konzeptionsbedingt erforderliche Anzahl von Widerständen, wegen der diesen anhaftenden Temperaturabhängigkeit und zeitlicher Instabilität. Außerhalb des Grundbereiches kommen infolge Verstärkung oder Teilung weitere widerstandsabhängige Fehler hinzu. Als zweites wesentliches Kriterium ist die erreichbare Kennliniennichtlinearität zu nennen und ebenfalls konzeptionsabhängig beeinflußbar.Errors integrating AD converter arise from inadequacies of the internal reference, the comparison and above all in dependence on the conception (G.Sahner; Digital Measurement Methods, VEB Verlag Technik, Berlin, 1979). They relate to properties of the conversion characteristic (eg offset, slope, linearity, continuity, etc.) under changing conditions (including operating time and temperature). Process and circuit according to only the conception-dependent error component can be influenced. An essential criterion for achievable error limits (in the basic range) is the number of resistors required due to the design, because of these adhering temperature dependencies and temporal instability. Outside the basic area, additional resistance-dependent errors occur as a result of amplification or division. The second essential criterion is the achievable characteristic nonlinearity and also conceptually dependent influenced.
AD-Umsetzung mittels Spannungs/Frequenz-Umsetzung (charge balancing [M.Seifart; Spannungs- und Stromfrequenzwandler—Überblick; Nachrichtentechnik—Elektronik, 27 [1977], H. 6, S. 252-25]) erfordert mindestens zwei genauigkeitsbestimmende Widerstände, abgesehen von begrenzter Kennlinienlinearität, bei großer Umsetzungszeit. Das Zweiflankenverfahren (Dual-Slope, u.a. DE-OS 2059862; H 03 K, 13/20) mit Auf- und Abintegration über den gleichen Widerstand ist (theoretisch) von widerstandsabhängigen Fehlerquellen frei, jedoch dominieren hierbei die Kennlinienverformungen (Nichtlinearität) infolge dielektrischer Nachwirkungen des Integrationskondensators. Maßnahmen zur Korrektur dieser Nichtlinearität in einem Punkt bzw. an zwei Kennlinienpunkten sind nur begrenzt wirksam, abgleichaufwendig und nur von beschränkter Stabilität.AD conversion by means of voltage / frequency conversion (M.Seifart; Voltage and Current Frequency Converter Overview; Nachrichtentechnik-Elektronik, 27 [1977], H. 6, pp. 252-25]) requires at least two accuracy-determining resistors, apart from limited characteristic linearity, with a long conversion time. The two-flank method (dual slope, including DE-OS 2059862, H 03 K, 13/20) with integration up and down over the same resistance is (theoretically) free of resistance-dependent sources of error, but dominate the characteristic deformations (non-linearity) due to dielectric after-effects of the integration capacitor. Measures for correcting this nonlinearity in one point or at two characteristic points have only limited effectiveness, are expensive to reconcile and only of limited stability.
Mehrfachauf- und/oder -abintegration mit unterschiedlicher Integrationssteilheit, beispielsweise Triple-Slope (DE-OS 1762 465; 21 a 1,36/00) mit beschleunigter Abintegration, als Variationen des DuaKSIope-Verfahrens, führen jeweils wieder Widerstandseigenschaften als Fehlerquellen ein, wenn auch unterteilweiser Verbesserung anderer Umsetzungskriterien (Umsetzungszeit, Offsetfehler, Nichtlinearität usw.).Mehrfachauf- and / or -abintegration with different integration slope, for example, triple slope (DE-OS 1762 465; 21 a 1.36 / 00) with accelerated Abintegration, as variations of the DuaKSIope method, respectively introduce resistance properties as sources of error again when also subdividing improvement of other conversion criteria (implementation time, offset error, nonlinearity, etc.).
Maßnahmen der Offset- und Steilheitskorrektur (über rückkoppelnde speichernde Korrektursteuerschaltungen bzw. mittels digitaler Korrekturrechnung, beispielsweise gemäß A.Gookin; A. Fast— Reading, High-Resolution Voltmeter that Calibrates Itself Automatically; Hewlett-Packard-Journal 1977, H. 2, S. 11-19) beseitigen nicht den Mangel der Kennliniennichtlinearität des Dual-Slope-Umsetzers.Measures of offset and slope correction (via feedback feedback correction control circuits or by means of digital correction calculation, for example according to A. Gookin, A. Fast Reading, High-Resolution Voltmeter that Calibrates Itself Automatically, Hewlett-Packard Journal 1977, H. 2, p 11-19) do not eliminate the lack of characteristic nonlinearity of the dual-slope converter.
Verbesserte Kennlinienlinearität wird mittels eines AD-Umsetzers erreicht (DE 2430652; H 03 K 13/20), der verfahrensmäßig zwischen Spannungs-Frequenz- und Zweiflankenumsetzung einzuordnen ist und Auswirkungen dielektrischer Nachwirkungen auf die Umsetzungskennlinie weitgehend vermeidet. Periodisch erzwungene differenzbildende Rückladungen ergeben einen dynamischen Integrator, dem weiterhin (ununterbrochen) das Eingangssignal zugeführt wird und dessen Nullpunktfehler gemäß DE 2826314 (H 03 K13/20) korrigierbar ist. Nachteilig ist jedoch, daß konzeptionsbedingt der Umsetzungsfehler von mindestens zwei Widerständen abhängt.Improved characteristic linearity is achieved by means of an AD converter (DE 2430652; H 03 K 13/20), which is procedurally arranged between voltage-frequency and two-edge conversion and largely avoids effects of dielectric after-effects on the conversion characteristic. Periodically enforced difference-forming return charges result in a dynamic integrator, to which the input signal is continuously supplied (uninterrupted) and whose zero-point error can be corrected according to DE 2826314 (H 03 K13 / 20). The disadvantage, however, is that, due to the design, the conversion error depends on at least two resistors.
AD-Umsetzer nach dem Zweizyklusverfahren mit einem Rückkopplungs-DA-Umsetzer und einem differenzbildenden internen AD-Umsetzer (beispielsweise nach dem Dual-Slope-Verfahren) verlagern die dominierend genauigkeitsbestimmenden Fehlerquellen in die DA-Umsetzung (DE-OS 1935124; 21 e, 19/26). Widerstands-DA-Umsetzer führen jedoch wiederum zu widerstandsbedingten Umsetzungsfehlern, hinzu kommen Schalterunzuverlässigkeiten und große Umsetzungszeiten. Mit technologischen Schwierigkeiten verbundene Verbesserungen sind mittels transformatorischer Spannungsteilung innerhalb eines solchen Rückkopplungs-DA-Umsetzers erreichbar.AD converters according to the two-cycle method with a feedback DA converter and a difference-forming internal AD converter (for example according to the dual-slope method) shift the dominantly accuracy-determining error sources into the DA conversion (DE-OS 1935124; 21 e, 19 / 26). Resistor DA converters, in turn, lead to resistance-related conversion errors, plus switch uncertainties and long conversion times. Improvements associated with technological difficulties are achievable by means of transformer voltage division within such a feedback DA converter.
Als weitere widerstandsbestückte Fehlerquelle ist im allgemeinen die Referenzspannungsaufbereitung zu nennen, im allgemeinen mit zwei bis drei genauigkeitsmitbestimmenden Widerständen (W.Fiegenbaum; Präzisions-AD-und Präzisions-DA-Umsetzung; radio-fernsehen-etektronik; 30 [1981], H. 7, S.416-421; H.8, S. 517-522). Das gilt für alle genannten Umsetzungsverfahren bzw. -schaltungen. Eine aufwendige Thermostatisierung ist nur bedingt (temperaturabhängig) von Vorteil, hinsichtlich der Widerstandsalterung jedoch von Nachteil (B. M. Gordon; Linear Electronic Analog/Digital Conversion Architectures, Their Origins, Parameters, Limitations and Applications; IEEE Trans, on circuits and systems, vol. CAS-25, Nr.7, July 1978, S.391-418).As a further resistive source of error, reference voltage conditioning generally has to be mentioned, generally with two to three accuracy determining resistors (W.Fiegenbaum; Precision AD and Precision DA Conversion; radio-television-etektronik; 30 [1981], H. 7 , P.416-421, H.8, pp. 517-522). This applies to all implementation methods or circuits mentioned. Complex thermostating is only of limited advantage (temperature-dependent), but disadvantageous in terms of resistance aging (BM Gordon, Linear Electronic Analogue / Digital Conversion Architectures, Their Origins, Parameters, Limitations and Applications, IEEE Trans, on circuits and systems, vol -25, No. 7, July 1978, pp. 391-418).
Abhilfe ist mittels eines Zweizyklus-AD-Umsetzers mit Rückkopplungs-DA-Umsetzer nach dem Zeitteilungsverfahren, mit Offset- und Steilheitskorrektur und vor allem mit mehrstelliger digitaler Referenzanpassung geschaffen worden (DD 124697; H03 K13/02 bzw. W.Fiegenbaum; Präzisions-AD-Umwandler mit interner Selbsteichung; radio-fernsehen-elektronik, 32 [1983], H.4, S. 220-226). Die erreichbaren konzeptionsabhängigen AD-Umsetzungseigenschaften hängen (theoretisch) nicht mehr von Widerstandseigenschaften ab, abgesehen von Kurzzeiteigenschaften. Nachteilig sind jedoch ein beträchtlicher Realisierungsaufwand, geringe zulässige Störungen und eine relativ niedrige Umsetzungshäufigkeit. Letzteres gilt auch für eine weitere, von Widerstandseigenschaften ebenfalls nahezu unbeeinflußte AD-Umsetzungsschaltung mit Rückkopplungs-DA-Umsetzung nach DD 200964 (H 03 K13/20).Remedy has been created by means of a two-cycle AD converter with feedback DA converter according to the time division method, with offset and slope correction and especially with multi-digit digital reference adaptation (DD 124697, H03 K13 / 02 or W.Fiegenbaum, Precision AD Converters with internal self-calibration; radio television electronics, 32 [1983], H.4, p. 220-226). The achievable conception-dependent AD conversion properties no longer (theoretically) depend on resistance properties, apart from short-term properties. However, a disadvantage is a considerable implementation effort, low permissible interference and a relatively low implementation frequency. The latter also applies to another AD conversion circuit likewise virtually unaffected by resistance properties with feedback DA conversion according to DD 200964 (H 03 K13 / 20).
Maßnahmen zur rechnerischen Kennlinienkorrektur, beispielsweise über eine Korrekturtabelle bzw. ähnlich DD 136087 (H 03 K13/20) sind hinsichtlich ihrer Verbesserungsmöglichkeiten durch zeitliche und thermische Instabilität der Kennlinienfehler begrenzt, vor allem gegenüber Präzisions-AD-Umsetzern, in denen im allgemeinen schaltungstechnisch bereits alle zugänglichen differenzbildenden (d.h. kompensierenden) Möglichkeiten genutzt werden. Geringe Verbesserungen, erkauft mit teurer Langzeitkontrolle und Alterung der Präzisionsbauelemente und -baugruppen, sind ferner noch durch rechnerische Trendkorrektur erreichbar, ohne daß jedoch widerstandsbedingte (Rest-) Fehler vermieden werden können. Schaltungstechnische Maßnahmen zur Kombination von Präzisionswiderständen mit näherungsweise gleichem Temperaturkoeffizienten in jenen Schaltungsteilen, in denen das Verhältnis solcher Widerstände die Genauigkeitsgrenze (mit-) bestimmt, sind allgemein bekannt und werden in den dafür prädestinierten Präzisions-AD-Umsetzern genutzt. Die Schaltungsanordnungen zur integrierenden AD-Umsetzung mit geringem Umsetzungsfehler nach dem bekannten Stand der Technik weisen schon um Grundbereich überwiegend widerstandsbedingte Umsetzungsfehler auf, sowohl aus dem eigentlichen Umsetzungsverfahren (Konzeption) als auch aus der Referenzaufbereitung resultierend. Hinsichtlich des konzeptionellen Fehleranteiles verringerter Widerstandseinfluß zieht andererseits erhöhte Umsetzungsfehelr infolge größerer Nichtlinearität der Umsetzungskennlinie nach sich. Schließlich führt eine wesentliche Verringerung des widerstandsbedingten Fehleranteiles mittels angepaßter Korrektur zu relativ aufwendigen AD-Umsetzem mit geringer Umsetzungsrate. Rechnerische Unterstützung vermeidet nicht die unvorhersagbaren zeit- und temperaturabhängigen Veränderungen der Umsetzungskenniinie (vor allem der Steilheit), die überwiegend ebenfalls aus unvollkommenen Widerstandseigenschaften resultieren. Somit besteht ein Komplex von summarischen bzw. alternativen Nachteilen des bekannten Standes der Technik.Measures for arithmetic characteristic correction, for example via a correction table or similar DD 136087 (H 03 K13 / 20) are limited in terms of their improvement possibilities by temporal and thermal instability of the characteristic errors, especially compared to precision AD converters, in which all generally already in circuit technology accessible differential (ie compensatory) options. Small improvements, bought with expensive long-term control and aging of the precision components and assemblies, are also still achievable by computational trend correction, but without resistance (residual) errors can be avoided. Circuitry for the combination of precision resistors with approximately the same temperature coefficient in those circuit parts in which the ratio of such resistors determines the accuracy limit (co-) are well known and are used in the predestined precision AD-converters. The circuit arrangements for integrating AD conversion with low conversion error according to the known state of the art already have overwhelmingly resistance-related conversion errors even at the basic area, resulting both from the actual conversion process (conception) and from the reference processing. On the other hand, with regard to the conceptual error component, reduced resistance influence results in increased conversion errors due to greater nonlinearity of the conversion characteristic. Finally, a substantial reduction of the resistance-related error component by means of an adapted correction leads to relatively complicated AD converters with a low conversion rate. Computational support does not avoid the unpredictable time- and temperature-dependent changes in the conversion characteristic (especially the steepness), which also predominantly result from imperfect resistance properties. Thus, there is a complex of summary and alternative disadvantages of the known art.
-Ziel der ErfindungGoal of the invention
Es ist das Ziel der Erfindung, in integrierenden AD-Umsetzem die Genauigkeit der Umsetzung zu verbessern.It is the object of the invention to improve the accuracy of the implementation in integrating AD converters.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur AD-Umsetzung mit integrierender Eigenschaft, geringer Nichtlinearität, geringem Aufwand und mittlerer Umsetzungshäufigkeit zu schaffen, in der konzeptionsbedingt Widerstandsveränderungen von verringertem Einfluß auf den Ad-Umsetzungsfehler sind.The object of the invention is to provide a circuit arrangement for AD conversion with integrating property, low nonlinearity, low cost and average frequency of implementation, are in the conception of resistance changes of reduced influence on the Ad conversion error.
Diese Aufgabe ist erfindungsgemäß in einer Schaltungsanordnung zur Analog/Digital (AD)-Umsetzung mit Integration über aufgeprägte bipolare Rückladung, bestehend aus einer Digitalisieranordnung mit zwei differenzbildenden Eingängen, einer Referenzquelle mit zugeordneter Steuerschaltung, einem ausgangsseitigen Umsetzungsrechner, einem Taktgenerator, einem Hilfsgenerator und einem eingangsseitigen normierenden Wandler, sowie mit einem Eingangsanschluß, einem Bezugsanschluß, einem internen Bezugspotential und einem Ausgangsanschluß dadurch gelöst, daß während einer Meßphase der erste Eingang der Digitalisieranordnung mit dem normierenden Wandler und der zweite Eingang der Digitalisieranordnung mit der Referenzquelle verbunden ist und daß während einer zweiteiligen Korrekturphase in einer dieser Teilphasen der erste Eingang mit einer Korrekturhilfsquelle und der zweite Eingang mit der Referenzqueile und in der jeweils anderen Teilphase der erste Eingang mit der Referenzquelle und der zweite Eingang mit der Korrekturhilfsquelle verbunden sind. Innerhalb des Umsetzungsrechners wird ein Korrekturspeicher im Ergebnis der Korrekturphase hinsichtlich seines Dateninhaltes erneuert und der datenmäßige Inhalt des Korrekturspeichers korrigiert rechnerisch das datenmäßige Ergebnis der Meßphase.This object is achieved in a circuit arrangement for analog / digital (AD) implementation with integration via impressed bipolar recharge, consisting of a digitizer with two differential inputs, a reference source with associated control circuit, an output conversion computer, a clock generator, an auxiliary generator and an input side normalizing transducer, as well as with an input terminal, a reference terminal, an internal reference potential and an output terminal solved in that during a measurement phase, the first input of the digitizer with the normalizing transducer and the second input of the digitizer is connected to the reference source and that during a two-part correction phase in one of these sub-phases, the first input with a correction auxiliary source and the second input with the reference source, and in the other sub-phase, the first input with the reference source and the second input is connected to the correction helper. Within the conversion computer, a correction memory is renewed in terms of its data content as a result of the correction phase and the data content of the correction memory computationally corrects the data-related result of the measurement phase.
Es ist vorteilhaft, daß beide Teile der Korrektur phase von gleicher zeitlicher Dauer sind und daß innerhalb der Digitalisieranordnung den Eingängen nachgesetzte und intern verbundene Integrationswiderstände den gleichen Nennwert des Widerstandes aufweisen.It is advantageous that both parts of the correction phase of the same time duration and that have within the digitizer the inputs nachged and internally connected integration resistors the same nominal value of the resistor.
Es ist vorteilhaft, daß die Dauer der Meßphase— und vorzugsweise auch jeder Korrekturteilphase — gleich einer in der Digitalisieranordnung wirksamen Meßzeit oder ein Vielfaches davon ist und daß sowohl die Meßzeit als auch die Dauer jeder Korrekturteilphase ein Vielfaches der Periodendauer einer Hilfsfrequenz (fH) für die Rückladungstaktung ist.It is advantageous that the duration of the Meßphase- and preferably also each correcting sub-phase - equal to an effective in the digitizer measuring time or a multiple thereof and that both the measuring time and the duration of each correction subphase a multiple of the period of an auxiliary frequency (f H ) for the recharge timing is.
Es ist vorteilhaft, daß der normierende Wandler mit seinem Bezugsausgang, die Referenzquelle mit ihrem ersten Referenzanschluß, die Digitalisieranordnung mit ihrem Bezugseingang und die Korrekturhilfsquelle mit ihrem Bezugsanschluß am gleichen internen Bezugspotential der Schaltungsanordnung angeschlossen sind.It is advantageous that the normalizing converter with its reference output, the reference source with its first reference terminal, the digitizer arrangement with its reference input and the correction auxiliary source with its reference terminal are connected to the same internal reference potential of the circuit arrangement.
Eine zwischen dem Eingangsanschluß und dem Bezugsanschluß der Schaltungsanordnung wirkende analoge Eingangsgröße wird innerhalb des normierenden Wandlers in eine betriebsarten- und bereichsabhängig proportionale Ausgangsspannung umgewandelt, die zwischen dem Ausgang und dem Bezugsausgang anliegt. Seitens der Referenzquelle wird die über die Steuerschaltung in ihrer Polarität gesteuerte Referenzspannung zwischen dem zweiten und dem ersten Referenzanschluß ausgegeben.An analog input acting between the input terminal and the reference terminal of the circuit is converted within the normalizing converter into a mode-and area-dependent proportional output voltage applied between the output and the reference output. On the part of the reference source, the reference voltage controlled via the control circuit in its polarity is output between the second and the first reference terminal.
Der Polaritätswechsel erfolgt mit der Häufigkeit der vom Hilfsgenerator aufgeprägten Rückladung, wobei die Differenz der polaritätsabhängigen Rückladezeiten während der Meßzeit ermittelt wird (getaktete Vielfachzeitintervallmessung) und zur Ausgangsspannung des normierenden Wandlers proportional ist. Das wird innerhalb der Digitalisieranordnung durch einen differenzbildenden Integrator mit nachgesetztem Komparator zur Gewährleistung des Ladungsgleichgewichts (im zeitlichen Mittel) bewirkt, zusammen mit dem polaritätsgesteuerten Rückkopplungsweg über die Referenzquelle und mit Vor/ Rückwärtszählung.The polarity change takes place with the frequency of the reverse charge impressed by the auxiliary generator, wherein the difference of the polarity-dependent recharge times during the measuring time is determined (clocked multiple time interval measurement) and is proportional to the output voltage of the normalizing transducer. This is accomplished within the digitizer array by a difference-integrating integrator with a post-comparator to ensure charge balance (in-time), along with the polarity-controlled feedback path via the reference source and with count-up / count-down.
Wird zunächst davon ausgegangen, daß der erste Eingang der Digitalisieranordnung ständig mit dem normierenden Wandler und deren zweiter Eingang ständig mit der Referenzquelle verbunden sind, dann sind beide Integrationswiderstände voll genauigkeitswirksam. Ihre Fehlerund Veränderungen (beispielsweise in Abhängigkeit von Temperatur und Zeit) äußern sich als wesentlicher Bestandteil des auf die Ausgangsspannung des normierenden Wandlers bezogenen AD-Umsetzfehlers, d. h. als Meßfehler.If it is first assumed that the first input of the digitizing device is constantly connected to the normalizing converter and its second input is constantly connected to the reference source, then both integration resistors are fully accurate. Their errors and changes (for example, as a function of temperature and time) are expressed as an essential component of the AD conversion error related to the output voltage of the normalizing converter, i. H. as measurement error.
Da jedoch der mit dem normierenden Wandler verbundene Integrationswiderstand im Nenner und der mit der Referenzquelle verbundene Integrationswiderstand im Zähler der über die Digitalisieranordnung wirksamen Umsetzungsbeziehung stehen, läßt sich — mit Hilfe einer kurzzeitkonstanten Korrekturhilfsspannung und einem Umschalter — in zwei gleichartigen Teilen der Korrekturphase ein Werteverhältnis (Korrekturfaktor) für die anschließende multiplikative Korrektur der Meßergebnisse finden (und für die Meßphase nutzen), wenn während dieser beiden Korrekturteilphasen die beiden Integrationswiderstände vertauscht wirksam sind. An die Integrationswiderstände werden dann keinerlei Präzisionsanforderungen gestellt, abgesehen von der notwendigen Kurzzeitkonstanz für die Dauer zwischen zwei aufeinanderfolgenden zweiteiligen Korrekturphasen. Bezüglich der Korrekturhilfsspannung ist sogar nur für die Dauer von jeweils einer der Korrekturteilphasen eine hohe Kurzzeitkonstanz erforderlich.However, since the integrating resistance in the denominator connected to the normalizing converter and the integrating resistance connected to the reference source are in the numerator of the conversion relationship effective through the digitizer, a value ratio (correction factor) can be obtained in two similar parts of the correction phase by means of a short-term correction auxiliary voltage and a change-over switch ) for the subsequent multiplicative correction of the measurement results (and use for the measurement phase) if the two integration resistances are interchanged during these two correction sub-phases. The integration resistors are then no precision requirements, except for the necessary short-term constancy for the duration between two consecutive two-part correction phases. With regard to the correction auxiliary voltage, a high short-term constant is required even only for the duration of one of each of the correction sub-phases.
Es ist zweckmäßig, daß einem Ausgang des normierenden Wandlers ein Korrekturumschalter mit seinem einen Eingangsanschluß nachgesetzt ist, dessen anderer Eingangsanschluß mit dem Ausgang der Korrekturhilfsquelle verbunden ist.It is expedient that an output of the normalizing converter a correction switch is set with its one input terminal whose other input terminal is connected to the output of the correction auxiliary source.
Es ist zweckmäßig, daß der Ausgangsanschluß des Korrekturumschalters einerseits und ein zweiter Referenzanschluß der Referenzquelle andererseits in wechselseitiger Zuordnung jeweils mit einem der Eingangsanschlüsse eines ersten und eines zweiten Eingangsumschalters verbunden sind und daß die beiden Eingangsumschalter ausgangsseitig je einem der Eingänge der Digitalisieranordnung vorangestellt und steuerungsmäßig zugleich aktiviert sind.It is expedient that the output terminal of the correction switch on the one hand and a second reference terminal of the reference source on the other hand connected in mutual association each with one of the input terminals of a first and a second input switch and that the two input switch on the output side each one of the inputs of the digitizer preceded and simultaneously activated control are.
Weiterhin ist eine Steuerung des Korrekturumschalters und der Eingangsumschalter durch den Umsetzungsrechner zweckmäßig. Die Anordnung und Steuerung des Betriebsartenumschalters und der Eingangsumschalter gewährleistet die Umschaltungen zwischen der Meßphase und der Korrekturphase sowie zwischen den beiden Korrekturteilphasen.Furthermore, a control of the correction switch and the input switch by the conversion computer is appropriate. The arrangement and control of the mode selector and the input switch ensures the switching between the measuring phase and the correction phase and between the two correction sub-phases.
Es ist vorteilhaft, daß der datenmäßige Inhalt des Korrekturspeichers zeitweilig und jeweils einem der Umsetzungsergebnisse aus beiden Korrekturteilphasen zugeordnet ist.It is advantageous that the data content of the correction memory is assigned temporarily and in each case to one of the conversion results from both correction sub-phases.
Es ist ebenfalls vorteilhaft, daß der datenmäßige Inhalt des Korrekturspeichers gleich oder proportional dem Verhältnis der Umsetzungsergebnisse aus beiden Korrekturteilphasen ist, so daß nicht nach jeder Meßphase eine vollständige Korrekturrechnung auszuführen ist, vor allem bei vergleichsweise seltener Korrektur.It is also advantageous that the data content of the correction memory is equal to or proportional to the ratio of the conversion results from both correction sub-phases so that a complete correction calculation is not carried out after each measurement phase, especially with relatively rare correction.
Es ist weiterhin zweckmäßig, daß während der Meßphase der Ausgang des normierenden Wandlers mit dem ersten Eingang der.It is also appropriate that during the measuring phase of the output of the normalizing transducer with the first input of.
Digitalisieranordnung verbunden ist und daß während der beiden Teile der Korrekturphase die Korrekturhilfsquelle jeweils abwechselnd in der ersten Teilphase mit dem ersten und in der zweiten Teilphase mit dem zweiten Eingang der Digitalisieranordnung zur Bildung eines Korrekturfaktors verbunden ist, der sich als Verhältnis der Ergebnisse der beiden Korrekturteilphasen — in der ersten Teilphase als Nenner und in der zweiten Teilphase als Zähler — ergibt und der zur Korrekturrechnung des Umsetzungsrechners für den Ausgangsdigitalwert durch Multiplikation mit dem Umsetzungsergebnis der jeweiligen Meßphase dient.Digitizing arrangement is connected and that during the two parts of the correction phase, the correction auxiliary source is connected alternately in the first sub-phase with the first and in the second sub-phase with the second input of the digitizer assembly to form a correction factor, which is a ratio of the results of the two correction sub-phases in the first subphase as a denominator and in the second subphase as a counter - results and which serves for the correction calculation of the conversion calculator for the output digital value by multiplication with the conversion result of the respective measurement phase.
Es ist vorteilhaft, daß eine zwischen dem zweiten und dem ersten Referenzanschluß der Referenzquelle anliegende Referenzspannung im Rhythmus der Hilfsfrequenz zwischen Phasen entgegengesetzter Polarität — bei betragsmäßiger Gleichheit — Phasen der Spannung Null aufweist.It is advantageous that a voltage applied between the second and the first reference terminal of the reference source reference voltage in the rhythm of the auxiliary frequency between phases of opposite polarity - in magnitude equality - phases of voltage zero.
Es ist ebenfalls vorteilhaft, daß die Referenzspannung innerhalb der Referenzquelle mittels Referenzumschalter direkt aus einer internen Referenzspannung eines bezugspotentialfreien primären Referenzbauelementes, vorzugsweise aus einer Z-Diodenspannung einer Referenz-Z-Diode, abgeleitet ist.It is also advantageous that the reference voltage within the reference source is derived by reference switch directly from an internal reference voltage of a reference potential-free primary reference component, preferably from a Z-diode voltage of a reference Zener diode.
Es ist dann vorteilhaft, daß der Umsetzungsrechner einen Anpassungsspeicherfür einen Anpassungsdigitalwert enthält, der zur internen Referenzspannung, vorzugsweise zur Z-Diodenspannung, direkt oder umgekehrt proportional ist und wobei innerhalb des Umsetzungsrechners die Umsetzungsergebnisse durch eine zum Anpassungsdigitalwert proportionale Größe dividiert oder mit dieser multipliziert werden, vorzugsweise das nach der Korrekturrechnung mit dem Korrekturfaktor erhaltene Umsetzungsergebnis, das der Ausgangsdigitalwert ist.It is then advantageous that the conversion calculator include an adaptation digital value for an adaptation digital value that is directly or inversely proportional to the internal reference voltage, preferably the Z diode voltage, and within the conversion calculator, dividing or multiplying the conversion results by a variable proportional to the adaptation digital value, preferably the conversion result obtained after the correction calculation with the correction factor, which is the output digital value.
Die so — mittels direkter Verwendung der internen Referenzspannung und adäquater Umrechnung — erreichte vielstellige digitale Referenzanpassung vermeidet genauigkeitsbestimmende Widerstände innerhalb der Referenzaufbereitung (in der Referenzquelle) und ersetzt sie durch vergleichsweise unproblematische Speicherplatzprogrammierung im Anpassungsspeicher des Umsetzungsrechners. Ferner werden Toleranzen der internen Referenzspannungen durch eine entsprechende Programmierung ausgeglichen.The multi-digit digital reference adaptation achieved by means of direct use of the internal reference voltage and adequate conversion avoids accuracy-determining resistances within the reference processing (in the reference source) and replaces them with comparatively unproblematic memory location programming in the adaptation memory of the conversion computer. Furthermore, tolerances of the internal reference voltages are compensated by an appropriate programming.
Es ist dann auch zweckmäßig, daß innerhalb der Referenzquelle die interne Referenzspannung, vorzugsweise die Z-Diodenspannung, die Reihenschaltung mehrerer interner Referenzspannungen, vorzugsweise mehrerer Z-Diodenspannungen, ist.It is then also appropriate that within the reference source, the internal reference voltage, preferably the Z-diode voltage, the series connection of a plurality of internal reference voltages, preferably a plurality of Z-diode voltages, is.
Es ist ferner zweckmäßig, daß eine am Ausgangsanschluß der Korrekturhilfsquelle anliegender Korrekturhilfsspannung kleiner als der Betrag der von Null verschiedenen Referenzspannung und von hoher, die Meßauflösung nicht beeinträchtigender Kurzzeitstabilität mindestens für die Dauer der zweiteiligen Korrekturphase ist.It is also expedient that a correction auxiliary voltage present at the output terminal of the correction auxiliary source is smaller than the value of the non-zero reference voltage and high short-term stability which does not impair the measurement resolution, at least for the duration of the two-part correction phase.
Mit der Reihenschaltung mehrerer interner Referenzspannungen erhöht sich der zulässige umsetzbare Spannungsbereich am Ausgang des normierenden Wandlers, beispielsweise für einen Nennwert des Bereichsendwertes von 10 V bei Verwendung von zwei 6,2-V-Referenz-Z-Dioden. Die Reihenschaltung erhöht zu dem den Störabstand in der Referenzspannung und damit in der gesamten Meßanordnung, weil stochastische Störungen quadratisch und die Referenzspannungen linear zu addieren sind.With the series connection of a plurality of internal reference voltages, the allowable convertible voltage range at the output of the normalizing converter increases, for example, for a nominal value of the range end value of 10 V when using two 6.2 V reference Zener diodes. The series connection increases to the the signal to noise ratio in the reference voltage and thus in the entire measuring device, because stochastic disturbances are square and the reference voltages are to be added linearly.
Dadurch wird vor allem die Kurzzeitmeßauflösung verbessert.As a result, especially the Kurzzeitmeßauflösung is improved.
Es ist vor allem bei seltener Korrektur im Interesse geringer temperaturabhängiger Störungen (Thermospannungen) und geringer Durchlaß- sowie hoher Sperrwiderstände der Korrekturumschalter vorteilhaft, daß die Eingangsumschalter und/oder der Korrekturumschalter Relaisumschalter sind, vorzugsweise in thermospannungsarmer Ausführung, und/oder mit periodischer oder zeitlich wahlfreier Aktivierung während der zweiteiligen Korrekturphasen.It is especially in rare correction in the interest of low temperature-dependent interference (thermal voltages) and low transmission and high blocking resistors of correction switch advantageous that the input switch and / or the correction switch are relay switch, preferably in low-thermo execution, and / or with periodic or temporally optional Activation during the two-part correction phases.
Es ist zweckmäßig, daß der normierende Wandler eine betriebsarten- und/oder bereichsabhängig steuerbare Verstärkungseinrichtung mit einem Differenzverstärker enthält, die mindestens im Grundbereich der Spannungsmessung ein Elektrometerverstärker — mit ausgangsseitig angeschlossenem invertierendem Eingang — ist. Dann sind für diesen Grundbereich auch im normierenden Wandler — und damit nun in der gesamten Meßanordnung — keine Widerstände genauigkeitswirksam, und Präzisionswiderstände sind hierfür nicht erforderlich.It is expedient that the normalizing converter includes a mode-dependent and / or area-dependent controllable amplifying device with a differential amplifier which is at least in the basic range of the voltage measurement, an electrometer amplifier - with the output side connected inverting input. Then, for this basic area in the normalizing transducer - and thus now in the entire measuring arrangement - no resistors accuracy effect, and precision resistors are not required for this.
Es ist vorteilhaft, daß der Hilfsgenerator entweder ein Rechteckgenerator ist, der über einen HilfsWiderstand mit dem invertierenden Eingang eines den beiden Integrationswiderständen nachgesetzten Integrators verbunden ist, oder ein Dreieckgenerator ist, der additiv mit einem Eingang oder Vergleichseingängen eines nachgesetzten bipolaren Komparators verbunden ist, jeweils mit symmetrischem Zeitverlauf der Hilfsspannung. Ein Ansprechen des Komparators löst über die Steuerschaltung in der Referenzquelle einen Polaritätswechsel für die Referenzspannung aus.It is advantageous that the auxiliary generator is either a square-wave generator, which is connected via an auxiliary resistor to the inverting input of an integrator following the two integration resistors, or a triangular generator which is additively connected to an input or comparison inputs of a post-connected bipolar comparator, respectively symmetrical time course of the auxiliary voltage. A response of the comparator triggers a polarity change for the reference voltage via the control circuit in the reference source.
Es ist zweckmäßig, daß an dem Ausgang oder im Innern des normierenden Wandlers ein steuerbarer Kurzschließer des Signalweges, vorzugsweise zur Verbindung mit dem internen Bezugspotential, angeordnet ist und daß im Umsetzungsrechner ein Offsetkorrekturspeicher und ein Offsetkorrekturprogramm implementiert sind, die zum Subtrahieren des Offsetkorrekturwertes vom Meßwert während einer Phase der Offsetkorrektur — anstelle einer Meßphase — aktiviert sind. Es kann zur Messung an niederohmigen Spannungsquellen mit eingeschränktem Dynamikbereich vorteilhaft sein, daß ein — fiktiver—normierender Wandler nur Verbindungen des Eingangsanschlusses mit seinem Ausgang und des Bezugsanschlusses mit seinem Bezugsausgang aufweist.It is expedient that a controllable short-circuiter of the signal path, preferably for connection to the internal reference potential, is arranged at the output or in the interior of the normalizing converter and that an offset correction memory and an offset correction program are implemented in the conversion computer, which are used to subtract the offset correction value from the measured value during a phase of offset correction - instead of a measurement phase - are activated. It may be advantageous for the measurement of low-impedance voltage sources with a limited dynamic range that a fictitious-norming converter has only connections of the input terminal with its output and the reference terminal with its reference output.
Es ist für eine gleitende AD-Umsetzung mit häufiger Änderung des Ausgangsdigitalwertes trotz großer Gesamtintegrationszeit zweckmäßig, daß eine rechnerisch als p-faches der Meßzeit wirksame Gesamtmeßzeit— und vorzugsweise auch eine Gesamtteilkorrekturzeit—mittels Addition der jeweils ρ letzten für eine einfache Meßzeit — bzw. Teilkorrekturzeit — erhaltenen Digitalwerte unter Inanspruchnahme eines FIFO-Speichers (first in first out, für ρ Digitalwerte) innerhalb des Umsetzungsrechners realisiert ist, vorzugsweise mit umsteuerbarem Vervielfachungsfaktor ρ und/oder geringstmöglicher einfacher Meßzeit oder Teilkorrekturzeit, wobei die einfache Meßzeit ein Vielfaches der Periodendauer der Hilfsfrequenz ist. Der Vorteil der erfindungsgemäßen Schaltungsanordnung zur AD-Umsetzung besteht in einem mit einfachen Mitteln erreichten sehr geringen Umsetzungsfehler, vor allem resultierend aus konzeptionell vermiedener Fehlerwirksamkeit von Widerständen— sowohl für die (korrigierte) Digilalisierungsanordnung als auch für die Referenzaufbereitung — bei sehr geringer Kennliniennichtlinearität infolge reduzierter Auswirkung dielektrischer Nachwirkungen im Integrator. Präzisionswiderstände erübrigen sich weitgehend; daher bietet sich eine überwiegende Realisierung als integrierter Schaltkreis für die (Präzisions-) Meßtechnik an. Abgesehen von seltenen Korrekturphasen bleibt die Meßhäufigkeit auflösungsangepaßt in weiten Grenzen veränderbar.It is expedient for a sliding AD conversion with frequent change of the output digital value in spite of a large total integration time that a computation time as a whole of the measuring time effective Gesamtmeßzeit- and preferably also a Gesamtteilßrekturzeit-by adding the respective ρ last for a simple measuring time - or partial correction time - Received digital values using a FIFO memory (first in first out, for ρ digital values) is realized within the conversion computer, preferably with reversible multiplication factor ρ and / or the lowest possible simple measurement time or partial correction time, the simple measurement time is a multiple of the period of the auxiliary frequency , The advantage of the circuit arrangement according to the invention for AD conversion consists in a very low conversion error achieved by simple means, mainly resulting from conceptually avoided error efficiency of resistors for both the (corrected) Digilalisierungsanordnung and for the reference preparation - with very low characteristic nonlinearity due to reduced impact dielectric after-effects in the integrator. Precision resistances are largely unnecessary; Therefore, an overwhelming realization is offered as an integrated circuit for (precision) measurement technology. Apart from rare correction phases, the frequency of measurement remains adaptable to resolution within wide limits.
Ausführungsbeispielembodiment
Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden. In der zugehörigen Zeichnung zeigen:The invention will be explained below using an exemplary embodiment. In the accompanying drawing show:
Fig. 1: das Blockschaltbild der erfindungsgemäßen Lösung, Fig. 2: eine spezielle Referenzumschaltung, Fig. 3: ein detaillierteres Ausführungsbeispiel.Fig. 1: the block diagram of the solution according to the invention, Fig. 2: a specific reference switching, Fig. 3: a more detailed embodiment.
Die Schaltungsanordnung zur Analog/Digital (AD)-Umsetzung nach Fig. 1 enthält einen normierenden Wandler 5, eine Referenzquelle 7, eine Steuerschaltung 10, eine Korrekturhilfsquelle 11, einen Korrekturumschalter 12, einen ersten 13'und einen zweiten 13" Eingangsumschalter, eine Digitalisieranordnung 14, einen Umsetzungsrechner 22, einen Hilfsgenrator 28 und einen Taktgenerator 29. Sie weist ferner einen Eingangsanschluß 1, einen Bezugsanschluß 2, ein internes Bezugspotential 3 und einen Ausgangsanschluß 4 auf.The analog-to-digital (AD) conversion circuitry of Figure 1 includes a normalizing transducer 5, a reference source 7, a control circuit 10, a correction source 11, a correction switch 12, a first 13 'and a second 13 "input switch, a digitizer It also has an input terminal 1, a reference terminal 2, an internal reference potential 3, and an output terminal 4.
Der normierende Wandler 5 ist eingangsseitig mit dem Eingangsanschluß 1 und dem Bezugsanschluß 2, zwischen denen eine analoge Eingangsgröße A8 angeschlossen ist, und mit seinem Bezugsausgang 6' mit dem internen Bezugspotential 3 verbunden. Die mit ihrem ersten Referenzanschluß 8' ebenfalls mit dem internen Bezugspotential 3, vorzugsweise mit dem internen Massepotential, verbundene Referenzquelle 7 ist über einen Polaritätssteuereingang 9 der Steuerschaltung 10 nachgesetzt und weist einen zweiten Referenzanschluß 8" auf, an dem eine Referenzspannung UR — bezogen auf den ersten Referenzanschluß 8' — ausgegeben wird. Innerhalb der Referenzquelle 7 ist beispielsweise als primäres Referenzbauelement eine Z-Diode mit einer Z-Diodenspannung Uz eingesetzt.The normalizing converter 5 is the input side to the input terminal 1 and the reference terminal 2, between which an analog input A 8 is connected, and connected to its reference output 6 'to the internal reference potential 3. The with its first reference terminal 8 'also with the internal reference potential 3, preferably connected to the internal ground potential, reference source 7 is set via a polarity control input 9 of the control circuit 10 and has a second reference terminal 8 ", at which a reference voltage U R - based on Within the reference source 7, for example, a Zener diode with a Zener diode voltage Uz is used as the primary reference component.
Der Korrekturumschalter 12 ist eingangsseitig einerseits einem Ausgang 6 des normierenden Wandlers 5 und andererseits einem Ausgang für eine Korrekturspannung UK der ebenfalls auf das interne Bezugspotential 3 bezogenen Korrekturhilfsquelle 11 nachgesetzt. Bezüglich der Digitalisieranordnung 14 sind ein erster 15'und ein zweiter 15" Eingang jeweils den Ausgangsanschlüssen des ersten 13'und des zweiten 13" Eingangsumschalters zugeordnet. Letztere sind eingangsseitig beide, jedoch im Wechsel, einerseits mit dem Ausgangsanschluß des Korrekturumschalters 12 und andererseits mit dem zweiten Referenzanschluß 8" der Referenzquelle 7 verbunden. Neben dem Korrekturumschalter 12 werden auch die Eingangsumschalter 13' und 13" — letztere synchron — vom Umsetzungsrechner 22 über einen Korrektursteuerausgang 24 gesteuert.The correction switch 12 is on the input side, on the one hand an output 6 of the normalizing transducer 5 and on the other hand, an output for a correction voltage U K of the also related to the internal reference potential 3 correction auxiliary source 11 added. With respect to digitizer assembly 14, a first 15 'and a second 15 "input are respectively associated with the output terminals of the first 13' and second 13" input switches. The latter are both on the input side, but in alternation, on the one hand connected to the output terminal of the correction switch 12 and on the other hand to the second reference terminal 8 "of the reference source 7. In addition to the correction switch 12 and the input switch 13 'and 13" - the latter synchronously - from the conversion computer 22 via a correction control output 24 controlled.
Innerhalb der Digitalisieranordnung 14 sind den Eingängen 15' und 15" ein erster 41 und ein zweiter 42 Integrationswiderstand nachgesetzt, die im Innern verbunden sind. Die Digitalisieranordnung 14 weist ferner einen mit dem Ausgang des Hilfsgenerators 28 verbundenen Hilfseingang 17, einen mit dem Taktgenerator 29 für eine Taktfrequenz fr verbundenen Takteingang 18, einen einem Dateneingang 23 des Umsetzungsrechners 22 zugeordneten Datenausgang 19, einen Steuereingang 20 für eine Meßzeit Tn, und einen mit der Steuerschaltung 10 verbundenen Steuerausgang 21 auf.Within digitizer assembly 14, inputs 15 'and 15 "are followed by first 41 and second 42 integrating resistors connected internally. Digitizer assembly 14 further includes an auxiliary input 17 connected to the output of auxiliary generator 28, one connected to timing generator 29 a clock frequency for connected clock input 18, a data input 19 of the conversion computer 22 associated data output 19, a control input 20 for a measuring time T n , and connected to the control circuit 10 control output 21 on.
Der Taktgenerator 29 ist taktmäßig weiterhin mit dem Hilfsgenerator 28 und gegebenenfalls mit einem Takteingang 25 des Umsetzungsrechners 22 verbunden. Für letzteren sind ein Steuereingang 27 und ein Steuerausgang 26 sowie intern ein Korrekturspeicher 22' und ein Anpassungsspeicher 22" angedeutet. Der Umsetzungsrechner 22 treibt ferner ausgangsseitig den Ausgangsanschluß 4 der Schaltungsanordnung zur Abgabe eines Ausgangsdigitalwertes Da einschließlich einer Polaritätsinformation.The clock generator 29 is clockwise connected to the auxiliary generator 28 and optionally to a clock input 25 of the conversion computer 22. For the latter, a control input 27 and a control output 26 and internally a correction memory 22 'and a matching memory 22 "are indicated, The conversion computer 22 also drives the output terminal 4 of the circuit arrangement for outputting an output digital value D a including polarity information.
Aus der analogen Eingangsgröße A, wird im normierenden Wandler 5 mittels betriebsartenabhängiger Umwandlungsart und bereichsabhängiger Verstärkung einer Eingangsspannung—eine proportionale Ausgangsspannung U3 gebildet. Diese gelangt während einer Meßphase über den Korrekturumschalter 12 und den ersten Eingangsumschalter 13' zum ersten Eingang 15' der Digitalisieranordnung 14, während gleichzeitig die polaritätsgesteuerte Referenzspannung Ur über den zweiten Eingangsumschalter 13" am zweiten Eingang 15" anliegt. Über die Dauer der Meßphase, die gleich der Meßzeit Tn, oder einem Vielfachen davon ist, ergibt sich so im Umsetzungsrechner 22 bei integrierender Bewertung das Umsetzungsergebnis der Meßphase.From the analog input quantity A, a proportional output voltage U 3 is formed in the normalizing converter 5 by means of mode-dependent conversion mode and range-dependent amplification of an input voltage. This passes during a measurement phase on the correction switch 12 and the first input switch 13 'to the first input 15' of the digitizer 14, while the polarity-controlled reference voltage Ur via the second input switch 13 "at the second input 15" is applied. Over the duration of the measurement phase, which is equal to the measurement time T n , or a multiple thereof, results in the conversion calculator 22 in integrating evaluation the implementation of the measurement phase.
Während einer zweiteiligen Korrekturphase von jeweils gleicher Dauer beider Teile wird über den Korrekturumschalter 12 anstelle der Ausgangsspannung U, des normierenden Wandlers 5 die Korrekturhilfsspannung U< aus der Korrekturhilfsquelle 11 zugeführt. Mitteis der beiden Eingangsumschalter 13'und 13" gelangt während des ersten Teiles der Korrekturphase die Korrekturhilfsspannung Uk und während des zweiten Teiles die Referenzspannung Ur zum ersten Eingang 15', wobei die jeweils andere der beiden Spannungen (Ur oder UK) dann am zweiten Eingang 15" anliegt. Die den Eingängen 15' und 15" der Digitalisieranordnung 14 intern zugeordneten Integrationswiderstände 41 und 42 weisen den gleichen Nennwert des Widerstandes auf. Geringe Widerstandsunterschiede äußern sich in abweichenden Umsetzungsergebnissen für die beiden Korrekturteilphasen. Jedes Umsetzungsergebnis ist zu dem jeweils mit der Referenzspannung Ur verbundenen Integrationswiderstand 41 oder 42 direkt und zum jeweils anderen umgekehrt proportional. Somit ergeben sich im Umsetzungsrechner 22 aus den beiden Korrekturteilphasen Nenner und Zähler eines Korrekturfaktors, mit dem jedes Umsetzungsergebnis der nachfolgenden Meßphasen vor der Abgabe als Ausgangsdigitalwert D, korrigierend zu multiplizieren ist. Für die Zuordnung der Umsetzungsergebnisse aus beiden Korrekturteilphasen zum Nenner oder Zähler dieses Korrekturfaktors gilt, daß bei Verbindung des während der Meßphase mit der Ausgangsspannung U1 des normierenden Wandlers 5 verbundenen der Eingänge 15' oder 15" mit der Korrekturspannung Uk der Nenner und in der anderen Korrekturteilphase der Zähler ermittelt wird.During a two-part correction phase of the same duration of both parts, correction correction voltage U <is supplied from correction auxiliary source 11 via correction correction switch 12 instead of output voltage U, of normalizing converter 5. Mitteis the two input switch 13 'and 13 "passes during the first part of the correction phase, the correction auxiliary voltage Uk and during the second part, the reference voltage Ur to the first input 15', the other of the two voltages (Ur or U K ) then at the second input 15 "is applied. The integration resistances 41 and 42 internally assigned to the inputs 15 'and 15 "of the digitizing arrangement 14 have the same nominal value of the resistance Thus, in the conversion calculator 22, the denominator and the numerator of a correction factor are used to correctively multiply each conversion result of the subsequent measurement phases before output as output digital value D. For the assignment of the conversion results From both correction sub-phases to the denominator or counter of this correction factor applies that when connecting the connected during the measurement phase with the output voltage U 1 of the normalizing converter 5 of the inputs 15 'or 15 "with the Correction voltage Uk the denominator and in the other correction subphase of the counter is determined.
Damit werden Differenzen der beiden Integrationswiderstände 41 und 42 nicht fehlerwirksam. In der Digitalisieranordnung 14 sind daher keine Präzisionswiderstände erforderlich, vielmehr ist nur Kurzzeitkonstanz (für die Dauer zwischen aufeinanderfolgenden Korrekturphasen) — und natürlich Aussteuerungsunabhängigkeit — der Widerstandswerte zu fordern. Für die Korrekturhilfsspannung Uk ist (bei integraler Bewertung) Kurzzeitkonstanz sogar nur für die Dauer jeweils einer der Korrekturteilphasen erforderlich.Thus, differences of the two integration resistors 41 and 42 will not be erroneous. In the digitizer 14, therefore, no precision resistors are required, but only short-term constancy (for the duration between successive correction phases) - and of course modulation independence - to demand the resistance values. For the correction auxiliary voltage Uk (in the case of an integral evaluation), short-term constancy is only required for the duration of one of the correction sub-phases.
Innerhalb des Umsetzungsrechners 22 wird für die beschriebene Korrektur der Korrekturspeicher 22' benutzt. Er enthält datenmäßig entweder die Umsetzungsergebnisse beider Teile der jeweils letzten Korrekturphase oder/und den daraus gebildeten Korrekturfaktor.Within the conversion computer 22, the correction memory 22 'is used for the described correction. In terms of data, it contains either the conversion results of both parts of the respectively last correction phase and / or the correction factor formed therefrom.
In der Schaltungsanordnung nach Fig. 2 ist der normierende Wandler 5 als ein ein- und ausgangsseitig auf das interne Bezugspotential 3 bezogener Eingangsverstärker 5' mit einer bereichsabhängigen Verstärkung für eine Eingangsspannung U5 realisiert. Dann ergibt sich beispielweise im Grundbereich der Spannungsmessung ein vernachlässigbarer Verstärkungsfehler, wenn der Eingangsverstärker 5' als Elektrometerverstärker ausgeführt ist, d. h. mit einem Differenzverstärker, dessen invertierender Eingang an seinem Ausgang angeschlossen ist. DieReferenzquelie7wird in Fig. 2 durch eine auf das interne Bezugspotential 3 bezogene interne Referenzquelle 30 mit einem ersten 32', einem zweiten 32" und einem dritten 32'" Ausgang gebildet. Den Ausgängen 32', 32" und 32" ist jeweils in zugeordneter Weise und gesteuert von der Steuerschaltung 10 ein erster 33', ein zweiter 33" und ein dritter 33'" Schalter—vor deren gemeinsamer Verbindung mit dem zweiten Referenzanschluß 8" — für eine positive, nullwertige oder negative interne Referenzspannung nachgesetzt.In the circuit arrangement according to FIG. 2, the normalizing converter 5 is realized as an input amplifier 5 'having an area-dependent gain for an input voltage U 5 on the input and output side of the internal reference potential 3. Then, for example, in the basic range of the voltage measurement results in a negligible gain error when the input amplifier 5 'is designed as an electrometer amplifier, ie with a differential amplifier whose inverting input is connected to its output. The reference source 7 is formed in FIG. 2 by an internal reference source 30, referenced to the internal reference potential 3, having a first 32 ', a second 32 ", and a third 32" output. The outputs 32 ', 32 "and 32" are respectively assigned and controlled by the control circuit 10, a first 33', a second 33 "and a third 33 '" switch-before their common connection to the second reference terminal 8 "- for a positive, zero-valued or negative internal reference voltage added.
Mittels eines niederohmigen Spannungsteilers, gebildet aus einem ersten 31' und einem zweiten 31" Korrekturwiderstand, wird die Korrekturhilfsspannung UK aus der am ersten Ausgang 32'verfügbaren positiven internen Referenzspannung abgeleitet. Ein gegenüber den Integrationswiderständen 41 und 42 gegebenenfalls nicht vernachlässigbarer Teilerquellwiderstand für die Korrekturhilfsspannung Uk ist in die Korrekturrechnung einzubeziehen (als Maßstabsfaktor gemäß Gesamtwiderstandsanteil). Im allgemeinen ist der erste Korrekturwiderstand 31'klein gegenüber dem zweiten 31 ",bei Korrektur in der Nähe der maximal umsetzbaren Ausgangsspannung U, des normierenden Wandlers 5.By means of a low-impedance voltage divider, formed from a first 31 'and a second 31 "correction resistor, the correction auxiliary voltage U K is derived from the positive internal reference voltage available at the first output 32. A divider source resistance, which may not be negligible with respect to the integration resistors 41 and 42, for the correction auxiliary voltage In general, the first correction resistor 31 'is small compared to the second 31 ", when corrected in the vicinity of the maximum convertible output voltage U, of the normalizing converter 5.
Das detailliertere Ausführungsbeispiel in Rg.3 zeigt einen normierenden Wandler 5 mit einer internen Verstärkungseinrichtung 34 (für mehrere Betriebsarten nutzbar) und eine mittels einer Korrektur-Z-Diode 11' und einem Vorwiderstand 11" erzeugte Korrekturhilfsspannung Uk. Die Referenzspannung Ur wird direkt — ohne Widerstandseinfluß — mittels Umschaltung aus der Z-Diodenspannung Uz, die über einer stromdurchflossenen Referenz-Z-Diode 38 abfällt, abgeleitet. Die Referenz-Z-Diode 38 ist innerhalb einer weiteren internen Referenzquelle 36 zwischen einer zweiten 40 und einer ersten 39 Stromquelle für gleichgroße zweite IO2 und erste lOi Konstantströme angeordnet und direkt mit einem ersten 37' und zweiten 37" Ausgang verbunden.The more detailed exemplary embodiment in FIG. 3 shows a normalizing converter 5 with an internal amplifying device 34 (usable for several operating modes) and a correction auxiliary voltage Uk generated by means of a correction Zener diode 11 'and a series resistor 11. The reference voltage Ur is directly-without Resistance influence - derived by means of switching from the Z-diode voltage Uz, which drops across a current-carrying reference Zener diode 38. The reference Zener diode 38 is within a further internal reference source 36 between a second 40 and a first 39 power source for the same size arranged second I O 2 and O i l first constant currents and directly connected to a first 37 'and second 37' output.
Zwischen den Ausgängen 37' und 37" und dem ersten 8' und dem zweiten 8" Referenzanschluß sind ein erster 35' und ein zweiter 35" Referenzumschalter mit ausgangsseitiger Verbindung zu den Referenzanschlüssen 8' und 8" eingefügt. Sie realisieren — von der Steuerschaltung 10 aktiviert— im Wechsel die Verbindung eines der Ausgänge 37' und 37" mit dem ersten 8' und dem zweiten 8" Referenzanschluß (und somit positiver und negativer Referenzspannungen Ur) und zusätzlich — bei eingangsseitiger Verbindung der beiden Referenzumschalter 35' und 35" — eine Referenzspannung Null. Ein durch die Referenz-Z-Diode 38 fließender geringer Laststrom in den jeweils belastenden Integrationswiderstand 41 oder 42 ist betragsmäßig konstant und richtungsmäßig bezüglich der Referenz-Z-Diode 38 polaritätsinvariant. Für die Referenzspannung UR tritt daher auch keine thermisch-elektrische Wechselwirkung bei sich mit der Ausgangsspannung U, des normierenden Wandlers 5 veränderndem zeitlichen Anteil der beiden Polaritäten auf.Between the outputs 37 'and 37 "and the first 8' and the second 8" reference terminals, a first 35 'and a second 35 "reference switch with output side connection to the reference terminals 8' and 8" are inserted. They realize - activated by the control circuit 10 - alternately the connection of one of the outputs 37 'and 37 "with the first 8' and the second 8" reference terminal (and thus positive and negative reference voltages Ur) and additionally - at the input side connection of the two reference switch 35 'and 35 "- a reference voltage zero A small load current flowing through the reference Zener diode 38 into the respective loading integration resistor 41 or 42 is constant in magnitude and directionally polarity-invariant relative to the reference Zener diode 38. For the reference voltage U R Therefore, no thermal-electrical interaction occurs in itself with the output voltage U, the normalizing transducer 5 changing temporal proportion of the two polarities.
Der Hilfsgenerator 28 ist in Rg. 3 als Kettenschaltung eines Frequenzteilers 28" für die Taktfrequenz fT des Taktgenerators 29 und eines Impulsformers 28' dargestellt und als Rechteckgenerator mit einer Hilfsfrequenz fH am Hilfseingang 17 der Digitalisieranordnung 14 wirksam.The auxiliary generator 28 is shown in Rg. 3 as a chain circuit of a frequency divider 28 "for the clock frequency f T of the clock generator 29 and a pulse shaper 28 'and effective as a rectangular generator with an auxiliary frequency f H at the auxiliary input 17 of the digitizer 14.
Innerhalb der Digitalisieranordnung 14 sind die intern miteinander verbundenen Integrationswiderstände 41 und 42 weiterhin direkt mit dem invertierenden Eingang und über einen Integrationskondensator 46 mit dem Ausgang eines Integratorverstärkers 45 sowie über die Reihenschaltung eines Hilfswiderstandes 43 und eines Koppeikondensators 44 mit dem Hilfseingang 17 verbunden, während der nichtinvertierende Eingang über einen Bezugseingang 16 auf dem internen Bezugspotential 3 liegt. Ein mit seinem Eingang 48 dem Ausgang des Integratorverstärkers 45 nachgesetzter bipolarer Komparator 47 ist mit einem ersten 47' und einen zweiten 47" Vergleichseingang für unterschiedliche, vorzugsweise bezüglich des internen Bezugspotentials 3 symmetrische, Vergleichspotentiale ausgestattet.Within the digitizer 14, the internally interconnected integrating resistors 41 and 42 are further connected directly to the inverting input and via an integrating capacitor 46 to the output of an integrator amplifier 45 and via the series connection of an auxiliary resistor 43 and a Koppeikondensators 44 to the auxiliary input 17, while the non-inverting Input via a reference input 16 on the internal reference potential 3 is located. A bipolar comparator 47 with its input 48 connected to the output of the integrator amplifier 45 is equipped with a first 47 'and a second 47 "comparison input for different comparison potentials, preferably symmetrical with respect to the internal reference potential 3.
Eine Flipfloschaltung 49, die datenmäßig dem Ausgang des bipolaren Komparators 47 nachgesetzt ist, weist neben einem am Takteingang 18 bzw. am Steuerausgang 21 der Digitalisieranordnung 14 angeschlossenen Takteingang bzw. Steuerausgang noch eine steuernde Verbindung zu einem Zählrichtungssteuereingang 51 einer taktmäßig ebenfalls mit dem Takteingang 18 verbundenen Zählanordnung 50 auf. Das Vorwärts- oder Rückwärtszählen getoner Taktimpulse (mit Richtungswechsel beim Nulldurchgang) erfolgt jeweils während der Dauer (als Torzeit) der zugeordneten positiven bzw. negativen Rückladung, ausgeführt mittels über die Steuerschaltung 10 umgesteuerter Polarität der Referenzspannung Ur. Das Zählergebnis für die Meßzeit Tm wird über den Datenausgang 19 der Digitalisieranordnung 14 dem Umsetzungsrechner 22 zugeführt und dort gegebenenfalls nach jeweils mehreren ρ Meßzeiten Tm für die dann wirksame Gesamtmeßzeit ρ · Tm aufsummiert. In der schaltungstechnischen Ausführung der Digitalisieranordnung 14 gemäß Fig.3 wird am Hilfseingang 17 eine symmetrische Rechteckspannung (Tastverhältnis 1:1) benötigt. Die am Eingang 48 des bipolaren Komparators 47 dann anliegende Dreieckspannung ist durch.die Ausgangsspannung Ua des normierenden Wandlers 5 moduliert, wodurch sich für die kompensierende Rückladung (Polaritätssteuerung der Referenzspannung Ur) eine der Kompensation gerecht werdende Differenz der Rückladezeiten und damit der vorwärts und rückwärts wirksamen Zähltaktimpulse in der Zählanordnung 50 ergibt, so daß sich — nach der Meßzeit Tm mit im allgemeinen mehreren Rückladeperioden — an deren Ausgang ein zur Ausgangsspannung U, des normierenden Wandlers 5 proportionaler Digitalwert einstellt (im zeitlichen Mittel über TJ. Geringe Differenzen von zugeordneten Durchlaßwiderständen der Eingangsumschalter 13' und 13" bzw. der Referenzumschalter 35" und 35" sind gegebenenfalls mit Symmetrierwiderständen einfach zu beseitigen.A flip-flop circuit 49, which has been added to the output of the bipolar comparator 47 in addition to a clock input or control output connected to the clock input 18 or control output 21 of the digitizing arrangement 14, has a controlling connection to a counting direction control input 51 of a clock-wise connected to the clock input 18 as well Counting 50 on. The forward or backward counting tonon clock pulses (with change of direction at the zero crossing) takes place in each case during the duration (as gate time) of the associated positive or negative back charge, carried out by means of the control circuit 10 reversed polarity of the reference voltage Ur. The counting result for the measuring time T m is fed to the conversion computer 22 via the data output 19 of the digitizing arrangement 14 and, where appropriate, accumulated there after several ρ measuring times T m for the then effective total measuring time ρ · T m . 3, a symmetrical square-wave voltage (duty cycle 1: 1) is required at the auxiliary input 17 in the circuitry implementation of the digitizer arrangement 14 according to FIG. The voltage applied to the input 48 of the bipolar comparator 47 then delta voltage is modulated by durch.die output voltage U a of the normalizing converter 5, resulting in the compensating back charge (polarity control of the reference voltage Ur) a compensating expectant difference of the recharge times and thus the forward and backward results in effective counting clock pulses in the counting arrangement 50, so that - after the measuring time T m with generally several recharge periods - at the output adjusts a proportional to the output voltage U, the normalizing transducer 5 digital value (on average over TJ. Small differences of assigned Durchlaßwiderständen the input switch 13 'and 13 "and the reference switch 35" and 35 "are optionally easy to remove with balancing resistors.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD30876987A DD265987A1 (en) | 1987-11-06 | 1987-11-06 | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD30876987A DD265987A1 (en) | 1987-11-06 | 1987-11-06 | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD265987A1 true DD265987A1 (en) | 1989-03-15 |
Family
ID=5593713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD30876987A DD265987A1 (en) | 1987-11-06 | 1987-11-06 | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD265987A1 (en) |
-
1987
- 1987-11-06 DD DD30876987A patent/DD265987A1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0528784B1 (en) | Method for the determination of a measurable quantity | |
| EP0457749B1 (en) | High-accuracy charge-balance analog-digital converter | |
| DE3633790A1 (en) | ARRANGEMENT FOR PROCESSING THE OUTPUT SIGNALS OF A RESISTANCE BRIDGE | |
| DE3642771C2 (en) | ||
| DD265987A1 (en) | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION | |
| EP0285047A2 (en) | Circuit for shaping a measure signal into a square wave signal | |
| DE3620399A1 (en) | CIRCUIT ARRANGEMENT FOR COMPENSATING TEMPERATURE AND NON-TEMPERATURE DRIFTING OF A CAPACITIVE SENSOR | |
| DE3032091C2 (en) | Device for electrical heat measurement | |
| DD265989A1 (en) | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION | |
| DE3642495C2 (en) | ||
| DE3537189C2 (en) | ||
| DE2305204A1 (en) | SYSTEM FOR CONVERTING AN INPUT SIGNAL INTO A LOGARITHMIC VALUE | |
| DE2821146B2 (en) | Circuit arrangement for converting the electrical output signal of a non-linear transducer into a value proportional to the measured physical quantity | |
| DD265988A1 (en) | CIRCUIT ARRANGEMENT FOR ANALOG / DIGITAL IMPLEMENTATION | |
| DE10128942B4 (en) | Integrating A / D converter | |
| DE2508033A1 (en) | Measurement of capacitance and loss factor - using automatic range finding network involving relays and comparators | |
| EP0129132A1 (en) | Measuring device to detect a temperature difference | |
| DD276963A1 (en) | SHIFT ARRANGEMENT IN A MULTILLANGE AD CONVERTER | |
| DD274126A1 (en) | CIRCUIT ARRANGEMENT IN A DIGITAL MULTI-MEASUREMENT DEVICE | |
| DE2416330C2 (en) | Static measuring device that can be calibrated with direct current | |
| DD274127A1 (en) | CIRCUIT ARRANGEMENT FOR DIGITAL VARIETY MEASUREMENT (I) | |
| DD264100A1 (en) | CIRCUIT ARRANGEMENT IN AN ANALOG DIGITAL TRANSFER | |
| DD276962A1 (en) | ELECTRONIC SWITCH ASSEMBLY | |
| DD263598A1 (en) | CIRCUIT ARRANGEMENT FOR THE DIGITAL RESISTANCE RATIO MEASUREMENT | |
| DD281682A5 (en) | CIRCUIT ARRANGEMENT FOR DIGITAL VARIETY MEASUREMENT (II) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |