DD274127A1

DD274127A1 - CIRCUIT ARRANGEMENT FOR DIGITAL VARIETY MEASUREMENT (I)

Info

Publication number: DD274127A1
Application number: DD31788388A
Authority: DD
Inventors: Wilfried Fiegenbaum
Original assignee: Erfurt Mikroelektronik
Priority date: 1988-07-13
Filing date: 1988-07-13
Publication date: 1989-12-06

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Vielfachmessung mit geringem Messfehler. Erfindungsgemaess ist einem AD-Umsetzer, bestehend aus einer Referenzquelle (6), einer Schalteranordnung (7), einer Digitalisieranordnung (9) und einem Umsetzungsrechner (10), und einem eingangsseitigen normierenden Wandler (5) fuer analoge Eingangsgroessen (Ae) eine seitens der Digitalisieranordnung (9) gesteuerte Abtast- und Halteschaltung (12) - ohne bewertende Widerstaende - derart zugeordnet, dass deren Referenzeingang (23) mit einem weiteren Ausgang (6) der Referenzquelle (6) und deren Referenzausgang (25) mit einem Referenzeingang (14) fuer eine Wandlerreferenzspannung (UR) des normierenden Wandlers (5) verbunden ist. Die Erfindung ist vor allem in der digitalen Mess- und Testtechnik anwendbar. Fig. 1The invention relates to a circuit arrangement for digital multiple measurement with low measurement error. According to the invention, an AD converter, comprising a reference source (6), a switch arrangement (7), a digitizer arrangement (9) and a conversion computer (10), and an input-side normalizing converter (5) for analog input variables (Ae) are provided by the Digitalisieranordnung (9) controlled sample and hold circuit (12) - without evaluating resistors - assigned such that their reference input (23) with a further output (6) of the reference source (6) and its reference output (25) with a reference input (14) for a transducer reference voltage (UR) of the normalizing transducer (5). The invention is particularly applicable in digital measurement and test technology. Fig. 1

Description

13. Schaltungsanordnung nach den Ansprüchen 1 bis 12, gekennzeichnet dadurch, daß innerhalb des normierenden Wandlers (5) mindestens die Betriebsarten Spannungsmessung und Widerstandsmessung realisiert sind, vorzugsweise auch die Betriebsarten Strommessung und/ oder Widerstandsverhältnismessung und/oder Leitwertmessung.13. Circuit arrangement according to claims 1 to 12, characterized in that within the normalizing transducer (5) at least the operating modes voltage measurement and resistance measurement are realized, preferably also the operating modes current measurement and / or resistance ratio measurement and / or conductance measurement.

14. Schaltungsanordnung nach den Ansprüchen 1 bis 13, gekennzeichnet dadurch, daß bezüglich des Eingangsanschlusses (1) der Schaltungsanordnung für sich bekannte schaltungstechnische Maßnahmen zur rückkoppelnden Korrektur (Kompensation) sowohl eines Eingangsstromes (I₆) als auch einer wirksamen Offsetspannung des normierenden Wandlers (5) - speziell der Verstärkeranordnung (5.1)-realisiert sind, vorzugsweise mittels Rückkopplung aus dem Umsetzungsrechner (10) über Digital-Analog-Umsetzer aufKorrektursteuereingänge der Verstärkeranordnung (5.1).14. Circuit arrangement according to claims 1 to 13, characterized in that with respect to the input terminal (1) of the circuit arrangement known per se circuitry measures for feedback correction (compensation) of both an input current (I ₆ ) and an effective offset voltage of the normalizing converter (5 ) - especially the amplifier arrangement (5.1) are realized, preferably by means of feedback from the conversion computer (10) via digital-to-analog converter to correction control inputs of the amplifier arrangement (5.1).

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Field of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Vielfachmessung mit geringem Meßfehler. Sie ist vor allem in Geräten oder Baugruppen der digitalen Meßtechnik, der BMSR-Technik und der automatisierten Testtechnik anwendbar.The invention relates to a circuit arrangement for digital multiple measurement with low measurement error. It is especially applicable in devices or assemblies of digital measurement technology, the BMSR technology and automated test technology.

Characteristic of the known technical solutions

Schaltungsanordnungen zur digitalen Vielfachmessung mit geringem Meßfehler bestehen aus einem eingangsseitigen normierenden Wandler und einem nachgesetzten Analog-Digital(AD)-Umsetzer (G. Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin, 1987). Der normierende Wandler ist hinsichtlich seiner Wandlungssteilheit und seiner Betriebsart steuerbar und benötigt Wandlungselemente hoher Präzision, sowohl für die Maßstabsvariation-als auch für einen Wechsel der physikalischen Einheit der Meßgröße.Circuit arrangements for digital multiple measurement with low measurement error consist of an input-side normalizing converter and a post-analog-to-digital (AD) converter (G. Sahner, Digital Measurement, VEB Verlag Technik, Berlin, 1987). The normalizing converter is controllable in terms of its conversion steepness and its operating mode and requires high-precision conversion elements, both for the scale variation and for a change in the physical unit of the measured variable.

Im Interesse ausreichender Störunterdrückung weisen Präzisions-AD-Umsetzer integrierende Eigenschaften auf und enthalten eine Referenzquelle sowie eine Ablaufsteuerung. Wesentliche Aufgaben der Steuerung, Verkettung, Datenvorauswertung und Korrektur der AD-Urnsetzungseigenschaften werden zunehmend von Umsetzungsrechnern übernommen, ebenso die Steuerung des eingangsseitigen normierenden Wandlers. Häufige elektrische Meßgrößen sind beispielsweise Spannung, Widerstand und Strom, die im allgemeinen mittels Wandlung in einen normierten Spannungsbereich der AD-Umsetzung gebracht werden. Der Meßfehler solcher Vielfachmeßeinrichtungen setzt sich aus dem Wandlungsfehler und dem Umsetzungsfehler additiv zusammen (H. Hart, W.Lotze, E.-G.Woschni; Meßgenauigkeit; VEB Verlag Technik, Berlin, 1987) und läßt sich teilweise mittels geeigneter Korrekturschritte (direkt oder/und rechnerisch) für die Meßwertausgabe reduzieren. Die Korrekturen betreffen im allgemeinen Offset- und Steilheitsfehler und werden durch schaltungstechnisch-konzeptionelle MaßnahmenzurEleminierungvon Linearitätsabweichungen der Umsetzungskennlinie unterstützt-etwa gemäß DD-PS 124697 (HO3K-13/02)-, im allgemeinen jedoch mit infolge der Korrektur verringerten Meßhäufigkeit. Ein Schwerpunkt aller Bemühungen um verringerte Meßfehler besteht in der Verringerung der Fehierwirksamkeit von Widerständen. Es wurde bereits vorgeschlagen, die Fehlerwirksamkeit von Widerständen in integrierenden AD-Umsetzern, die eine sehr geringe Linearitätsabweichung aufweisen, durch konzeptionell veränderte Lösungen zu reduzieren, ohne daß die Eigenschaft einer wahlweise hohen Umsetzungsrate bei dann verringerter Auflösung verlorengeht. Diese Lösungen gehen von durch zyklisches Vertauschen von Widerständen erreichter Kompensation der wirksamen Widerstandsfehler aus, ergänzt durch dann rechnerisch unterstützte direkte Verwendung primärer Referenzbauelemente innerhalb der Referenzquelle (digitale Referenzanpassung). Ähnliche —bereits vorgeschlagene —konzeptionelle Maßnahmen mit vergleichbarer Reduzierung der Fehlerwirksamkeit von Widerständen gehen von zwischenzeitlichen Korrekturen mit einer kurzzeitkonstanten Korrekturhilfsgröße aus. Beide Lösungsrichtungen sind auch kombinierbar.In the interest of sufficient noise suppression, precision AD converters have integrating properties and include a reference source as well as a sequencer. Essential tasks of the control, concatenation, data pre-evaluation and correction of the AD-Urnsetzungseigenschaften are increasingly taken over by conversion computers, as well as the control of the input-side normalizing converter. Frequent electrical measured variables are, for example, voltage, resistance and current, which are generally brought into a standardized voltage range of the AD conversion by means of conversion. The measurement error of such multiple measuring devices is composed of the conversion error and the conversion error additively (H. Hart, W. Lotze, E. -Goschni, measuring accuracy, VEB Verlag Technik, Berlin, 1987) and can be partially by means of suitable correction steps (direct or / and arithmetic) for the measured value output. The corrections generally relate to offset and slope errors and are assisted by circuit-engineering measures to neutralize linearity deviations of the conversion characteristic, such as DD-PS 124697 (HO3K-13/02), but generally with reduced frequency of measurement due to the correction. One focus of all efforts to reduce measurement errors is to reduce the misalignment of resistors. It has already been proposed to reduce the error efficiency of resistors in integrating AD-converters, which have a very low linearity deviation, by means of conceptually modified solutions, without losing the property of an optionally high conversion rate and then reduced resolution. These solutions are based on compensation of the effective resistance errors achieved by cyclically exchanging resistors, supplemented by then mathematically assisted direct use of primary reference components within the reference source (digital reference adaptation). Similar -conceptional measures already proposed with a comparable reduction in the error effectiveness of resistors are based on interim corrections with a short-term constant correction auxiliary variable. Both solution directions can also be combined.

Ein Nachteil dieser Lösungen besteht noch darin, daß die direkte Verwendung des primären Referenzelementes für die AD-Umsetzung AD-Umsetzung einer Verwendung der gleichen Referenzquelle sowohl für die AD-Umsetzung als auch für die Konvertierung physikalischer Meßgrößen innerhalb des normieren den Wandlers entgegensteht, weil dieAD-Referenzspannung zeitabhängig in ihrer Polarität umgesteuert wird. Dadurch ist für den Einsatz eines derart verbesserten AD-Umsetzers innerhalb einer Vielfachmeßeinrichtung eine weitere teure Referenzquelle erforderlich, deren Fehler im Gesamtfehler additiv zu berücksichtigen ist.A disadvantage of these solutions is that the direct use of the primary reference element for AD conversion AD conversion precludes use of the same reference source for both AD conversion and physical quantity conversion within the normalize converter because the AD Reference voltage is reversed time-dependent in polarity. As a result, for the use of such an improved AD converter within a multiple measuring device, a further expensive reference source is required whose error in the total error is to be considered additively.

Object of the invention

Es ist das Ziel der Erfindung, Schaltunganordnungen zur digitalen Vielfachmessung hinsichtlich der Verringerung des Gesamtfehlers bei geringem Aufwand zu verbessern.It is the object of the invention to improve circuit arrangements for digital multiple measurement in terms of reducing the overall error with little effort.

Explanation of the essence of the invention

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur digitalen Vielfach messung mit geringem Meßfehler zu schaffen, in der bezüglich des eingangsseitigen normierenden Wandlers der Fehleranteil und der Aufwand reduziert sind.The object of the invention is to provide a circuit arrangement for digital multiple measurement with low measurement error, in terms of the input-side normalizing converter, the error rate and the cost are reduced.

Diese Aufgabe wird erfindungsgemäß mit einer Schaltungsanordnung zur digitalen Vielfachmessung mit geringem Meßfehler, bestehend aus einem eingangsseitigen normierenden Wandler, einer Referenzquelle, einer Schalterandordnung, einer Digitalisieranordnung und einem ausgangsseitigen Umsetzungsrechner sowie gegebenenfalls einem Umschalter, mit digitaler Referenzanpassung zwischen der Referenzqueile und dem Umsetzungsrechner sowie mit einem Eingangsanschluß, einem Bezugsanschluß, einem Ausgangsanschluß und einem internen Bezugspotential dadurch gelöst, daß die auf das interne Bezugspotential bezogene Referenzquelle sowohl mit ihrem Referenzausgang an einem Referenzeingang der Schalteranordnung als auch mit einem weiteren Referenzausgang an einem Referenzeingang einer Abtast-und Halteschaltung angeschlossen ist und daß die Abtast- und Halteschaltung ausgangsseitig mit einem Referenzeingang des normierenden Wandlers und steuerungsmäßig mit einem Steuerausgang der Digitalisieranordnung verbunden ist. Es ist vorteilhaft, daß der weitere Referenzausgang mit dem Referenzausgang der Referenzquelle verbunden ist. Es kann auch vorteilhaft sein, daß der weitere Referenzausgang innerhalb der Referenzquelle mit einem Anschluß eines primären Referenzbauelementes, vorzugsweise einer Referenz-Z-Diode, verbunden ist.This object is achieved with a circuit arrangement for digital multiple measurement with low measurement error, consisting of an input side normalizing transducer, a reference source, a switch array, a digitizer and an output conversion computer and optionally a switch, with digital reference adjustment between the Referenzqueile and the conversion computer and with a Input terminal, a reference terminal, an output terminal and an internal reference potential achieved in that the referenced to the internal reference potential reference source is connected both with its reference output to a reference input of the switch assembly and with another reference output to a reference input of a sample and hold circuit and that the Sample and hold circuit on the output side with a reference input of the normalizing converter and in terms of control with a control output of the digitizer arrangements connected. It is advantageous that the further reference output is connected to the reference output of the reference source. It may also be advantageous for the further reference output within the reference source to be connected to a terminal of a primary reference component, preferably a reference Zener diode.

Vorteilhaft ist, daß innerhalb der Abtast- und Halteschaltung-zwischen deren Referenzeingang und "einem Referenzausgang keine signalbewertenden Widerstände angeordnet sind.It is advantageous that no signal-evaluating resistors are arranged within the sample and hold circuit between the reference input and a reference output.

Es ist zweckmäßig, daß innerhalb der Abtast-und Halteschaltung der Referenzeingang über einen Abtastschalter zugleich mit einem auf das interne Bezugspotential der Schaltungsanordnung bezogenen Haltekondensator und mit dem Eingang eines ausgangsseitig dem Referenzausgang nachgeordneten Elektrometerverstärkers der Verstärkung eins verbunden ist. Es ist dann zweckmäßig, daß das Schließen des Abtastschalters zeitlich mit einer der gesteuerten Polaritäten einer Referenzspannung am Referenzausgang der Referenzquelle koordiniert ist.It is expedient that within the sample and hold circuit of the reference input via a sampling switch at the same time with a reference to the internal reference potential of the circuit holding capacitor and the input of an output side of the reference output downstream electrometer amplifier of gain one is connected. It is then appropriate that the closing of the sampling switch is coordinated in time with one of the controlled polarities of a reference voltage at the reference output of the reference source.

Es kann ebenfalls zweckmäßig sein, daß das Schließen des Abtastschalters zeitlich mit einer zeitweiligen Referenzspannung Null am Referenzausgang der Referenzquelle koordiniert ist.It may also be expedient that the closing of the sampling switch is coordinated in time with a temporary reference voltage zero at the reference output of the reference source.

Die Schalteranordnung realisiert im geordneten Wechsel Verbindungen von η-Eingängen der Digitalisieranordnung einerseits für η - m mit dem Ausgang des normierenden Wandlers und andererseits für m mit dem Referenzausgang der Referenzquelle. Dabei sind mit η > m + 1 bei vollständiger gegenseitiger Vertauschung immer m von η innerhalb der Digitalisieranordnung eingangsseitig angeordneter bewertender Integrationswiderstände über die Schalteranordnung mit der Referenzquelle verbunden, im einfachsten Fall einer (m = 1) von zwei (n = 2) Integrationswiderständen. Das Gleichgewicht im zeitlichen Mittel wird durch von der Digitalisieranordnung im Rhytmus einer Hilfsfrequenz zeitabhängig gesteuerte Polarität der Referenzspannung hergestellt und ist von der Ausgangsspannung des normierenden Wandlers abhängig. Das Digitalisierungsergebnis wird im nachfolgenden Umsetzungsrechner aus der Summe der beim Widerstandstausch (n!/(n - m)! Schritte) erhaltenen Einzelergebnisse gebildet und zur digitalen Referenzanpassung mit einem Zahlenwert multipliziert, der zur Spannung des Referenzelementes innerhalb der Referenzquelle unmittelbar proportional ist. Ein Hilfsgenerator und eine Steuerschaltung unterstützen die Digitalisierung und Umschaltung. Die Ausgangsspannung des normierenden Wandlers wird so theoretisch ohne Fehlerwirksamkeit von Widerstandseigenschaften analog-digital umgesetzt. Eine analoge Eingangsgröße (Meßgröße) Jiegt zwischen dem Eingangsanschluß und dem Bezugsanschluß der Schaltungsanordnung und damit des Wandlereingangs an, wobei das am Wandler ausgangsseitig angeschlossene interne Bezugspotential mit dem eingangsseitigen Bezugsanschluß verbunden sein kann, aber nicht sein muß. Der Wandlungsfehler hängt von den Eigenschaften, vor allem von der zeitlichen und temperaturabhängigen Instabilität, der verwendeten Wandlungselemente ab·, beim Wechsel der physikalischen Einheit auch von jenen einer Wandlungsreferenz, vor allem von einer diesbezüglichen Referenzspannung, beispielsweise zur Widerstands- oder Widerstandsverhältnismessung anstelle einer Spannungsmessung. Die zu geeigneten Zeitpunkten aus der Referenzquelle der AD-Umsetzung unmittelbar mit dem Spannungswert des primären Referenzbauelementes nachgeladene Abtast- und Halteschaltung —ohne interne bewertende Widerstände- ist mit sehr geringem Eigenfehler realisierbar, so daß ihre Ausgangsspannung den für die AD-Umsetzung allein maßgebenden Schwankungen der Referenzspannung unmittelbar mit einem vernachlässigbaren Zusatzfehler folgt. Damit wird nicht nur ein zusätzlicher Meßfehler- aus einer für die meßgrößenumsetzende normierende Wandlung erforderlichen Wandlungsreferenz-vermieden, sondern es werden auch Schwankungen der AD-Referenzspannung kompensiert, wenn die Wandlungssteilheit des normierenden Wandlers zur Wandlungsreferenzspannung (Ausgangsspannung der Tast- und Halteschaltung) proportional ist. Für darauf basierende Betriebsarten der Vielfachmessung enthalten daher Präzisionsanforderungen an die AD-Referenzquelle.The switch arrangement realized in an orderly change connections of η-inputs of the digitizing arrangement on the one hand for η - m with the output of the normalizing transducer and on the other hand for m to the reference output of the reference source. In this case, with η> m + 1 with complete mutual permutation always m of η within the digitizing arrangement on the input side arranged evaluation integration resistors connected via the switch arrangement with the reference source, in the simplest case one (m = 1) of two (n = 2) integration resistors. The equilibrium in the time average is produced by time-dependent controlled by the digitizer in the rhythm of an auxiliary frequency polarity of the reference voltage and is dependent on the output voltage of the normalizing transducer. In the following conversion calculator, the digitization result is formed from the sum of the individual results obtained during the resistance change (n! / (N-m) steps) and multiplied by a numerical value for the digital reference adaptation, which is directly proportional to the voltage of the reference element within the reference source. An auxiliary generator and a control circuit support digitization and switching. The output voltage of the normalizing transducer is thus analogically implemented without error effectiveness of resistance properties analog-digital. An analogue input variable (measurand) is connected between the input terminal and the reference terminal of the circuit arrangement and thus of the converter input, wherein the internal reference potential connected to the converter on the output side can be connected to the input-side reference terminal, but does not have to be. The conversion error depends on the properties, in particular on the temporal and temperature-dependent instability, of the conversion elements used, on the change of the physical unit also on those of a conversion reference, above all on a related reference voltage, for example for resistance or resistance ratio measurement instead of voltage measurement. The at appropriate times from the reference source of the AD conversion directly with the voltage value of the primary reference device reloaded sample and hold circuit - without internal evaluating resistors - can be realized with very low intrinsic error, so that their output voltage for the AD conversion alone relevant fluctuations of the Reference voltage immediately followed by a negligible additional error. This avoids not only an additional measurement error from a conversion reference required for the scaling conversion, but also compensates for variations in the AD reference voltage when the conversion slope of the normalizing converter is proportional to the conversion reference voltage (output voltage of the sample and hold circuit). For multiple measurement modes based thereon, therefore, include precision requirements for the AD reference source.

Es ist von Vorteil, daß der gegebenenfalls zwischen einem Ausgang des normierenden Wandlers und einem Signaleingang der Schalteranordnung angeordnete Umschalter eingangsseitig im Wechsel mit einem weiteren Ausgang der Abtast- und Halteschaltung verbunden ist, so daß sich eine für diese Schaltungskonfiguration (mit Umschalter) erforderliche Hilfsspannungsquelle erübrigt. Hierbei wird bezüglich der AD-Umsetzung die Fehlerwirksamkeit von Widerständen mittels einer zweiteiligen Korrekturphase und davon ausgehender Korrekturrechnung im Umsetzungsrechner vermieden. Es ist für die Widerstandsmessung vorteilhaft, daß innerhalb des normierenden Wandlers eine zwischen dem Eingangsanschluß und dem Ausgang angeordnete Verstärkeranordnung invertierend realisiert ist und daß zwischen diesem Eingangsanschluß und dem Referenzausgang der Abtast- und Halteschaltung die Reihenschaltung eines Schalters und eines vorzugsweise steuerbaren Referenzwiderstandes angeordnet ist. Für zusätzliche Widerstandsverhältnismessungen ist nur anstelle des Referenzwiderstandes ein externer Widerstand anzuschließen, der als Nenner wirkt.It is advantageous that the optionally arranged between an output of the normalizing transducer and a signal input of the switch assembly switch on the input side is alternately connected to another output of the sample and hold circuit, so that a required for this circuit configuration (with changeover) auxiliary voltage source is unnecessary , In this case, with regard to the AD conversion, the error effectiveness of resistors is avoided by means of a two-part correction phase and correction correction emanating therefrom in the conversion computer. It is advantageous for the resistance measurement, that within the normalizing converter arranged between the input terminal and the output amplifier arrangement is implemented inverting and that between this input terminal and the reference output of the sample and hold circuit, the series connection of a switch and a preferably controllable reference resistor is arranged. For additional resistance ratio measurements, connect an external resistor instead of the reference resistor, which acts as a denominator.

Es ist dann auch vorteilhaft, daß der Referenzwiderstand wertmäßig den bereichsabhängigen Nennwerten der Widerstandsmessung zugeordnet ist und daß während der Betriebsart Widerstandsmessung eine im Sinne der digitalen Referenzanpassung (Betriebsart Spannungsmessung) seitens des Umsetzungsrechners realisierte Umrechnung-zur mehrstelligen Anpassung des Meßergebnisses an die primäre Referenzspannung-entfällt.It is then also advantageous that the reference resistance value associated with the range-dependent nominal values of the resistance measurement and that during the mode resistance measurement realized in the sense of digital reference adjustment (operating mode voltage measurement) realized by the conversion computer for multi-digit adjustment of the measurement result to the primary reference voltage ,

Es ist für die Spannungsmessung zweckmäßig, daß innerhalb des normierenden Wandlers die Verstärkeranordnung mindestens einen intern zuschaltbaren Korrektureingang aufweist und daß letzterer über einen Korrekturteiler dem Referenzausgang der Abtast- und Halteschaltung zugeordnet ist, um aus der Kenntnis der Referenzspannung und der Korrekturteilung über bekannte Korrekturvorkehrungen eine Ergebniskorrektur zu ermöglichen, vorzugsweise rechnerisch innerhalb des Umsetzungsrechners. Es ist zur Optimierung der Wandlungseigenschaften zweckmäßig, daß die Phasendrehung innerhalb der Verstärkeranordnunginvertierend oder nichtinvertierend - über einen Steuereingang betriebsartenabhängig steuerbar ist. Es ist zweckmäßig, daßIt is useful for the voltage measurement that within the normalizing transducer, the amplifier arrangement has at least one internally switchable correction input and that the latter is assigned to the reference output of the sample and hold circuit via a correction divider to a result correction from the knowledge of the reference voltage and the correction division over known Korrekturvorkehrungen preferably mathematically within the conversion computer. It is expedient for optimizing the conversion properties that the phase rotation within the amplifier arrangement can be controlled in an inverse or noninverting manner, depending on the operating mode, via a control input. It is appropriate that

innerhalb des normierenden Wandlers mindestens die Betriebsarten Spannungsmessung und Widerstandsmessung realisiert sind, vorzugsweise auch die Betriebsarten Strommessung und/oderWiderstandserhältnismessung und/oder Leitwertmessung. Es ist zur vollen Nutzbarkeit der fehlerreduzierten Eigenschaften der Vielfachmeßanordnung von Vorteil, daß bezüglich des Eingangsanschlusses der Schaltungsanordnung für sich bekannte schaltungstechnische Maßnahmen zur rückkoppelnden Korrektur (Kompensation) sowohl eines Eingangsstromes als auch einer wirksamen Offsetspannung des normierenden Wandlers-speziell der Verstärkeranordnung-realisiert sind, vorzugsweise mittels Rückkopplung aus dem Umsetzungsrechner über Digital-Analog-Umsetzer auf Korrektursteuereingänge der Verstärkeranordnung.Within the standardizing converter, at least the operating modes voltage measurement and resistance measurement are realized, preferably also the operating modes current measurement and / or resistance ratio measurement and / or conductance measurement. It is for the full usability of the reduced-error characteristics of the Vielmemeßanordnung advantageous that with respect to the input terminal of the circuit arrangement known per se circuitry measures for feedback correction (compensation) both an input current and an effective offset voltage of the normalizing converter-especially the amplifier arrangement realized by means of feedback from the conversion computer via digital-to-analog converter to correction control inputs of the amplifier arrangement.

Der Vorteil der erfindungsgemäßen Schaltungsanordnung zur Vielfachmessung mit geringem Meßfehler besteht vor allem darin, daß die in AD-Umsetzern mit konzeptionell reduzierter Fehlerwirksamkeit von Widerstandseigenschaften zu realisierende polaritätsgesteuerte Referenzquelle — einschließlich digitaler Referenzanpassung — auch innerhalb von Vielfachmeßeinrichtungen anwendbar ist und in diesen zugleich die Genauigkeitsbasis für eine zeitlich unveränderliche und widerstandsfreie Wandlerreferenzquelle bildet, wodurch sich-neben dem allgemein verringerten Wandlungsfehler-in einigen Betriebsarten die Fehler der Wandierreferenz und der AD-Referenz sogar kompensieren.The advantage of the circuit arrangement according to the invention for multiple measurement with low measurement error consists in the fact that in AD converters with conceptually reduced error efficiency of resistance properties to be realized polarity-controlled reference source - including digital reference adjustment - is also applicable within Mehrfachmeßeinrichtungen and in this at the same time the accuracy basis for a forms time constant and resistance-free transducer reference source, which in addition to the generally reduced conversion error-in some modes, the errors of Wandierreferenz and AD reference even compensate.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden. In der zugehörigen Zeichnung zeigen:The invention will be explained below using an exemplary embodiment. In the accompanying drawing show:

Fig. 1: ein Blockschaltbild der erfindungsgemäßen Lösung, Fig. 2: ein weiteres, detaillierteres Blockschaltbild.Fig. 1: a block diagram of the solution according to the invention, Fig. 2: a further, more detailed block diagram.

Die Schaltungsanordnung zur digitalen Vielfachmessung mit geringem Meßfehler nach Fig. 1 weist einen Eingangsanschluß 1, einen Bezugsanschluß 2, ein internes Bezugspotential 3 und einen Ausgangsanschluß 4 auf. Sie enthält einen normierenden Wandler 5, eine Referenzquelle 6, eine Schalteranordnung 7, eine Steuerschaltung 8, eine Digitalisieranordnung 9, einen Umsetzungsrechner 10, einen Hilfsgenerator 11, eine Abtast-und Halteschaltung 12 sowie einen Umschalter 13. Ein Meßvorgang besteht darin, daß eine zwischen dem Eingangsanschluß 1 und dem Bezugsanschluß 2 anliegende analoge Eingangsgröße A_e (Meßgröße) in einen über die Betriebsart und die Wandlungssteilheit proportionalen Ausgangsdigitalwert D_a umgesetzt und als solcher am Ausgangsanschluß 4 ausgegeben wird, beispielsweise zwecks anschließender Anzeige. Der eingangsseitig mit dem Eingangsanschluß 1 und dem Bezugsanschluß 2 der Schaltungsanordnung verbundene normierende Wandler 5 ist ausgangsseitig —für eine Ausgangsspannung U_a an seinem Ausgang 5' —auf das interne Bezugspotential 3 bezogen. Ein Referenzeingang 14 ist bezüglich einer anliegenden Wandlerreferenzspannung U_R' mit einem Referenzausgang 25 der potentialmäßig auf internes Bezugspotential 3 bezogenen Abtast- und Halteschaltung 12 verbunden. Ein gegebenenfalls (als Alternative zur direkten Verbindung) zwischen dem Ausgang 5' des normierenden Wandlers 5 und einem Signaleingang 7' der Schalteranordnung 7 angeordneter Umschalter 13 ist eingangsseitig andererseits einem weiteren Ausgang 25' der Abtast- und Halteschaltung 12 nachgesetzt und wird dann seitens des Umsetzungsrechners 10 aus einem alternativen Steuerausgang 22 gesteuert, ebenso wie ein dann wirksamer alternativer Steuereingang 16 der Schalteranordnung 7. Die in Fig. 1 so (gestrichelt) angedeutete Alternativlösung im Detail bleibt im folgenden zunächst unbeachtet.The circuit arrangement for digital multiple measurement with low measurement error of FIG. 1 has an input terminal 1, a reference terminal 2, an internal reference potential 3 and an output terminal 4. It contains a normalizing transducer 5, a reference source 6, a switch assembly 7, a control circuit 8, a digitizer 9, a conversion calculator 10, an auxiliary generator 11, a sample and hold circuit 12 and a switch 13. A measuring operation is that one between the analog input signal A _e (measurand) applied to the input terminal 1 and the reference terminal 2 is converted into an output digital value D _a proportional to the operating mode and the conversion slope and output as such at the output terminal 4, for example for subsequent display. The input side connected to the input terminal 1 and the reference terminal 2 of the circuit arrangement normalizing converter 5 is the output side - for an output voltage U _a at its output 5 '- based on the internal reference potential 3. A reference input 14 is connected with respect to an applied transducer reference voltage U _R 'to a reference output 25 of the potential referenced to internal reference potential 3 sample and hold circuit 12. An optionally (as an alternative to the direct connection) between the output 5 'of the normalizing converter 5 and a signal input 7' of the switch assembly 7 arranged switch 13 on the other hand, another downstream output 25 'of the sample and hold circuit 12 and is then on the part of the conversion computer 10 controlled from an alternative control output 22, as well as a then effective alternative control input 16 of the switch assembly 7. The in Fig. 1 so (dashed) indicated alternative solution in detail remains ignored in the following.

Die hinsichtlich ihres Signaleinganges 7' dann direkt mit dem Ausgang 5' des normierenden Wandlers 5 verbundene Schalteranordnung 7 weist ferner einen mit einem Referenzausgang 6' der Referenzquelle 6 verbundenen Referenzeingang 7" und η > 2 mit η Eingängen 9.1 bis 9.η der Digitalisieranordnung 9 verbundene Ausgänge sowie einen der Steuerschaltung 8 ausgangsseitig nachgesetzten Steuereingang 15 auf, beispielsweise mit η = 2.The with respect to their signal input 7 'then connected directly to the output 5' of the normalizing converter 5 switch assembly 7 further comprises a reference to a reference output 6 'of the reference source 6 connected reference input 7 "and η> 2 with η inputs 9.1 to 9.η the digitizer 9th connected outputs and one of the control circuit 8 on the output side replenished control input 15, for example, with η = 2.

Die Referenzquelle 6 ist für eine am Referenzausgang 6' ausgegebene Referenzspannung U_R auf internes Bezugspotential 3 der Schaltungsanordnung bezogen. Die Polarität dieser Referenzspannung U_R ist mittels eines Steuersignales aus der Digitalisieranordnung 9 über einen Polaritätssteuereingang 20 umsteuerbar, einschließlich eines vorübergehenden Spannungswertes Null. Einem weiteren Referenzausgang 6" der Referenzquelle 6 ist ein Referenzeingang 23 der Abtast- und Halteschaltung 12 nachgeordnet, die hinsichtlich einer darüberzeitlich koordinierten Referenzspannungsübernahme an ihrem Steuereingang 24 aus einem Steuerausgang 17 der Digitalisieranordnung 9 gesteuert wird.Reference source 6 is referenced to internal reference potential 3 of the circuit arrangement for a reference voltage U _R output at reference output 6 '. The polarity of this reference voltage U _R is reversible by means of a control signal from the digitizer 9 via a polarity control input 20, including a temporary voltage value zero. Another reference output 6 "of the reference source 6 is followed by a reference input 23 of the sample and hold circuit 12, which is controlled with respect to a coordinated over time Referenzspannungsübernahme at its control input 24 from a control output 17 of the digitizer 9.

Die Digitalisieranordnung 9 ist eingangsseitig auf das interne Bezugspotential 3 bezogen, weist einen Steuereingang 19 zur Vorgabe einer Meßzeit T_m und einen mit dem Hilfsgenerator 11 verbundenen Hilfseingang 18 auf und ist datenmäßig ausgangsseitig mit einem Dateneingang 21 des nachfolgenden Umsetzungsrechners 10 verbunden. Letzterer treibt den Ausgangsanschluß 4 der Schaltungsanordnung und enthält (symbolisch, zwecks digitaler Referenzanpassung) einen Anpassungsspeicher 10'.The digitizer 9 is based on the input side to the internal reference potential 3, has a control input 19 for specifying a measurement time T _m and an auxiliary input connected to the auxiliary generator 18 and 18 data is the output side connected to a data input 21 of the subsequent conversion computer 10. The latter drives the output terminal 4 of the circuit arrangement and contains (symbolically, for the purpose of digital reference adaptation) an adaptation memory 10 '.

Gemäß dem bekannten Stand der Technik enthält die Digitalisieranordnung 9 π eingangsseitige Integrationswiderstände, von denen vermittels der Schalteranordnung 7 im vollständigen Wechsel (in nl/(n- m)! Schritten) immer m < η - 1 mit dem Referenzausgang 6' der Referenzquelle 6 und die übrigen η — m mit dem Ausgang 5' des normierenden Wandlers 5 verbunden sind, beispielsweise mit η = 2 und m = 1. Dynamische Integration mit aus dem Hilfsgenerator 11 erzwungener periodischer Rückladung sichert über die Polaritätssteuerung der Referenzspannung Ur ein Gleichgewicht im zeitlichen Mittel, mit von der Ausgangsspannung U_a des normierenden Wandlers 5 abhängigem Polaritätszeitverhältnis und damit koordinierter Digitalwertausgabe der Digitalisierungsanordnung 9.According to the known prior art, the digitizer 9 includes π input-side integration resistors, of which by means of the switch assembly 7 in full change (in nl / (n-m)! Steps) always m <η - 1 with the reference output 6 'of the reference source 6 and the remaining η-m are connected to the output 5 'of the normalizing converter 5, for example with η = 2 and m = 1. Dynamic integration with periodic recharge forced from the auxiliary generator 11 ensures equilibrium in the time average via the polarity control of the reference voltage Ur, with dependent on the output voltage U _{a of} the normalizing transducer 5 polarity time ratio and thus coordinated digital value output of the digitizing device. 9

Die von der Steuerschaltung 8 dazu gesteuerten Umschaltungen innerhalb der Schalteranordnung 7 sind zeitlich mit dem Rhytmus der aus dem Hilfsgenerator 11 erzwungenen periodischen Rückladungen koordiniert.The controlled by the control circuit 8 to switching within the switch assembly 7 are coordinated in time with the rhythm of the forced from the auxiliary generator 11 periodic recharges.

Die Fehlerwirksamkeii. von Widerständen für die AD-Umsetzung wird bezüglich der Digitalisieranordnung 9 mittels des über die Schalteranordnung 7 bewirkten vollständigen (Anschluß-)Wechsels und bezüglich der Referenzaufbereitung in der Referenzanpassung über den Anpassungsspeicher 10' innerhalb des Umsetzungsrechners 10 stark verringert. Wandlungsfehler, insbesondere bei einem Wechsel der physikalischen Einheit, werden dadurch reduziert, daß die am Referenzausgang 25 der Abtast-und Halteschaltung 12 verfügbare Wandlungsreferenzspannung Ur'aus dem gleichen primären Referenzbauelement innerhalb der Referenzquelle 6 abgeleitet und vorzugweise gleich der Referenzspannung U_R (zuThe error effectiveness. resistors for the AD conversion is greatly reduced with respect to the digitizer assembly 9 by means of the complete (terminal) change effected via the switch arrangement 7 and with respect to the reference processing in the reference adaptation via the adaptation memory 10 'within the conversion computer 10. Conversion errors, particularly in a physical unit change, are reduced by deriving the conversion reference voltage Ur 'available at the reference output 25 of the sample and hold circuit 12 from the same primary reference device within the reference source 6 and preferably equal to the reference voltage U _R (to

definierten Zeitpunkten) bzw. gleich der Spannung des primären Referenzbauelementes selbst ist. Dazu ist die Abtast- und Halteschaltung 12 ohne fehlerwirksame Widerstände zu realisieren (was für eine Verstärkung eins realisierbar ist) und zu geeigneten, mit der Polaritätssteuerung der Referenzquelle 6 koordinierten Zeitpunkten über den Referenzeingang 23 nachzuladen.defined times) or equal to the voltage of the primary reference component itself. For this purpose, the sample and hold circuit 12 is to be realized without faulty resistors (which is feasible for a gain of one) and to be recharged via the reference input 23 to suitable time points coordinated with the polarity control of the reference source 6.

Für Betriebsarten, in denen das Verhältnis der Referenzspannung U_R und der Wandlerreferenzspannung Ur' in die zwischen der analogen Eingangsgröße A_e und dem Ausgangsdigitalwert D_a wirksame Meßkennlinie (Wandlung und AD-Umsetzung) eingeht, ist daher gegenüber einer separaten Realisierung beider Referenzspannungen (U_R und Ur') keine Summation der Einzelfehler vorzunehmen, sondern mit Hilfe der geeignet angeschlossenen und zeitlich gesteuerten Abtast- und Halteschaltung 12 kompensieren sich beide völlig korrelierten Fehleranteile, so daß für diese Betriebsarten an die Referenzspannung Ur keine Präzisionsanforderungen entstehen. Dafür kann dann auch eine digitale Referenzanpassung (wie beispielsweise für die Spannungsmessung) im Umsetzungsrechner 10 entfallen.For operating modes in which the ratio of the reference voltage U _R and the transducer reference voltage Ur 'enters the effective between the analog input value A _e and the output digital value D _a measuring characteristic (conversion and AD conversion), is therefore compared to a separate implementation of both reference voltages (U _R and Ur ') make no summation of the individual errors, but with the help of the suitably connected and time-controlled sample and hold circuit 12 compensate each other completely correlated error components, so that arise for these modes to the reference voltage Ur no precision requirements. For this purpose, a digital reference adaptation (such as for voltage measurement) in the conversion computer 10 can be dispensed with.

Bei Verwendung des Umschalters 13 wird die Fehlerwirksamkeit dereingangsseitigen Integrationswiderstände innerhalb der Digitalisieranordnung 9 dadurch eliminiert, daß der Fehler der während der eigentlichen Meßphase mit der Referenzquelle 6 bzw. mit dem normierenden Wandler 5 verbundenen m bzw. η - m Widerständen in einer zweiteiligen Korrekturphase (mit einer Korrekturhilfsspannung vor dem Signaleingang T der Schalteranordnung 7) ermittelt und anschließend - für nachfolgende Messungen — rechnerisch berücksichtigt wird.When using the switch 13, the error efficiency of the input-side integration resistors within the digitizer 9 is eliminated, that the error of the m or η - m resistors connected during the actual measurement phase with the reference source 6 or with the normalizing transducer 5 in a two-part correction phase (with a correction auxiliary voltage before the signal input T of the switch assembly 7) is determined and then - for subsequent measurements - is taken into account mathematically.

Korrekturbezug bildet jedoch ein vollständiger Wechsel der Widerstände in einem Teil der Korrekturphase. In Fig. 1 wird die (kurzzeitstabile) Korrekturhilfsspannung dem weiteren Ausgang 25' der Abtast- und Halteschaltung 12 entnommen, sie kann für m > n/2 auch gleich der Wandlerreferenzspannung Ur'sein.Correction, however, is a complete change of resistances in one part of the correction phase. In Fig. 1, the (short-term stable) correction auxiliary voltage is taken from the further output 25 'of the sample and hold circuit 12, it can be equal to the transducer reference voltage Ur' for m> n / 2.

In der Schaltungsanordnung nach Fig. 2 sind für die Digitalisieranordnung 7 nur zwei Eingänge (9.1 und 9.2) und damit η = 2 und m = 1 vorgesehen, so daß ein vollständiger Wechsel aus zwei Schritten besteht. In detaillierterer Ausgestaltung ist ein Taktgenerator 35 für eine Taktfrequenz fj mit dem Hilfsgenerator 11 sowie mit Takteingängen 18'bzw. 36 der Digitalisieranordnung 9 bzw. des Umsetzungsrechners 10 verbunden. Die Referenzquelle 6 besteht aus einer potentialfreien eigentlichen Referenzquelle 6.1 und einer polaritätsgesteuerten Umschaltanordnung 6.2, wobei letztere eigangsseitigd.irekt mit den Anschlüssen einer Referenz-Z-Diode 32 als primärem Referenzelement verbunden ist. Bestandteile der Abtast- und Halteschaltung 12 sind ein eingangsseitiger, direkt mit dem Referenzausgang 6' der Referenzquelle 6 verbundener Abtastschalter 12.3, ein nachgeordneter, andererseits mit dem internen Bezugspotential 3 verbundener Haltekondensator 12.2 sowie ein zu diesem eingangsseitig parallel angeschlossener Elektrometerverstärker 12.1 der Verstärkung eins (volle Gegenkopplung), dessen Ausgang am Referenzausgang 25 die Wandlerreferenzspannung Ur' zur Verfügung stellt. Der Haltekondensator 12.2 wird über den Abtastschalter 12.3 immer in jenen Zeitabschnitten nachgeladen (mit der dann gültigen Referenzspannung Ur), die von der Digitalisierungsordnung 9 über den Steuerausgang 17 periodisch vorgegeben werden.In the circuit arrangement according to FIG. 2, only two inputs (9.1 and 9.2) and thus η = 2 and m = 1 are provided for the digitizing arrangement 7, so that a complete change consists of two steps. In a more detailed embodiment, a clock generator 35 for a clock frequency fj with the auxiliary generator 11 and clock inputs 18'bzw. 36 of the digitizer 9 and the conversion computer 10 connected. The reference source 6 consists of a potential-free actual reference source 6.1 and a polarity-controlled switching arrangement 6.2, the latter eigangsseitigd.irekt is connected to the terminals of a reference Zener diode 32 as a primary reference element. Components of the sample and hold circuit 12 are an input side, directly to the reference output 6 'of the reference source 6 connected sampling 12.3, a downstream, on the other hand connected to the internal reference potential 3 holding capacitor 12.2 and a parallel to this input side connected in parallel electrometer amplifier 12.1 the gain one (full Negative feedback) whose output at the reference output 25 provides the transducer reference voltage Ur '. The hold capacitor 12.2 is always recharged via the sampling switch 12.3 in those time periods (with the then valid reference voltage Ur), which are periodically specified by the digitization order 9 via the control output 17.

Alternativ ist in Fig. 2 gestrichelt die vorteilhafte Möglichkeit angedeutet, anstelle des Abtastschalters 12.3 einen weiteren Abtastschalter 34, der eingangsseitig direkt mit einer an der Referenz-Z-Diode 32 angeschlossenen Verbindungsleitung 33 (zur Umschaltanordnung 6.2) verbunden ist, anzuordnen und ausgangsseitig mit einem Anschlußpunkt a der Abtast- und Halteschaltung 12 zu verbinden sowie koordiniert mit der Polaritätssteuerung zu schließen, vorzugsweise immer dann, wenn die Referenzspannung Ur null ist, so daß letztere für die AD-Umsetzung keine Verfälschung infolge vorübergehender (sehr geringer) Nachladung des Haltekondensators 12.2 erfährt.Alternatively, the advantageous possibility is indicated by dashed lines in FIG. 2, instead of the sampling switch 12.3, a further sampling switch 34, which is connected directly to a connecting line 33 (connected to the switching circuit 6.2) connected to the reference Zener 32, and to the output side with a sampling switch 34 Terminal point a of the sample and hold circuit 12 to connect and coordinated to close the polarity control, preferably whenever the reference voltage Ur is zero, so that the latter for the AD implementation no distortion due to temporary (very low) recharge of the holding capacitor 12.2 learns ,

In detaillierterer Ausgestaltung des normierenden Wandlers 5 sind in Fig. 2 eine Verstärkeranordnung 5.1 mit einem Korrektureingang 30 für eine Korrekturspannung U^, ein Schalter 26, ein schaltbarer Referenzwiderstand 27, ein Betriebsartenumschalter 28 und ein Korrekturteiler 29 skizziert. Als Meßgröße (analoge Eingangsgröße A_e) sind eine Meßspannung Ux, ein Meßwiderstand R_x und ein Meßstrom I_x angedeutet.In a more detailed embodiment of the normalizing transducer 5 in Fig. 2, an amplifier arrangement 5.1 with a correction input 30 for a correction voltage U ^, a switch 26, a switchable reference resistor 27, a mode selector switch 28 and a correction divider 29 outlined. As a measured variable (analog input A _e ), a measuring voltage Ux, a measuring resistor R _x and a measuring current I _{x are} indicated.

In der Betriebsart Spannungsmessung (U_x) entsteht die Ausgangsspannung U₃ als bereichsabhängig verstärkte Meßspannung U_x. Bereichsabhängige Verstärkungsfehler können hierbei mittels Korrekturspannungen U_K, die aus der bekannten Wandlerreferenzspannung Ur' abgeleitet sind (beispielsweise thermostatisiert), mittels bereichsabhängiger multiplikativer Meßwertkorrektur im Umsetzungsrechner 10 verringert werden.In the operating mode voltage measurement (U _x ), the output voltage U _{3 is produced} as a range-dependent amplified measuring voltage U _x . Range-dependent gain errors can here by means of correction voltages U _K , which are derived from the known transducer reference voltage Ur '(for example, thermostatically), are reduced by means of area-dependent multiplicative correction of measured values in the conversion computer 10.

In der Betriebsart Widerstandsmessung (R_x) sind die Wandlerreferenzspannung Ur' und der Referenzwiderstand 27 bezüglich der Wandlung fehlerwirksam, wobei-wie bereits zu Fig. 1 erläutert-der Fehler der Wandlerreferenzspannung U_R'mit jenem der Referenzspannung Ur vollständig korreliert ist, so daß sich ihre Fehleranteile in der erfindungsgemäßen Lösung kompensieren. In Fig.2 ist dann der Referenzwiderstand 27 einerseits mit dem Referenzausgang 25 des Elektrometerverstärkers 12.1 und andererseits mit dem Eingangsanschluß 1 der Schaltungsanordnung verbunden, so daß innerhalb der dann invertierenden Verstärkeranordnung 5.1 eine Verstärkung der Wandlerreferenzspannung Ur' im Verhältnis der Widerstandswerte (Meßwiderstand R_x zu Referenzwiderstand 27) stattfindet.In the mode resistance measurement (R _x ), the transducer reference voltage Ur 'and the reference resistor 27 with respect to the conversion are effective, and-as already explained in Fig. 1-the error of the transducer reference voltage U _R ' is fully correlated with that of the reference voltage Ur, so that to compensate for their error rates in the solution according to the invention. 2, the reference resistor 27 is then connected on the one hand to the reference output 25 of the electrometer amplifier 12.1 and on the other hand to the input terminal 1 of the circuit arrangement, so that within the then inverting amplifier arrangement 5.1 amplification of the transducer reference voltage Ur 'in the ratio of the resistance values (measuring resistor R _x to Reference resistor 27) takes place.

Während der Betriebsart Widerstandsmessung ist der Ausgang 5'der dann invertierenden Verstärkeranordnung 5.1 intern (in Fig! 2 nicht skizziert) mit dem Bezugsanschluß 2 der Schaltungsanordnung verbunden, beispielsweise über einen Steuereingang 31 gesteuert, während zur Spannungsmessung nichtinvertierende Verstärkereigenschaften benötigt werden. Mit einer gestrichelten Verbindung des Ausgangs 5' der Verstärkeranordnung 5.1 zum alternativen Eingangsanschluß des Betriebsartenumschalters 28 ist (bei geschlossenem Schalter 26) die Möglichkeit zur kompensierenden Strommessung (Meßstrom I_x) angedeutet. Am Ausgang der dann ebenfalls invertierenden Verstärkeranordnung 5.1 entsteht hierbei eine Ausgangsspannung U₃ von solcher Größe, daß daraus über den Referenzwiderstand 27 gerade eine Kompensation des Meßstromes I_x am virtuellen Erdungspunkt (Eingangsanschluß 2) erfolgt. Bei digitaler Referenzanpassung der Referenzquelle 6 (mit unmittelbarer Ausgabe der Z-Diodenspannung Uz als primäre Referenzspannung und über den Anpassungsspeicher 10' zugeordneter Umrechnung) ist die Wandlerreferenzspannung Ur'- ebenso wie die Referenzspannung (Ur) - nicht auf einen Nennbereichswert der AD-Umsetzung für die Ausgangsspannung U_a des normierenden Wandlers 5 abgestimmt. Das kann für die Widerstandsmessung jedoch wie schon beschrieben entfallen, da Wandlerreferenzspannung Ur' und Referenzspannung U_R nur als Verhältnis in das Meßergebnis eingehen. Vielmehr ist nur der Referenzwiderstand 27 bereichsabhängig auf den jeweiligen Bereichsendwert abzustimmen.During the resistance measurement mode, the output 5 'of the then inverting amplifier arrangement 5.1 is internally (not shown in FIG. 2) connected to the reference terminal 2 of the circuit, for example controlled by a control input 31, while noninverting amplifier characteristics are needed for voltage measurement. With a dashed connection of the output 5 'of the amplifier arrangement 5.1 to the alternative input terminal of the operating mode switch 28 is (with the switch closed 26) the possibility for compensating current measurement (measuring current I _x ) indicated. At the output of the then likewise inverting amplifier arrangement 5.1, an output voltage U ₃ of such magnitude is produced that a compensation of the measuring current I _x at the virtual grounding point (input terminal 2) takes place via the reference resistor 27. In the case of digital reference adaptation of the reference source 6 (with direct output of the Zener diode voltage Uz as the primary reference voltage and the conversion memory allocated via the adaptation memory 10 '), the transducer reference voltage Ur'-as well as the reference voltage (Ur) -is not to a nominal value of the AD conversion for the output voltage U _{a of} the normalizing transducer 5 is tuned. However, this can be omitted for the resistance measurement, as already described, since transducer reference voltage Ur 'and reference voltage U _{R are included} only as a ratio in the measurement result. Rather, only the reference resistor 27 is field-dependent tuned to the respective range end value.

Claims

1. Circuit arrangement for digital multiple measurement with low measurement error, consisting of an input side normalizing transducer, a reference source, a switch assembly, a digitizer and an output conversion computer and optionally a switch, with digital reference adjustment between the reference source and the conversion computer and an input terminal, a reference terminal , an output terminal and an internal reference potential, characterized in that the referenced to the internal reference potential (3) reference source (6) both with its reference output (6 ') at a reference input (7 ") of the switch assembly (7) and with another Reference output (6 ") to a reference input (23) of a sample and hold circuit (12) is connected and that the sample and hold circuit (12) on the output side with a reference input (14) of the normalizing transducer (5) and according to control with a control output ( 17) the Digitizing arrangement (9) is connected.

2. A circuit arrangement according to claim 1, characterized in that the further reference output (6 ") to the reference output (6 ') of the reference source (6) of the reference source (6) is connected.

3. A circuit arrangement according to claim 1, characterized in that the further reference output (6 ") within the reference source (6) with a terminal of a primary reference component, preferably a reference Zener diode (32) is connected.

4. Circuit arrangement according to claims 1 to 3, characterized in that within the sample and hold circuit (12) -between the reference input (23) and a Refernzausgang (25) - no signal-evaluating resistors are arranged.

5. A circuit arrangement according to claim 4, characterized in that within the sample and hold circuit (12) of the reference input (23) via a sampling switch (12.3) at the same time with a reference to the internal reference potential (3) of the circuit holding capacitor (12.2) and with the input of an output side of the reference output (25) downstream electrometer amplifier (12.1) is connected to the gain of one.

6. Circuit arrangement according to claim 5, characterized in that the closing of the sampling switch (12.3) is coordinated in time with one of the controlled polarities of a reference voltage (U _R ) at the reference output (6 ') of the reference source (6).

7. Circuit arrangement according to claims 3 and 5, characterized in that the closing of the sampling switch (12.3) is temporally coordinated with a temporary reference voltage (U _R ) zero at the reference output (6 ') of the reference source (6).

8. Circuit arrangement according to claims 1 to 7, characterized in that the optionally between an output (5 ') of the normalizing transducer (5) and a signal input (7') of the switch assembly arranged switch (13) on the input side in alternation with another output (25 ') of the sample and hold circuit (12) is connected.

9. Circuit arrangement according to claims 1 to 8, characterized in that within the normalizing transducer (5) between the input terminal (1) and the output (5 ') arranged amplifier arrangement (5.1) is implemented inverting and that between this input terminal (1 ) and the reference output (25) of the sample and hold circuit (12) the series connection of a switch (26) and a preferably controllable reference resistor (27) is arranged.

10. Circuit arrangement according to claim 9, characterized in that the reference resistor (27) in terms of value is assigned to the range-dependent nominal values of the resistance measurement.

11. The circuit arrangement according to claims 1 to 8, characterized in that within the normierendenden converter (5) the amplifier arrangement (5.1) has at least one internally connectable correction input (30) and that the latter via a correction divider (29) the reference output (25) Sample and hold circuit (12) is assigned.

12. Circuit arrangement according to claims 1 to 11, characterized in that the phase rotation within the amplifier arrangement (5.1) -invertiertierend or non-inverting - via a control input (31) mode-dependent reversible.