DD276964A1 - SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER - Google Patents
SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER Download PDFInfo
- Publication number
- DD276964A1 DD276964A1 DD32171288A DD32171288A DD276964A1 DD 276964 A1 DD276964 A1 DD 276964A1 DD 32171288 A DD32171288 A DD 32171288A DD 32171288 A DD32171288 A DD 32171288A DD 276964 A1 DD276964 A1 DD 276964A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- compensation
- arrangement
- switch
- input
- resistors
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Die Erfindung betrifft eine Schalteranordnung in einem integrierenden AD-Umsetzer und beinhaltet zielgemaess eine Reduzierung schalterbedingter Umsetzungsfehler und aufgabengemaess eine Schaltungsanordnung dazu. Erfindungsgemaess wird eine Umschaltanordnung (7; 7), die Eingaengen (8; 8) mit nachfolgenden Integrationswiderstaenden (8.1; 8.2) einer Digitalisieranordnung (8) vorangestellt ist und im Wechsel Verbindungen mit einem Signaleingang (5) und einem Referenzeingang (6) der Schaltungsanordnung realisiert, durch eine Kompensationsanordnung (13) mit synchron gesteuerten Umschaltern (18; 19), eingangsseitigen Verstaerkern (16, 17) und ausgangsseitigen Kompensationswiderstaenden sowie mit jeweils parallel aktivierten Signalwegen ueberbrueckt. Ein Verstaerkungsfaktor, der positiv und gleich dem Werteverhaeltnis aus Kompensations- und Integrationswiderstaenden (20; 21 und 8.1; 8.2) zuzueglich eins ist, fuehrt sowohl zur Kompensation der Schalterdurchlassstroeme innerhalb der Umschaltanordnung (7; 7) als auch zur Quellwiderstandsunabhaengigkeit und im Ergebnis zur Verringerung dadurch bedingter AD-Umsetzungsfehler, beispielsweise innerhalb einer Schaltkreisrealisierung. Die erfindungsgemaesse Loesung ist vor allem in elektronischen Messgeraeten und Testeinrichtungen mit integrierender AD-Umsetzung anwendbar. Fig. 1The invention relates to a switch arrangement in an integrating AD converter and includes targeted reduction of switch-related conversion errors and task-related circuitry. According to the invention, a switching arrangement (7; 7), which is preceded by inputs (8; 8) with subsequent integration resistors (8.1; 8.2) of a digitizing arrangement (8), alternately connects to a signal input (5) and a reference input (6) of the circuit arrangement realized, bridged by a compensation arrangement (13) with synchronously controlled switches (18; 19), input-side amplifiers (16, 17) and output compensation resistors as well as with in each case parallel activated signal paths. An amplification factor which is positive and equal to the ratio of compensation and integration resistances (20; 21 and 8.1; 8.2) plus one leads both to compensation for the switch passage currents within the switching arrangement (7; 7) and to source resistance independence and, as a result, to reduction consequent AD conversion error, for example, within a circuit realization. The solution according to the invention is applicable above all in electronic measuring devices and test devices with integrating AD conversion. Fig. 1
Description
Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings
Die Erfindung betrifft eine Schalteranordnung in einem integrierenden Analog-Digital-(AD)-Umsetzer mit geringem Umsetzungsfehler und ist vor allem in Geräten und Baugruppen der digitalen Meßtechnik, der Automatisierungstechnik und in komplexen Testeinrichtungen anwendbar.The invention relates to a switch arrangement in an integrating analog-to-digital (AD) converter with low conversion error and is applicable in particular in devices and assemblies of digital measurement technology, automation technology and complex test equipment.
In A-D-Umsetzern findet ein direkter oder indirekter Vergleich der analogen Eingangsgröße mit einer Umsetzungsreferenz statt, voraus sich das Umsetzungsergebnis als Digitalwert ableitet (G. Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin 1987). Dazu ist der eigentlichen A-D-Umsetzung im allgemeinen eine betriebsarten- und bereichsabhängige normierende Wandlung der analogen Eingangsgröße in eine vom A-D-Umsetzer verarbeitbare Größe, die Umsetzungsgröße, vorwiegend eine Spannung, vorangestellt.In A-D converters, a direct or indirect comparison of the analog input variable with a conversion reference takes place, before the result of the conversion is derived as a digital value (G. Sahner, Digitale Messverfahren, VEB Verlag Technik, Berlin 1987). For this purpose, the actual A-D conversion is generally preceded by a mode-dependent and region-dependent normalizing conversion of the analog input variable into a variable that can be processed by the A / D converter, the conversion variable, predominantly a voltage.
Der Vergleich der Umsetzungsgröße mit der Referenzgröße setzt in Abhängigkeit von dem A-D-Umsetzungsverfahren qualitativ und quantitativ unterschiedliche Umschaltmittel für Analogsignale (Spannungen, Ströme) voraus. Der Vergleich schließt auch die Art und Weise der Signalbewertung ein, das für Präzisions-A-D-Umsetzer integrierende Verfahren wegen ihrer Störunterdrückung unumgänglich macht (H.Zander; Analog-Digital-Wandler in der Praxis; Verlag Markt und Technik, Haar bei München, I983).The comparison of the conversion variable with the reference variable requires qualitatively and quantitatively different switching means for analog signals (voltages, currents) depending on the A-D conversion method. The comparison also includes the manner of signal evaluation, which makes necessary for precision AD-converter integrating methods because of their interference suppression (H.Zander; analog-to-digital converter in practice, Verlag Markt und Technik, Haar near Munich, I983 ).
Sehr geringe A-D-Umsetzungsfehler erfordern neben hoher Stabilität auch geringe Linearitätsabweichungen der Umsetzungskennlinie, wozu das Verfehren mit periodischer Rückladung gemäß DE-AS 2430652 (H03K13/20) in besonderer Weise geeignet ist.Very low A-D conversion errors require not only high stability but also low linearity deviations of the conversion characteristic, for which purpose the periodic recharge method according to DE-AS 2430652 (H03K13 / 20) is particularly suitable.
Der Nachteil dieses Verfahrens - einschließlich der zugehörigen Reforonzaufbereitung - besteht darin, daß mehrere (vier) Widerstände neben dem eigentlichen primären Referenzbauelomunt (Referenz-Z-Diode) unmittelbar genauigkeitsbestimmendThe disadvantage of this method - including the associated Reforonzaufbereitung - is that a plurality of (four) resistors in addition to the actual primary Referenzbauelomunt (reference Zener diode) directly determining the accuracy
Es wurde boroits vorgeschlagen, diese widerstandsabhängigen Fehleranteile dadurch zu verringern, daß mittels Umschaltmittel mohroro (2 odor η) Widerständo vom gleichon Nonnwert im vollständigen Wechsel an seiner Stelle vertauscht und difforonzbildend eingesetzt werdon, an der der Vergleich dor Umsotzungsspannung mit der Referenzspannung mit Ballance im zeitlichen Mittel erfolgt. Summo oder Mittelwert der Toilumsotzungsergobnisse sind von widerstandsbedingten Fehleranteilen woitgohond befreit, worin im Umsetzungsrechnor oino digitale Roferenzanpassung bezüglich dos primären Roforonzbaunlomontos berücksichtigt ist. Ähnliche Ergebnisse sind untor Einbozug einer Korrekturhilfsquelle und eines Korrokturumschnlters in oiner zweiteiligen Korrekturphase erreichbar.Boroits has been proposed to reduce these resistance-dependent error components by using reversing means mohroro (2 odor) resistance reversed from the equal value in full change in its place and used difforonzbildend where the comparison dor Umsotzungsspannung with the reference voltage with ballance in temporal Medium done. Summo or mean of the Toilumsotzungsergobnisse are woitgohond freed of resistance-related error components, which is taken into account in the conversion calculator oino digital Roferenzanpassung respect doses primary Roforonzbaunlomontos. Similar results are achievable by inserting a correction aid source and a correction device in a two-part correction phase.
Ein Nachteil dor Schaltungsanordnungen und der Verfahron zur integrierenden A-D-Umsetzung mit poriodischar Rückladung und woitgehond oliminiortor Fohlorauswirkung von Widerständen bestoht noch darin, daß die erreichbaren Verbesserungen (verringerte Fohlor) dor A-D-Umsotzung durch unvollkommone Schaltereigenschaften begrenzt sind, insbesondere durch nicht vornochlässigbaro und stromabhängigo Durchlaßwiderständo und deren Widerstandsdifferenzen.A disadvantage of the circuit arrangements and the Verfahron for integrating AD implementation with poriodischar recharge and woitgehond oliminiortor Fohlorauswirkung of resistors still in the fact that the achievable improvements (reduced Fohlor) dor AD Umsotzung are limited by imperfect switch characteristics, in particular by not vorochlässigbaro and stromabhängigo Durchlaßwiderständo and their resistance differences.
Es ist das Ziel der Erfindung, Schaltungsanordnungen zur integrierenden A-D-Umsetzung hinsichtlich der Verringerung des Gesamtfehlers zu verbessern.It is the object of the invention to improve circuit arrangements for integrating A-D conversion in terms of reducing the overall error.
Aufgabe der Erfindung ist es, eine Schalteranordnung in einem integrierenden A-D-Umsetzer mit geringem widerstandsbedingtem Ums3tzungsfehler zu schaffen, in der die unmittelbaren Fehleranteile unzulänglicher Schaltoreigenschaften verringert sind.The object of the invention is to provide a switch arrangement in an integrating A / D converter with a low resistance-induced conversion error in which the direct error components of inadequate switching characteristics are reduced.
Diese Aufgabe wird erfindungsgemäß in einer Schalteranordnung in einem integrierenden A-D-Umsetzer mit geringem widerstandsbedingtem Umsetzungsfehler, bestehend aus einer polaritätssteuerbaren Referenzquelle, einer Umschaltanordnung mit einem Signalumschalter und einem Referenzumschalter, einer integrierenden Digitalisieranordnung mit aufgeprägter Rückladung und bewertenden Integrationswiderständen, einem ausgangsseitigen Umsetzungsrechner und vorzugsweise mit einem eingangsseitigen normierenden Wandler und rechnerseitiger digitaler Referenzanpassung, dadurch gelöst, d jß parallel zur Umschaltanordnung eine Kompensationsanordnung eingangsseitig einerseits mit einem Signalanschluß und andererseits mit einem Referenzanschluß sowie ausgangsseitig einerseits mit einem ersten Eingang und andererseits mit einem zweiten Eingang der Digitalisieranordnung verbunden ist. Bezüglich der Kompensationsanordnung interne Umschalter sind synchron mit der Umschaltanordnung gesteuert, so daß über eingangsseitige Verstärket und ausgangsseitige Kompensationswiderstände innerhalb der Kompensationsanordnung Signalwege gebildet sind, die zu den innerhalb der Umschaltanordnung jeweils aktivierten Signalwegen parallel angeordnet sind.This object is achieved in a switch assembly in an integrating AD converter with low resistance conversion error, consisting of a polarity-controllable reference source, a switching arrangement with a signal switch and a reference switch, an integrating digitizer with impressed recharging and evaluating integration resistors, an output conversion computer and preferably with a Djß parallel to the switching arrangement, a compensation arrangement is connected on the input side on the one hand to a signal terminal and on the other hand to a reference terminal and the output side on the one hand to a first input and on the other hand to a second input of the digitizer. With regard to the compensation arrangement, internal changeover switches are controlled synchronously with the changeover arrangement, so that signal paths are formed in the compensation arrangement via input-side amplifiers and output compensation resistors which are arranged in parallel with the signal paths respectively activated within the changeover arrangement.
Es ist vorteilhaft, daß innerhalb der Kompensationsanordnung sowohl die Verstärkungsfaktoren der eingangsseitigen Verstärker als auch die Widerstandswerte der ausgangsseitigen Kompensationswiderstände jeweils gleich oder näherungsweise gleich sind.It is advantageous that both the amplification factors of the input-side amplifiers and the resistance values of the output-side compensation resistors are equal or approximately equal within the compensation arrangement.
Es ist dann ebenfalls vorteilhaft, daß der Verstärkungsfaktor der Verstärker jeweils positiv und gleich einem um eins erhöhten Werteverhältnis ist, das sich aus den Widerstandswerten der Kompensationswiderstände - als Zähler - und der den Eingängen der Digitalisieranordnung intern nachgesetzten Integrationswiderstände - als Nenner - ergibt.It is then also advantageous that the amplification factor of the amplifier is in each case positive and equal to a value ratio increased by one, which results from the resistance values of the compensation resistors - as counters - and the integration resistors internally added to the inputs of the digitizing arrangement - as denominators.
Es ist zweckmäßig, daß alle Kompensations- und Integrationswiderstände vom gleichen Widerstandswert sind und der Verstärkungsfaktor der Verstärker jeweils zwei beträgt.It is expedient that all compensation and integration resistors are of the same resistance value and the amplification factor of the amplifiers is two in each case.
Innerhalb der Schaltungsanordnung sind alle Spannungen und die an dor A-D-Umsetzung beteiligten Schaltungsteile auf ein internes Bezugspotential bezogen. Das betrifft insbesondere die Umsetzungsspannung am Signalanschluß, die beispielsweise die Ausgangsspannung eines eingangsseitigen normierenden Wandlers sein kann, und die Referenzspannung am Referenzanschluß als Ausgangsspannung der Referenzquelle sowie den Potentialbezug für die Digitalisieranordnung. Mittels der Umschaltanordnung werden die Umsetzungsspannung und die Referenzspannung im Wechsel für die gleiche Dauer innerhalb der Meßzeit den beiden Eingängen der Digitalisiereinrichtung zugeführt, zeitlich koordiniert mit dem von einem Hilfsgenerator aufgeprägten Rückladerhythmus. Integrierende Eigenschaften der Digitalisieranordnung führen über die Polaritätssteuerung der Referenzquelle zu einem Gleichgewicht im zeitlichen Mittel. Die mittlere Differenz der Polaritätstastverhältnisse ist dann ein Äquivalent für die Umsetzungsspannung und wird mittels Zeitintervallmessung ermittelt und als Digitalisierungsergebnis dem Umsetzungsrechner zugeführt.Within the circuit arrangement, all voltages and the parts of the circuit involved in the A-D conversion are related to an internal reference potential. This particularly relates to the conversion voltage at the signal terminal, which may be, for example, the output voltage of an input-side normalizing converter, and the reference voltage at the reference terminal as the output voltage of the reference source and the potential reference for the digitizer. By means of the switching arrangement, the conversion voltage and the reference voltage are alternately supplied to the two inputs of the digitizer for the same duration within the measurement time, coordinated in time with the impressed by an auxiliary generator Rückladerhythmus. Integrating properties of the digitizing arrangement lead via the polarity control of the reference source to a balance in the time average. The mean difference of the polarity duty cycles is then an equivalent for the conversion voltage and is determined by means of time interval measurement and fed as a digitization result to the conversion computer.
Das Meßergebnis ergibt sich als Summe oder Mittelwert zweier Teilergebnisse mit über die Umschaltanordnung jeweils vertauschter Signalzuführung zur Digitalisieranordnung, wobei sich dann widerstandsbedingte Fehler- resultierend aus den Integrationswiderständen - kompensierst Digitale Referenzanpassung des Umsetzungsrechners an das primäre Referenzbauelement ist zudem zweckmäßig, um widerstandsbedingte Fehler auch für die Referenzaufbereitung und damit für die gesamte A-D-Umsetzung weitgehend zu vermeiden.The measurement result is obtained as the sum or average of two partial results with the switchover arrangement respectively interchanged signal supply to digitizer, then resistance-resulting Fehler- resulting from the integration resistances - compensating Digital Referenzanpassung the conversion computer to the primary reference device is also useful to resisting errors for the Reference preparation and thus for the entire AD implementation largely avoided.
Den Fehlereinfluß des Signalumschalters und des Referenzumschalters (aus Widerstandsdifferenzen im eingeschalteten Zustand resultierend) innerhalb der Umschaltanordnung vermeidet die Kompensationsanordnung dadurch, daß in ihr zu jedem innerhalb der Umschaltanordnung aktivierten Signalweg mittels synchroner Umschaltung jeweils ein kompensierender Signalweg parallel geschaltet ist, jeweils mit einem eingangsseitigen Verstärker, einem Schalter im eingeschalteten Zustand und einem ausgangsseitigen Kompensationswiderstand.The error influence of the signal switch and the reference switch (resulting from resistance differences in the on state) within the switching arrangement avoids the compensation arrangement in that in each of them within the switching circuit activated signal path by means of synchronous switching in each case a compensating signal path is connected in parallel, each with an input side amplifier, a switch in the on state and an output side compensation resistor.
Die genannte verstärkungs- und widerstandsmäßige Dimensionierung in der Kompensationsanordnung hat zur Folge, daß der in jeden Integrator-Eingang der Digitalisieranordnung fließende Eingangsstrom durch einen gleich großen, entgegengesetzt gerichteten Strom kompensiert wird, so daß durch den Signalumschalter und den Referenzumschalter theroretisch kein Strom (ließt. Dieser Schaltordurchlaßstrom ist praktisch um den Faktor des reziproken Kompensationsfehlers reduziert, d. h., schon mit einfachen Mitteln um den Faktor 102 bis 103, und in gleichem Maße reduziert sich die Fehlerauswirkung der Schalter-Widerstandsdifferenzen für den eingeschalteten Zustand. Damit erübrigen sich innerhalb der Umschaltanordnung sonst übliche einstellbare SymmotriormittOi, die jedoch dauerhaft und unter allen Einsatzbedingungen schalterbedingte Fehleranteile im gosamton Stromaussteuorbonich kaum unter 20% zu halten vermögen.Said gain and resistance dimensioning in the compensation arrangement causes the input current flowing in each integrator input of the digitizing arrangement to be compensated by an equally large, oppositely directed current, so that there is no theoretical current through the signal changeover switch and the reference changeover switch. This switching gate current is practically reduced by the factor of the reciprocal compensation error, that is to say by simple means by a factor of 10 2 to 10 3 , and to the same extent reduces the error effect of the switching resistance differences for the switched-on state otherwise customizable SymmotriormittOi, however, able to keep permanently and under all conditions switch-related error rates in gosamton Stromaussteuorbonich barely under 20%.
Kompensation dor Schaiicdurchlaßströmo bedoutot gleichzeitig auch belastungsloson Betrieb der Referenzquelle und des normiorundon Wandlers, wodurch zusätzlich die Fehlorwirksamkoit stromabhängiger Quellwiderstände eliminiert wird, was wogon dor vorändorlichon Aussteuerung vor allem für don Signalquollwiderstand gilt, während der Referenzquellwiderstand infolge gloichbloibondor Aussteuerung (nur veränderlich im Tastverhältnis) teilweise eingoeicht werden kann. Boi oinor otwas andoron Anordnung zur A-D-Umsotzung mit einor Korrekturhilfsquelle kann es zweckmäßig sein, daß dem Signalanschluß ein Korrekturumschaltor nachgesetzt ist, der oingangsseitig andererseits mit einer Korrekturhilfsquelle und ausgangsscitig mit don zugeordneten Eingangsanschlüssen dor Kompensationsanordnung und der Umschaltanordnung vorbunden ist. Damit ist dor mit der Kompensationsanordnung erreichbare Effekt auch auf jene Art der A-D-Umsetzung mit roduziortor f ohlerauswirkung von Widerständen anwendbar, in dor mit Hilfe einor zuschaltbaren Korrekturhilfsspannung aus oinor zweiteiligen Korrekturphaso oin Korrekturwert bestimmt und während der Moßphase rechnerisch berücksichtigt wird, woboi dio komponsioronde Vertauschung der Integratorwidorstände zwischen beiden Teilen dor Korrekturphase erfolgt.Compensation dor Schaiicdurchlaßströmo bedoutot at the same time also loadless operation of the reference source and the normiorundon converter, which additionally eliminates the Fehlorwirksamkoit current-dependent source resistors, which wogon dor vorandorlichon modulation especially for don signalquollwiderstand, while the reference source resistance due to gloichbloibondor modulation (only variable in the duty cycle) partially eingöicht can be. Boi oinor otwas andoron arrangement for A-D Umsotzung with einor correction auxiliary source, it may be appropriate that the signal terminal is nachsetzt a Korrekturumschaltor the Oingangsseitig other hand, with a correction auxiliary source and don associated with don input terminals of the compensation arrangement and the switching arrangement is prevented. Thus, the effect achievable with the compensating arrangement is also applicable to that type of AD conversion with rod effect of resistors, determined by a selectable correction assist voltage from the two-part correction phase oinor correction value, and computationally taken into account during the measurement phase, where the composite input is the interchange the Integratorwidorstände between the two parts dor correction phase takes place.
Es ist zweckmäßig, daß die Quellwiderstände der dem Signalanschluß und dem Referenzanschluß vorangestellten Schaltungsteile, im allgemeinen des normierenden Wandlers und der Referenzquelle, wesentlich -mindestens lOOfach -kleiner als die Kompensationswiderstände oder von konstantem, aussteuerungsunabhängigem Widerstandswert sind, da sich hierdurch die Kompensationsgenauigkeit infolge leichter Verstärkermitkopplung verringert, sofern diese Mitkopplung bei der Verstärkungsbemessung nicht berücksichtigt ist (eine bei konstantem Quellwiderstand behebbare Begrenzung der Kompensationsgenauigkeit}.It is expedient that the source resistances of the circuit parts preceding the signal terminal and the reference terminal, in general of the normalizing converter and the reference source, are at least 100 times smaller than the compensation resistances or constant, control-independent resistance value, as this compensates for the compensation due to slight amplifier co-coupling reduced, provided that this positive feedback is not taken into account in the gain design (a compensation of the compensation accuracy that can be remedied with a constant source resistance).
Es kann vorteilhaft sein und erspart Umschaltmittel, daß eine Kompensationsanordnung keine äußeren Eingänge, sondern nur mit den zugeordneten Eingängen der Digitalisieranordnung verbundene Ausgänge und keine internen Umschaltmittel aufweist und daß die internen Verstärker eingangsseitig - ebenso wie die zugeordneten und ausgangsseitig jeweils nachfolgenden Kompensationswiderstände - an den zugeordneten Ausgängen der Kompensationsanordnung angeschlossen sind.It may be advantageous and saves switching means that a compensation arrangement has no external inputs, but only connected to the associated inputs of the digitizer output and no internal switching means and that the internal amplifier on the input side - as well as the associated and the output side each subsequent compensation resistors - to the associated Outputs of the compensation arrangement are connected.
Zur Erweiterung auf eine Schaltungsanordnung mit jeweils η Umschaltern innerhalb der Umsnhaltanordnung, η Eingängen und η gleichen Integrationswiderständen der Digitalisieranordnung sowie vollständigem Wechsel der Verbindung von jeweils m Eingängen mit dem Referenzanschluß und (n - m) Eingängen mit dem Signalanschluß ist es vorteilhaft, daß in der Kompensationsanordnung anstelle von zwei dann η Ausgänge, η Kompensationswiderstände und η mit steuerbaren Umschaltern realisierbare Verbindungen der η Kompensationswiderstände mit den Ausgängen der eingangsseitigen Verstärker angeordnet und synchron mit den η Umschaltern innerhalb der Umschaltanordnung gesteuert sind, so daß zu jedem in der Umschaltanordnung aktivierten Signalweg ein jeweils parallel zugeordneter Signalweg über die Kompensationsanordnung ebenfalls aktiviert ist.To expand to a circuit arrangement with each η switches within the Umsnhaltanordnung, η inputs and η same integration resistors of the digitizer and complete change of the connection of each m inputs to the reference terminal and (n - m) inputs to the signal terminal, it is advantageous that in the Compensation arrangement instead of two then η outputs, η compensation resistors and η with controllable switches feasible connections of the η compensation resistors with the outputs of the input side amplifiers arranged and controlled synchronously with the η switches within the switching arrangement, so that each activated in the switching circuit signal path parallel assigned signal path via the compensation arrangement is also activated.
Es kann andererseits auch vorteilhaft sein, daß bezüglich der ohne Umschalter realisierten Kompensationsanordnung anstelle von zwei dann jeweils η Ausgänge, η Kompensationswiderstände und η Verstärker angeordnet und Verbindungen der η Ausgänge mit den zugeordneten η Eingängen der Digitalisieranordnung realisiert sind.On the other hand, it may also be advantageous that, with respect to the compensation arrangement realized without a changeover switch, instead of two then η outputs, η compensation resistors and η amplifiers are arranged and connections of the η outputs with the associated η inputs of the digitizing arrangement are realized.
Bezüglich eingangsseitiger Verstärker lassen sich schnelle eingangsseitige Potentialänderungen und damit gegebenenfalls verbundene Fehleranteile der A-D-Umsetzung dadurch vorteilhaft vermeiden, daß innerhalb der Kompensationsanordnung anstelle eines zweiten, dem zweiten Eingang nachgesetzten Verstärkers mehrere Verstärker angeordnet und eingangsseitig jeweils mit einem von verschiedenen - zeitlich vorzugsweise konstanten - Referenzpotentialen innerhalb der Referenzquelle verbunden sind und daß diesen Verstärkern nachgesetzte Umschalter die Verbindungen mit den ausgangsseitigen Kompensationswiderständen in Zuordnung zu einer am Referenzanschluß verfügbaren - aus einem der Referenzpotentiale jeweils aktivierten - zeitabhängigen Referenzspannung derart realisieren, so daß über dem innerhalb der Kompensationsanordnung jeweils aktivierten Signalweg kein Spannungsabfall entsteht.With respect to input-side amplifiers, rapid input-side potential changes and possibly associated error components of the AD conversion can advantageously be avoided by arranging a plurality of amplifiers within the compensation arrangement instead of a second amplifier following the second input and at the input side each with one of different reference potentials connected within the reference source and that these amplifiers nachender switch the connections with the output side compensation resistors in association with a reference terminal available - from one of the reference potentials each activated - implement time-dependent reference voltage such that no voltage drop occurs over the within the compensation arrangement respectively activated signal path ,
Es kann wegen der betragsmäßigen Konstanz der Referenzspannung zweckmäßig und qualitativ ausreichend sein, daß innerhalb der Kompensationsanordnung nur der erste Verstärker, der mit dem Signalanschluß verbunden ist, der erste Umschalter und der erste Kompensationswiderstand angeordnet sind und daß der Referenzumschalter mit bekannten einstellbaren Symmetriermitteln versehen ist. Der zweite Verstärker, der zweite Umschalter und der zweite Kompensationswiderstand entfallen.It may be appropriate and qualitatively sufficient because of the magnitude constancy of the reference voltage that within the compensation arrangement, only the first amplifier, which is connected to the signal terminal, the first switch and the first compensation resistor are arranged and that the reference switch is provided with known adjustable balancing means. The second amplifier, the second switch and the second compensation resistor omitted.
Es kann ebenfalls vorteilhaft sein, daß anstelle der polaritätsgesteuerten Referenzspannung aus der Referenzquelle innerhalb der Kompensationsanordnung um den voraussetzungsgemäßen Verstärkungsfaktor größere Kompensationsspannungen verfügbar und polaritätsgerecht in analoger Weise synchron zuschaltbar sind.It may also be advantageous that, instead of the polarity-controlled reference voltage from the reference source within the compensation arrangement by the gain factor according to the prerequisite larger compensation voltages are available and synchronous synchronously in an analogous manner be switched on.
Der Vorteil der erfindungsgemäßen Lösung besteht darin, daß in integrierenden A-D-Umsetzern mit verfahrensbedingt reduzierter Fehlerauswirkung von Widerständen auch die Fehlerauswirkungen unzulänglicher Schalter- und C lelleigenschaften verringert sind, so daß sich insgesamt die Fehler der A-D-Umsetzung verringern, beispielsweise auch für A-D-Umsetzer in Form von Schaltkreisen.The advantage of the solution according to the invention is that in integrating AD converters with process-induced reduced fault effect of resistors and the fault effects of inadequate switch and C lelleigenschaften are reduced, so that overall reduce the error of AD conversion, for example, for AD converter in the form of circuits.
Ausführungsbeispielembodiment
Die Erfindung soll nachstehend anhand eines Ausführungsbeispiels näher erläutert werden. In der zugehörigen Zeichnung zeigen:The invention will be explained below with reference to an embodiment. In the accompanying drawing show:
Fig. 1: ein Blockschaltbild mit der erfindungsgemäßen Lösung,1 shows a block diagram with the solution according to the invention,
Fig.2: die Einordnung bei einer anderen Anordnung zur A-D-Umsetzung,2: the classification in another arrangement for A-D conversion,
Fig. 3: eine vereinfachte Kompensationsanordnung.3 shows a simplified compensation arrangement.
Das Blockschaltbild einer erfindungsgemäßen Schalteranordnung in einem integrierenden A-D-Umsetzer gemäß Fig. 1 weist einen Eingengsanschluß 1, einen Bezugsanschluß 2, einen Ausgangsanschluß 4 und ein internes Bezugspotential 3 auf. Es zeigt die schaltungsmäßigen Verbindungen eines normierenden Wandlers 5, einer Referenzquelle 6, einer Umschaltanordnung 7'; 7" mit einem Signalumschalter T und einem Referenzumschalter 7", einer Digitalisieranordnung 8, eines Umsotzungsrechners 9, oines Hilfsgenerators 10, eines Taktgenerator 11, einer Steuerschaltung 12 und einer Kompensationsanordnung 13.1 has an input terminal 1, a reference terminal 2, an output terminal 4 and an internal reference potential 3. It shows the circuit connections of a normalizing converter 5, a reference source 6, a switching arrangement 7 '; 7 "with a signal switch T and a reference switch 7", a digitizer 8, a Umsotzungsrechners 9, an auxiliary generator 10, a clock generator 11, a control circuit 12 and a compensation arrangement 13th
Innorhalb dos normierendon Wandlers 5 wird oino analoge Eingangsgröße A0 betriebsarten- und bereichsabhängig in eine an soirvm Ausgang 5 gegenüber dem Bozugspotontial 3 verfügbare Ausgangsspannung Ua umgesetzt, die zugleich die Umsotzspannung U, für die nachfolgende oigentlicho A-D-Umsetzung bildet. Ebenfalls auf das interne Bezugspotential 3 ist die Roforonzquollo 6 übor ihron Bezugsausgang 6' bezogen, wohingegen ihr Referenzausgang 6" für eine Referenzspannung Un der Roforonzoingang dor eigentlichen A-D-Umsetzschaltungsanordnung ist, vergleichbar mit dem Ausgang 5' des normierenden Wandlors 5 als Signaloingang für don nachfolgenden A-D-Umsetzer. Innorhalb der Roferenzquelle 6, die mittels eines Polaritätssteuorsignalos P von der Digitalisioranordnung 8 hinsichtlich der Polarität der Referenzspannung Un steuerbar ist, ist dio (gogobononfalls direkte) Vorwcr.dung oiner Roferenz-Z-Diode mit einer Z-Diodenspannung Uz als primäres Reforonzbauoloment ongedoutot.Innorhalb dos normierendon converter 5 oino analog input quantity A 0 mode-and area-dependent in a soirvm output 5 compared to the Bozugspotontial 3 available output voltage U a is implemented, which also forms the Umsotzspannung U, for the subsequent oigentlicho AD conversion. Also related to the internal reference potential 3 is the Roforonzquollo 6 via its reference output 6 ', whereas its reference output 6 "is the reference input voltage U n of the Roforon input dor actual AD conversion circuitry, comparable to the output 5' of the normalizing Wandlor 5 as Signaloingang don Within the Roferenzquelle 6, which is controllable by means of a polarity control P signal from the Digitalisioranordnung 8 with respect to the polarity of the reference voltage Un, is dio (gogobononfalls direct) Vorwcr.dung oiner Roferenz-Z diode with a Z-diode voltage Uz as primary refractory torque ongedoutot.
Eingangsseitig ist tier Signalumschalter T dom Signalanschluß 5' und der Referenzumschalter 7" dem Referenzausgang 6" nochgesotzt. Signal- und Reforenzumschaltor T und 7" sind ausgangsseitig gemäß einer Umschaltfrequenz fy im Wechsel mitOn the input side is animal signal selector T dom signal terminal 5 'and the reference switch 7 "the reference output 6" nochgesotzt. Signal and Reforenzumschaltor T and 7 "are on the output side according to a switching frequency fy in alternation with
einem ersten 8' oder zweiten 8" Eingang der Digitalisieranordnung 8 und mit einem ersten 15' oder einem zweiter: 15" Ausgang der Kompensationsanordnung 13 verbunden. Letztere ist mit ihrem ersten Eingang 14' dem Signaleingang 5' und mit ihrem zweiten Eingang 14" dem Referenzeingang 6" nachgeordnet.a first 8 'or second 8 "input of the digitizer assembly 8 and connected to a first 15' or a second: 15" output of the compensation assembly 13. The latter is with its first input 14 'downstream of the signal input 5' and with its second input 14 "the reference input 6".
Die Digitalisieranordnung 8 ist eingangsseitig ebenfalls auf das interne Bezugspotential 3 bezogen; ihren Eingängen 8' und 8" sind intern ein erster 8.1 und ein zweiter 8.2 Integrationswiderstand vom gleichen Widerstandswert nachgesetzt. Die A-D-Umsetzung innerhalb der Digitalisieranordnung 8 erfolgt während einer Umsetzungszeit Tu mit Impulsen einer Taktfrequenz fT aus dem Taktgenerator 11 und mit im Rhythmus einer Hilfsfrequenz fH periodisch erzwungener Integratorrückladung. Über die damit ebenfalls erzwungene Polaritätsumsteuerung der Referenzspannung Un stellt sich ein Gleichgewicht im zeitlichen Mittel ein (dynamische Integration), wobei die Differenz der Polaritätssteuerzeiten innerhalb der Umsetzungszeit Τυ mittels Zeitintervallmessung ermittelt und als A-D-Umsetzungsergebnis zu einem Eingang 9' des Umsetzungsrechners 9 gelangt. Letztererweist einen internen Speicher 9.1 auf und gibt am Ausgangsanschluß 4 einen Ausgangsdigitalwert Da als Äquivalent (Meßergebnis) für die analoge Eingangsgröße Ae ab.The digitizer 8 is also related to the internal reference potential 3 on the input side; Its inputs 8 'and 8 "are internally followed by a first 8.1 and a second 8.2 resistance resistor of the same resistance value.The AD conversion within the digitizer arrangement 8 takes place during a conversion time Tu with pulses of a clock frequency f T from the clock generator 11 and at the rhythm of one auxiliary frequency f H periodically forced integrator feedback load. using the thus also forced Polaritätsumsteuerung the reference voltage U n, an equilibrium in the temporal mean a (dynamic integration), the difference of the polarity control times within the reaction time Τ υ determined by time interval measurement, and as the AD conversion result to a The latter has an internal memory 9.1 and outputs at the output terminal 4 an output digital value D a as equivalent (measurement result) for the analog input variable A e .
Die Taktfrequenz fT aus dem Taktgenerator 11 bildet den Taktbezug sowohl für die Digitalisieranordnung 8 als auch für den Hilfsgenerator 10 und gegebenenfalls auch für den Umsetzungsrechner 9. Ähnliches gilt-über den Hilfsgenerator 10-auch für die Steuerschaltung 12 mit einem Steuereingang 12', die sowohl die Umschaltanordnung 7'; 7" als auch über einen Eingang 13' der Kompensationsanordnung 13 die darin befindlichen Umschalter 18; 19 synchron mit der Umschaltfrequenz fu steuert. Innerhalb der Kompensationsanordnung 13 sind dem ersten Eingang 14'ein erster Verstärker 16 und dem zweiten Eingang 14" ein zweiter Verstärker 17 nachgesetzt sowie dem ersten Ausgang 15' ein erster Kompensationswiderstand 20 und dem zweiten Ausgang 15" ein zweiter Kompensationswiderstand 21 intern vorangestellt. Die auf das interne Bezugspotential 3 bezogenen Verstärker 16 und 17 sind ausgangsseitig mit den zugeordneten eingangsseitigen Anschlüssen des ersten 18 und des zweiten 19 Umschalters verbunden. Im Wechsel sind diese beiden Umschalter 18 und 19 ausgangsseitig mit den Ausgängen 15' und 15" über die Kompensationswiderstände 20 und 21 derart verbunden, daß dadurch jeweils innerhalb der Kompensationsanordnung 13 Signalwege aktiviert werden, die zu den innerhalb der Umschaltanordnung 7'; 7" zugleich aktivierten Signalwegen parallel geschaltet sind.The clock frequency f T from the clock generator 11 forms the clock reference for both the digitizer 8 and the auxiliary generator 10 and possibly also for the conversion computer 9. The same applies-via the auxiliary generator 10-also for the control circuit 12 with a control input 12 ', the both the switching arrangement 7 '; 7 "and also via an input 13 'of the compensation arrangement 13 controls the changeover switches 18, 19 therein synchronously with the switching frequency fu. Within the compensation arrangement 13, the first input 14' is a first amplifier 16 and the second input 14" is a second amplifier 17 and a first compensation resistor 20 and the second output 15 "are internally preceded by a second compensation resistor 21. The amplifiers 16 and 17 related to the internal reference potential 3 are the output side with the associated input-side terminals of the first 18 and second 19 switches In alternation, these two changeover switches 18 and 19 are connected on the output side to the outputs 15 'and 15 "via the compensation resistors 20 and 21 in such a way that signal paths are activated in each case within the compensation arrangement 13 which lead to those within the switching arrangement 7'; 7 "simultaneously activated signal paths are connected in parallel.
Bekanntlich wird die Auswirkung der Fehler der Integrationswiderstände 8.1 und 8.2 durch gleichanteiliges Vertauschen ihrer Verbindungen mit dem Signaleingang 5' und dem Referenzeingang 6" unterdrückt, wobei als A-D-Umsetzungsergebnis dann die Summe oder der Mittelwert beider anteiliger Ergebnisse vom Umsetzungsrechner 9 ausgegeben wird. Die Widerstände und Widerstandsdifferenzen im eingeschalteten Zustand der Umschalter 7' und 7", insbesondere deren Stromabhängigkeit, begrenzen die so erreichbare Fehlerreduzierung; Symmetriermittel sind nur von begrenzter dauerhafter Wirkung und erfordern zudem einen individuellen Abgleich.As is known, the effect of the errors of the integration resistors 8.1 and 8.2 is suppressed by equal sharing of their connections to the signal input 5 'and the reference input 6 ", the sum or the mean value of both proportional results being output by the conversion computer 9 as the AD conversion result and resistance differences in the on state of the switches 7 'and 7 ", in particular their current dependence, limit the achievable error reduction; Balancing agents have only a limited lasting effect and also require an individual adjustment.
Die Aufgabe der Kompensationsanordnung 13 besteht darin, den Integratoreingangsstrom durch den Signalumschalter T und den Referenzumschalter 7" weitgehend zu eliminieren, indem über dio Kompensationswiderstände 20 und 21 ein gleichgroßer, jedoch entgegengesetzter Strom entnommen wird. Das ist mit gleichen Widerstandswerten der Kompensationswiderstände und 21 und gleichen Verstärkungsfaktoren der Verstärker 16 und 17 dann gegeben, wenn jeweils die Verstärkungsfaktoren positiv (nichtinvertierend) und gleich einem um eins erhöhten. Verhältnis sind, das sich als Verhältnis der Widerstandswerte der Kompensationswiderstände 20 und 21 - als Zähler- zu den der Integrationswiderstande 8.1 und 8.2 - als Nenner - ergibt. Zweckmäßig ist beispielsweise Gleichheit aller dieser Widerstände, womit sich ein Verstärkungsfaktor von zwei ergibt. Die Kompensationsgenauigkeit bestimmt unmittelbar die Verringerung der Schalterdurchlaßströme und damit die gegebenenfalls noch verbleibende Auswirkung der Fehler der Umschaltanordnung 7'; 7", wobei Verringerungen um den Faktor 102 bis 103 einfach erreichbar und ausreichend sind. Außerdem ist kein Abgleich erforderlich.The task of the compensation arrangement 13 is to largely eliminate the integrator input current through the signal switch T and the reference switch 7 "by extracting an equal but opposite current via the compensation resistors 20 and 21. This is equal to the resistance values of the compensation resistors 21 and 21 and the like Amplifiers of amplifiers 16 and 17 are given when the amplification factors are both positive (noninverting) and equal to a ratio increased by one which is the ratio of the resistance values of the compensation resistors 20 and 21 - as counter to the integration resistors 8.1 and 8.2 - For example, equality of all these resistances is expedient, which results in a gain factor of 2. The compensation accuracy directly determines the reduction of the switch forward currents and thus the possibly still remaining off effect of the errors of the switching arrangement 7 '; 7 ", where reductions of a factor of 10 2 to 10 3 are easily achievable and sufficient, and no adjustment is required.
Mit der Kompensation der Schalterdurchlaßströme wird aber gleichzeitig auch eine Strombelastung der am Signalanschluß 5' und am Referenzanschluß 6" wirksamen Quellwiderstände vermieden, in Fig. 1 die des normierenden Wandlers 5 und der Referenzquelle 6, was für erstere wegen der veränderlichen Aussteuerung von besonderer fehlerreduzierender Bedeutung für die A-D-Umsetzung ist.With the compensation of the Schalterdurchlaßströme but at the same time a current load on the signal terminal 5 'and the reference terminal 6 "effective source resistances avoided in Fig. 1 of the normalizing transducer 5 and the reference source 6, which for the former because of the variable modulation of special error-reducing significance for the AD implementation is.
Fig. 2 zeigt, daß sich die Kompensation der Schalterdurchlaßströme für die Umschaltanordnung 7'; 7" mittels der Kompensationsanordnung 13 auch auf eine andere Lösung der A-D-Umsetzung unmittelbar übertragen läßt, in der dem Signalumschalter T ein Korrekturumschalter 23 vorangestellt ist. Letzterer ist eingangsseitig einerseits mit dem Ausgang 5' des normierenden Wandlers 5 und andererseits mit einer auf das interne Bezugspotential 3 bezogenen Korrekturhilfsquelle 22 für eine Korrekturspannung UK verbunden. In einer zweiteiligen Korrekturphase mit der Korrekturspannung UK als Eingangssignal des A-D-Umsetzers wird der aus wertemäßigen Differenzen der Integrationswiderstände 8.1 und 8.2 resultierende Umsetzungsfehler ermittelt und bei den nachfolgenden Messungen zur rechnerischen Beseitigung des widerstandsbedingten Meßfehlers berücksichtigt.Fig. 2 shows that the compensation of the Schalterdurchlaßströme for the switching arrangement 7 '; 7 "can also be transferred directly to another solution of the AD conversion by means of the compensation arrangement 13, in which the signal switch T is preceded by a correction switch 23. The latter is on the input side, on the one hand, to the output 5 'of the normalizing converter 5 and, on the other hand, to the internal one reference potential 3-related correction auxiliary source 22 connected to a correction voltage U K. In a two-part corrective phase with the correction voltage U K as an input signal of the AD converter of the resultant of values moderate differences of integration resistances 8.1 and 8.2 conversion error is determined, and in subsequent measurements for computational elimination of the resistance-induced Measurement error considered.
In Fig. 3 enthält eine vereinfachte Kompensationsanordnung 24 keine internen Umschaltmittel und keine Eingänge; vielmehr ist ein erster Verstärker 16' eingangsseitig mit dem ersten Ausgang 15' und ausgangsseitig mit dem ersten Komponsationswidorstand 20 und oin zweiter Vorstärker 17' eingangsseitig mit dem zweiten Ausgang 15" und ausgangsseitig domzwoiten Komponsationswidorstand 21 verbunden. Beide Verstärker 16'und 17'sind wieder auf das interne Bozugspotontial 3 bozogon und können verschiedene Vorstärkungsfaktoren aufweisen, abhängig von wertemäßigen Untorschiodon dor Komponsationswidorstande 20 und 21, jedoch jowoils gemäß der genannten Dimensionierungsvorschrift für dio Stromkomponsution in den Signal- und Reforonzumschaltern T und 7".In Fig. 3, a simplified compensation arrangement 24 does not include internal switching means and inputs; rather, a first amplifier 16 'is connected on the input side to the first output 15' and on the output side to the first compensation resistor 20 and second preamplifier 17 'on the input side to the second output 15 "and on the output side to the compensation resistor 21 Bozogon on the internal Bozugspotontial 3 and may have different Vorstärkungsfaktoren, depending on value-based Untorschiodon dor Komponsationswidorstande 20 and 21, but jowoils according to the sizing rule for dio Stromkomponsution in the signal and Reforonzumschaltern T and 7 ".
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32171288A DD276964A1 (en) | 1988-11-11 | 1988-11-11 | SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32171288A DD276964A1 (en) | 1988-11-11 | 1988-11-11 | SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD276964A1 true DD276964A1 (en) | 1990-03-14 |
Family
ID=5603881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD32171288A DD276964A1 (en) | 1988-11-11 | 1988-11-11 | SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD276964A1 (en) |
-
1988
- 1988-11-11 DD DD32171288A patent/DD276964A1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2855584C2 (en) | ||
| DE3422716A1 (en) | VOLTAGE / CURRENT CONVERTER SWITCHING | |
| DE102015101837A1 (en) | Apparatus and method for improving common mode rejection | |
| DE2949461A1 (en) | ELECTRONIC ENERGY MEASURING DEVICE | |
| DE102016201142A1 (en) | Hall element driver circuit, sensor circuit and current measuring device | |
| DE2749784A1 (en) | MULTIPLE CIRCUIT, IN PARTICULAR FOR WATT-HOUR METERS | |
| EP0300560A2 (en) | Comparison circuit | |
| DE4320691C2 (en) | D / A converter | |
| DE2411062C3 (en) | Dynamically biased differential amplifier arrangement | |
| DE2852567A1 (en) | AMPLIFIERS WITH A FIRST AND A SECOND AMPLIFIER ELEMENT | |
| DE4135991C1 (en) | Capacitance-frequency converter producing rectangular pulse train signal - has two changeover switches connected to respective plates of capacitor for connection to different potentials | |
| DD276964A1 (en) | SWITCH ARRANGEMENT IN AN INTEGRATED AD TRANSFER | |
| DE3228785C2 (en) | ||
| DE2305204A1 (en) | SYSTEM FOR CONVERTING AN INPUT SIGNAL INTO A LOGARITHMIC VALUE | |
| DE3027331A1 (en) | VOLTAGE POLARITY SWITCHING | |
| DE2733792C2 (en) | Method and switching device for compensating amplification of periodic or clocked electrical measurement signals | |
| DE4135990C1 (en) | Capacitance-frequency converter with offset compensation - has third changeover switch connected to compensating capacitor for switching to different potentials | |
| EP0412573A2 (en) | Analog signal to frequency converter | |
| DE2213712A1 (en) | Matrix circuit arrangement | |
| DD288046A5 (en) | AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER | |
| EP0822656B1 (en) | Circuit arrangement with an operational amplifier | |
| DE1947571A1 (en) | Differential amplifier with negative feedback via several stages | |
| DE2520931C2 (en) | Sample and hold circuitry | |
| DE1524297B2 (en) | Drift compensation circuit | |
| DD288045A5 (en) | INPUT CIRCUIT ARRANGEMENT IN AN AD-TRANSMITTER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |