DD246856A1 - Zuschalteeinrichtung fuer lesen und schreiben in einer testanordnung - Google Patents

Abstract

Zuschalteinrichtung fuer Lesen und Schreiben in einer Testanordnung zur Testung von mikrorechnergesteuerten Geraeten und deren Programme, wobei die gesamte Anordnung ueber einen Monitor und eine Tastatur verfuegt. Ziel ist es, Speicher- und E/A-Bereiche in dem Anwendersystem unter Benutzung der vorhandenen BUS-Leitungen zu lesen und zu beschreiben. Aufgabe ist es, fuer genau einen Lese- bzw. Schreibbefehl eine Umschaltung zwischen Anwender- und Steuersystem vorzunehmen, wobei ausgeloest durch einen Aktivierungsbefehl nach dem Befehlslesezyklus des Lese- oder Schreibbefehls bei der Befehlsausfuehrung das Anwendersystem zugeschaltet werden soll. Die Merkmale sind darin zu sehen, dass durch entsprechende Auswahl der Befehle und durch das Einfuegen eines NOP-Befehls beim Zugriff zu Speicherbereichen die gleiche Befehlslaenge wie beim Zugriff zu E/A-Bereichen erreicht wird. Dadurch ist nur eine logische Zuschalteinrichtung, die mit Flipflops und einem Zaehler realisiert wird, notwendig. Fig. 1

Description

Hierzu 4 Seiten Zeichnungen Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Zuschalteinrichtung einerTestanordnung zurTestung von mikrorechnergesteuerten Geräten zum Lesen und Schreiben in einer zu testenden Anordnung sowie dem dazugehörigen Programm, wobei die gesamte Testanordnung über einen Monitor und eine Tastatur für die Ein- und Ausgabe verfügt.

Charakteristik der bekannten technischen Lösungen

Die bekannten Mikrorechnerentwicklungssysteme sind für die Testung von Software entwickelt worden. Sie beinhalten u.a.

Monitorprogramme, mit deren Hilfe solche Aktionen, wie das Lesen und Schreiben der Speicher, Register und Ports sowie Programmabarbeitung im Echtzeit-, Testpunkt- oder Schrittbetrieb, möglich sind. Allerdings werden durch das Monitorprogramm Speicher- und E/A-Bereiche und eventuell Steuersignale des Mikrorechnersystems belegt, die vom Anwender nicht mehr benutzt werden können. Darausfolgt, daß die Anwenderprogramme zur Testung auf solchen Entwicklungshilfen besitmmten Konventionen unterliegen, die unter bestimmten Umständen zur nur teilweisen Testbarkeit der Anwenderprogramme führen können.

Weiterhin ist ein Zusammenwirken zwischen Programm und anzusteuernder Hardware kaum möglich.

Ebenso sind Bedieneinheiten zur Unterstützung der Kommunikation mit dem Rechner bei der Inbetriebnahme, Wartung und bei derTestung von Systemprogrammen bekannt.

Über Adreß- und Datenregister, die durch Tastenschalter betätigt werden, können die gewünschten Adressen und Daten geladen werden. Weitere Steuerdaten ermöglichen dann ein Anzeigen und Setzen des Speichers, das Anzeigen und Setzen von Testpunkten sowie eine Programmabarbeitung im Echtzeit-, Testpunkt- und Schrittbetrieb.

Diese Testmöglichkeit ist jedoch nicht universell durch den Anwender nutzbar und setzt Grenzen durch die umständliche Bedienung.

So wurde bereits eine Testanordnung vorgeschlagen, die eine effektive Inbetriebnahme von Hard- und Software für mikroprogrammgesteuerte Geräte gestattet, wobei eine übersichtliche und schnelle Darstellung des aktuellen Standes der Abarbeitung des Mikroprogramms, welches getestet wird, gewährleistet ist. Die Testanordnung arbeitet mit einem Mikroprozessor und gestattet es, die Speicherbereiche des zu testenden mikroprozessorgesteuerten Systems (Anwendersystem) darzustellen.

Hierzu wird die Anwender-CPU vom BUS abgeschaltet, und das gesamte System arbeitet mit der Steuersystem(Test)-CPU, wobei das Signalspiel mit dem Anwendersystem über entsprechende Verbindungen realisiert wird. Die Umschaltung zwischen Anwender-und Steuersystem realisiert eine Umschaltlogik synchron zur Befehlsabarbeitung, wobei sie die System umschaltung zur Abarbeitung von Anwenderprogrammen bzw. zu vom Monitorprogramm ausgelösten einzelnen Aktionen im Anwendersystem gestattet. Die Steuersignale für die Umschaltung werden vom Moriitorprogramm sowie einer Testpunkt- und Schrittlogik entsprechend dem jeweiligen Betriebszustand generiert.

Für dieses von einem übergeordneten (Steuersystem) Mikrorechner gesteuertes Mikrorechnersystem mußte eine einfach zu realisierende Möglichkeit zum Lesen und zum Schreiben der Speicher- und E/A-Bereiche des Anwendersystems geschaffen werden.

Dazu ist es notwendig, für genau eine Lese-bzw. Schreibbefehl eine Zuschaltung des Anwendersystems vorzunehmen.

Ziel der Erfindung

Ziel der Erfindung ist es, eine Zuschalteinrichtung in einer mikrorechnergesteuerten Testanordnung zu schaffen, mit der, gesteuert durch den übergeordneten Mikrorechner, Speicher- und E/A-Bereiche im Anwendersystem unter Benutzung der vorhandenen Daten-, Adreß- und Steuerleitungen gelesen und beschrieben werden können.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, für genau einen Lese- bzw. Schreibbefehl eine Umschaltung zwischen Anwender- und Steuersystem vorzunehmen, wobei, ausgelöst durch einen Aktivierungsbefehl'nach dem Befehlslesezyklus des Lese- und Schreibbefehls bei der Befehlsausführung, das Anwendersystem zugeschaltet werden soll.

Erfindungsgemäß wird die Aufgabe durch die im Kennzeichen des Anspruches dargelegten Merkmale gelöst.

Das Wesen der Erfindung ist darin zu sehen, daß unter Ausnutzung der gegebenen Befehle nach dem Befehlslesezyklus bei der Befehlsausführung das Anwendersystem zugeschaltet wird. Dabei werden folgende Ein- und Ausgabebefehle notwendig:

OUTA,(n)

OUT r,(c)

IN(n),A

IN(c),r

Der Aufbau dieser Befehle ist in Fig. 4 veranschaulicht. Daraus ergibt sich, daß zwei Befehlslesezyklen erforderlich sind, bevor die eigentliche Befehlsausführung erfolgt. Zum Zugriff auf Speicherbereiche wurden die Ladebefehle LD (rr),r

LD r,(rr) (rr = Doppelregister) ausgewählt, deren Aufbau in Fig. 5 dargestellt ist.

Für diese Befehlsgruppe ist nur ein Befehlslesezyklus erforderlich. Um auf eine gleiche Abarbeitungslänge wie bei den Ein- und Ausgabebefehlen zu kommen, wird ein NOP-Befehl eingefügt. Die Befehlsausführung zeigt Fig. 6.

Durch die Einführung des NOP-Befehls haben die Signale /MREQ ± /RD und lORQ + /RFSH MREQ prinzipiell das gleiche Aussehen und die Umschaltlogik, die mit diesen beiden Signalen gesteuert wird, kann für beide Befehlsgruppen gleich sein und ist somit nur einmal vorhanden.

Entsprechend der Befehlsdarstellung laut Fig.4... Fig. 6 erfolgt nach dem Aktivierungsbefehl mit derzweiten fallenden Flanke des Signals /MREQ + /RD die Zuschaltung des Anwendersystems und nachfolgend mit der zweiten steigenden Flanke des Signals lORQ + /RFSH · MREQ die Rückschaltung zum Steuersystem. Somit ist gewährleistet, daß das Anwendersystem für genau einen Lese- bzw. Schreibzyklus, ausgelöst durch einen vorangestellten Aktivierungsbefehl, zugeschaltet wird.

Die Refreshlogik bleibt davon unbeeinflußt, da der Adreßbus und die Signale /MREQ und /RFSH ständig mit dem Anwendersystem verbunden sind.

Der Vorteil ist darin zu sehen, daß durch den gesonderten Speicher- und E/A-Bereich des Monitorprogramms eine uneingeschränkte Testung des Anwenderprogramms zusammen mit der zugehörigen Hardware ermöglicht wird.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden. In der zugehörigen Zeichnung zeigen:

Fig^i: das Blockschaltbild der vorgeschlagenen Schaltung,

Fig.2: die Schaltung zur Umschaltlogik,

Fig.3: das Impulsdiagramm zu Fig.2,

Fig.4: Befehlsaufbau bei Zugriff zu E/A-Bereichen,

Fig. 5: Befehlsaufbau bei Ladebefehlen für Doppelregister,

Fig. 6: Befehlsaufbau bei Zugriff zu Speicherbereichen.

In Fig. 1 ist das Blockschaltbild der vorgeschlagenen Schaltung dargestellt.

Der Mikrorechner 2 stellt das Anwendersystem mit CPU 6, Takterzeugung 7, E/A-Ports 8 und Speicherbereich 9 dar. Die Steuerung des Anwendersystems 2 erfolgt mittels eines Steuersystems 1, welches ebenfalls CPU 3, Taktversorgung 4 und Speicherbereich 5 beinhaltet.

Die Anwender-CPU 6 wird über die Umschaltlogik 11 über das Signal /BUSRQ außer Betrieb gesetzt. Die Umschaltlogik 11 beinhaltet ebenfalls die Steuerung der Taktversorgung beider Systeme, die wahlweise vom System- (TAKT-S) oder Anwendertakt (TAKT-U) erfolgen kann.

Die Umschaltung zwischen Anwender- und Steuersystem erfolgt ebenfalls mittels der Umschaltlogik 11, die mit/USEN die Treiberstufe für den Datenbus zum Anwendersystem und mit MEMDI das Steuersystem aktiviert. Mit dem Signal /RET, welches von der Schritt- und Testpunktlogik 10 gebildet wird, wird ein Rückstellimpuls zur Umschaltlogik 11 ausgelöst, derein Rückschalten zum Steuersystem zur Folge hat. Zur Gewährleistung von Refresh-Zyklen für dynamische Speicher des Anwendersystems sind Adreß- und Steuerbus auch während der Arbeit des Steuersystems 1 mit dem Anwendersystem 2 verbunden. Beim Rückschalten vom Anwendersystem zum Steuersystem muß der gegenwärtige Programmzähierstand hardwaremäßig aufgefangen werden. Das geschieht im PC-Register 13, gesteuert über die Leitungen NWPC und HWPC.

In Fig. 2 ist das Schaltbild der Umschaltlogik dargestellt. Auf die Umschaltlogik 11 werden Daten-, Adreß- und Steuerbus geführt.

Weiterhin erhält sie ein Signal /RET von der Schritt-oder Testpunktlogik 10, die Takte A.und S vom Anwender- und Steuersystem 1,2 sowie das Signal /BUSAK vom Anwendersystem 2. Die Umschaltlogik 11 enthält eine Zuschalteinrichtung 16 für das Anwendersystem bei Lesen/Schreiben in Speicher- oder E/A-Bereiche, auf die die Steuersignale /SETRW, /RESET, /MREQ + /RDund/IORQ + /RFSH MREQ geschaltet sind. Ihr Ausgang S2 ist auf ein NOR-Glied 20 geführt, dessen Ausgang auf eine Anwendersystemsteuerung 17 geschaltet ist. Diese Steuerung erzeugt ein Signal /USEN, mit welchem das Anwendersystem 2 aktiviert wird. Auf eine weitere Umschalteinrichtung 15 für Programmstart werden die Signale M1 · MREQ, /RESET, /SETGO, MREQ WR, /M 1, /MREQ und der Datenbus geschaltet. Ihr erster Ausgang S1 ist mit dem ersten

NOR-Glied 19 verbunden. Ihr zweiter Ausgang R1 ist auf das zweite NOR-Glied 20 geschaltet, dessen dritter Eingang durch das Rücksetzsignal /RESET belegt ist. Die Steuersystemzuschaltung 18 wird direkt über die Steuersignale RESGO, M1 · MREQ, /RESET und das Ausgangssignal /USEN der Anwendersystemsteuerung 17 beeinflußt. Sie erzeugt das Signal /SYSEN. Einer der Takte A und S der beiden Systeme 1 und 2 wird in einer Taktumschaltung 22 ausgewählt und als Takt für die Gesamteinrichtung genutzt. In einer Auswertesehaltung 21 für das Signal/BUSAK kann das Rücksetzsignal /RESETerzeugtwerden. Mit dem Signal /RESET wird die gesamte Schaltung in den Grundzustand versetzt. Über das NOR-Glied 20 wird das Flipflop 17 rückgesetzt. Damit ist der Ausgang /USEN inaktiv. Durch gleichzeitiges Rücksetzen des Flipflops 18.1 wird über das NAND-Glied 18.3 der Ausgang System-Enable /SYSEN aktiviert, d. h. das Steuersystem der Konfiguration ist zugeschaltet.

Die Aktivierung der Systemumschaltung bei Lesen oder Schreiben erfolgt über das Signal /SETRW. Das Flipflop 16.1 gibt damit den Zähler 16.6 frei, der die folgenden Maschinenzyklen zählt und die Systemsteuerung vornimmt. Gleichzeitig mit dem ' Flipflops 16.1 wird das Flipflop 16.2 gesetzt, und die Impulse auf Leitung /MREQ + /RD können über das NAND-Glied 16.3 zum NAND-Gatter 16.5 und von dort zum Vorwärtszähleingang des Zählers 16.6 gelangen. Nach zweimaligem Speicherlesevorgang im Steuersystem, was den Befehlslesezyklen des nächsten Befehls entspricht, schaltet der Zähler 16.6 am Ausgang 1 von Low auf High. Damit wird über das NOR-Glied 19 das Flipflop 17.1 gesetzt und der Ausgang /USEN zugeschaltet. Gleichzeitig wird über das NAND-Glied 18.3 der Ausgang /SYSEN inaktiviert, d.h. das Anwendersystem wird zugeschaltet. Der Zähler 16.6 kippt gleichzeitig das Flipflop 16.2 in seine Ausgangslage zurück. Der nächste Maschinenzyklus, der einen Lese- oder Schreibzyklus auf Speicher- oder E/A-Bereich beinhaltet, kommuniziert mit dem Anwendersystem, d.h. der Zähler 16.6 erhält über NAND-Glied 16.4 und 16.5 einen weiteren Zählimpuls. Durch Verknüpfung von MREQ mit /RFSH wird die Refreshautomatik unbeachtet gelassen. Der nächste Impuls auf Leitung lORQ + /RFSH · MREQ schaltet Zähler 16.6 am Ausgang 1 auf Low und Ausgang 2 auf High. Dieses Signal R2 dient über das NOR-Gatter 20 zum Rücksetzen von Flipflop 17 und damit zum Abschalten des Signals /USEN. Da die Signale /SETGO und RESGO ständig inaktiv sind, erfolgt über das NAND-Glied 18.3 die sofortige Zuschaltung des Steuersystems durch Aktivierung des Signals /SYSEN, d. h. der nächste Befehl des Steuersystems wird abgearbeitet. Die Signale S1 und R1 sind während des gesamten beschriebenen Zyklus Low, d.h. inaktiv. In Fig.3 und 4 ist der Impulsplan zum beschriebenen Ablauf dargestellt. Der Befehl 0UT(n),A stellt ein Beispiel für einen möglichen Befehl dar. Zusammenfassend sei nochmals die Arbeitsweise der Umschaltlogik erläutert.

Nach dem Einschalten bzw. nach extern ausgelöstem /RESET ist das Steuersystem zugeschaltet, und das im Steuersystem implementierte Programm arbeitet. Zum Abschalten der Anwender-CPU wird das Signal /BUSRQ auf Low-Pegel gelegt, da die gesamte Konfiguration mit der System-CPU arbeitet. Mittels der Auswertesehaltung 21 kann das Signal /BUSAK von der Anwender-CPU zum Zuschalten des Gesamtsystems genutzt werden. Die Taktversorgung kann vom Steuer- oder vom Anwendersystem, ausgewählt über die Taktumschaltung 22, erfolgen.-

Die Abarbeitung eines Anwenderprogramms wird mit der Umschaltung bei-GO/RES 15 gesteuert. Der Start erfolgt durch Aktivierung des Signales/SETGO. Mit Eintreffen eines /RET-Impulses, der von der Testpunkt-und Schrittlogik generiert wird, erfolgt beim nächsten M 1-Zyklus die Abschaltung des Anwendersystems und Einprägung eines Restart-Befehles. Das anschließende Kellern des PC wird im PC-Register hardwaremäßig aufgefangen. Mit der anschließenden Zuschaltung des Steuersystems erfolgt die Auswertung und Anzeige des Abarbeitungsstandes des Anwenderprogrammes. Das Lesen und Schreiben von Anwender-RAM und E/A-Ports wird von der Umschaltung bei RD/WR16 gesteuert. Nach der Aktivierung über das Signal /SETRW erfolgt mit dem Ausführungszyklus des nächsten Befehls ein Zuschalten des Anwendersystems, was anschließend sofort wieder abgeschaltet wird. Somit erfolgt die Befehlsausführung im Anwendersystem und wird auf dem angeschlossenen Monitor angezeigt.

Claims (2)

1. -1- 246

   Patentanspruch:

   Zuschalteinrichtung in einerTestanordnung zurTestung von mikrorechnergesteuerten Geräten zum Lesen und Schreiben in einer zu testenden Anordnung sowie dem dazugehörigen Programm, wobei die gesamte Testanordnung über einen Monitor und eine Tastatur für die Ein- und Ausgabe verfügt und in der an die Busleitungen eine Schritt- und Testpunktlogik und eine Umschaltlogik angeschlossen ist, der ein PC-Register und ein Datenbustreiber nachgeschaltet ist und in der die Umschaltlogik eine Abschalteinrichtung und eine Anwendersystemsteuerung enthält, dadurch gekennzeichnet, daß ein Aktivierungssignal (/SETRW) auf die Setzeingänge zweier Flipflops (16.1,16.2) und auf ein drittes NAND-Glied (16.5) geführt wird, wobei die Dateneingänge dieser Flipflops (16.1,16.2) auf LOW-Potential liegen, daß ein Zuschaltsignal (/MREQ + /RD) auf ein erstes NAND-Glied (16.3) und ein Abschaltsignal (lORQ + /RFSH MREQ) auf ein zweites NAND-Glied (16.4) geschaltet ist, wobei, wenn auf Speicherbereiche zugegriffen werden soll, um die gleiche Befehlslänge wie beim Zugriff auf E/A-Bereiche zu erreichen, ein NOP-Befehle eingeschoben wird, daß das erste NAND-Glied (16.3) mit dem wahren Ausgang und das zweite NAND-Glied (16.4) mit dem negierten Ausgang des zweiten Flipflops (16.2) belegt ist und deren Ausgänge auf das dritte NAND-Glied (16.5) geschaltet sind, dessen Ausgang auf einen Zähler (16.6) geschaltet ist, dessen Rücksetzeingang vom negierten Ausgang des ersten Flipflops (16.1) belegt ist, und daß zwei Ausgänge (S
2. 2, R 2) des Zählers auf die Takteingänge der Flipflops (16.1,16.2) und über NOR-Glieder (19, 20) auf die Anwendersystemsteuerung (17) geschaltet sind.