DE3718639A1 - Verfahren und schaltungsanordnung zum betreiben von zwei oder mehr mikroprozessoren im parallelbetrieb, insbesondere in speicherprogrammierbare steuerungen - Google Patents

Description

Die Erfindung betrifft das Verfahren und die Schaltungsanordnung zum Betreiben von zwei oder mehr Mikroprozessoren im Parallelbetrieb, ins­ besondere in speicherprogrammierbaren Steuerungen, wobei der Funk­ tionsablauf durch ein Anwenderprogramm bestimmt wird und die An­ weisungen an das programmierbare Speichermedium aus den Logikfunktio­ nen und der Parametrierung von Funktionsbausteinen bestehen.

Die speicherprogrammierbaren Steuerungen nach dem Stand der Technik arbeiten das Anwenderprogramm zyklisch ab. Diese zyklische Abarbeitung wird in der Regel von einer Zentraleinheit durchgeführt. Das Abbilden der physikalischen Ein- und Ausgänge wird neben einigen anderen Funk­ tionen im Systemteil des Programmzyklusses durchgeführt. Datenübertra­ gungen und die Verarbeitung von Funktionsbausteinen geschieht je nach Architektur ebenfalls im Systemteil oder während des Programmablaufs des Anwenderteils. Gleichgültig welche Struktur zugrunde liegt, erfordert der Bausteinaufruf oder die Systemverarbeitung eine zusätzliche Verar­ beitungszeit der benutzten Zentraleinheit.

Hinzu kommen weitere Nachteile des bisher bekannten Verfahrens, die darin bestehen, daß die Zykluszeit des Gesamtprogrammzyklusses durch Programmsprünge, Abarbeitung von Unterprogrammen und unterschiedli­ cher Bausteinaktivierung ständigen Schwankungen unterworfen ist, wodurch eine Zustandserfassung von Merkern, Bausteinein- und ausgängen oder peripheren Ein- und Ausgängen teilweise falsche Werte liefert und ein synchroner, dynamischer Funktionsablauf z.B. bei Posi­ tioniersteuerungen schwer realisierbar ist. Bekannt ist auch das Multipro­ zessorkonzept mit verteilter Intelligenz zur Lösung komplexer Steue­ rungsaufgaben.

Dieses Konzept, vorgestellt in der Fachzeitschrift "Elektronik" Heft 6/25.3.1983, S. 105-108, benutzt das Mehrprozessorsystem zur besseren Überschaubarkeit und Transparenz für jeden Teilbereich des logischen Programmaufbaus. Auch hierbei ist es für wesentliche Steueraufgaben von Nachteil, daß eine konstante Zykluszeit nicht erreicht werden kann, da zusätzliche Verarbeitungszeit durch den großen Aufwand der allgemei­ nenen Managementaufgaben, wie z.B. Verteilung der Intelligenz und der Aktivitäten, Synchronisation, Bausteinaufruf und Austausch von Parame­ tern notwendig wird.

Aufgabe der vorliegenden Erfindung ist es, den Parallelbetrieb von zwei oder mehr Zentraleinheiten in speicherprogrammierbaren Steuerungen dahingehend zu verbessern, daß die oben angeführten Nachteile bekannter Steuerungssysteme vermieden werden und somit eine kürzere und absolut konstante Zykluszeit erreicht wird. Dadurch wird ohne weitere Maßnah­ men, z.B. Watch-Dog, ein hohes Maß an Funktionssicherheit gewährleistet und die Struktur des Verarbeitungsprogramms kompakt und überschaubar.

Diese an die Erfindung gestellte Aufgabe wird nach Anspruch 1 dadurch gelöst, daß eine vollständige Aufgabentrennung des Peripherie- und Bau­ steinprozessors und des Logikprozessors vorliegt, indem der Peripherie­ und Bausteinprozessor die Funktionsbausteine nach Vorschrift des Bau­ steindirectorys und nach den Angaben des Logikprozessors über die Para­ meter und Merkerabbilder der Funktionsbausteine im Speicher abgelegt.

Weiter vorteilhafte Ausbildungen der Erfindung sind in den Unteransprü­ chen 2 bis 9 gekennzeichnet, wobei es nach Anspruch 2 von besonderem Vorteil ist, daß der Peripherie- und Bausteinprozessor und der Logikpro­ zessor auf ein gemeinsames Speichermedium zugreifen und, daß, nach Anspruch 3, der Inhalt der Speicherteile 3 A und 3 B des Speichermediums 3 jeweils am Ende eines Systemzyklusses ausgetauscht wird. Vorteilhaft ist ebenso, daß, nach Anspruch 4, der Peripherie- und Bausteinprozessor durch Maskenprogrammierung oder durch externe Spei­ chermedien in seiner Funktionsweise festgelegt ist und, daß, nach An­ spruch 5, der Logikprozessor das Anwenderprogramm verarbeitet und somit der programmierbare Teil der Intelligenz ist.

Zweckmäßig ist es, daß, nach Anspruch 6, der Logikprozessor zu Beginn der Verarbeitung dem Peripherie- und Bausteinprozessor alle notwendigen Daten, wie Bausteintyp, Bausteinparameter und maximale Zykluszeit, mitteilt.

Von besonderem Vorteil ist es auch, daß nach Anspruch 7 der Peripherie­ und Bausteinprozessor durch die Angaben der maximalen Zykluszeit und auch durch Übergabe von Parametern eine Funktionsüberwachung des Logikprozessors durchführt und, daß, nach Anspruch 8, der Logikprozessor die Bausteinfunktionen des Peripherie- und Bausteinprozessors überwacht. Zweckmäßigerweise erfolgt, nach Anspruch 9, die Zustandserfassung der peripheren Ein- und Ausgänge, der Bausteinein- und ausgänge sowie der Merker im Systemteil.

Die vorgestellte Erfindung beruht auf einer wesentlichen Änderung der Verarbeitung innerhalb der speicherprogrammierbaren Steuerung. Dabei werden zwei Zentraleinheiten eingesetzt, die eine vollständige Aufgaben­ trennung durchführen. Beide Prozessoren arbeiten im Parallelbetrieb und kommunizieren über ein gemeinsames Speichermedium, dessen Inhalt am Ende eines Systemzyklusses ausgetauscht wird. Da sich beide Prozessoren gegenseitig überwachen, wird auch ohne weitere Maßnahmen (z.B. Watch-Dog) ein hohes Maß an Sicherheit gewährleistet.

Die Zeichnung und die sich auf die Zeichnung beziehende Beschreibung verdeutlicht das der Erfindung zugrundeliegende Verfahren und anhand beispielhafter Prinzipschaltbilder die Schaltungsanordnung zur Reali­ sierung der Erfindung.

Es zeigen:

Fig. 1 das Blockschaltbild der Schaltungsanordnung mit den notwendigen Softwareblöcken zur Funktionsweise nach dem beschriebenen Pa­ rallelbetrieb.

Fig. 2 ein Schaltungsbeispiel zur beispielhaften Darstellung der Aufgaben­ verteilung des erfindungsgemäßen Verfahrens.

Fig. 3 das Programm und die Aufgabenverteilung der Prozessoren des in Fig. 2 dargestellten Schaltungsbeispiels.

Fig. 4 zeigt ein Diagramm zur Verdeutlichung des zeitlichen Verhaltens einer nach der Erfindung ausgeführten speicherprogrammierbaren Steuerung.

Fig. 5 zeigt das zeitliche Verhalten des Logikprozessors und des PB - Prozessors bei unterschiedlicher Bearbeitungszeit beider Prozessoren.

In Fig. 1 ist das Blockschaltbild der Schaltungsanordnung mit den notwen­ digen Softwarteblöcken 16, 17, 18 zur Funktionsweise nach dem beschrie­ benen Parallelbetrieb dargestellt.

Der Peripherie- und Bausteinprozessor 1, im folgenden als PB-Prozessor bezeichnet, beginnt nach dem Systemstart mit dem Einlesen der physika­ lischen Eingänge 4 und transferiert eventuelle dezentrale Eingänge 6 in den Speicherbereich der Peripherieabbilder 7 des gemeinsamen Spei­ chermediums 3. Der Logikprozessor 2 legt, gemäß des Anwenderspei­ chers 15, die Anzahl und die Funktionsweise der benutzen Funktionsbau­ steine 17 im Bausteindirectory 13 für den PB-Prozessor 1 ab. Die Merkerzustände gelangen ebenfalls vom Logikprozessor 2 in ein vom PB-Prozessor 1 adressierbares RAM 12. Nach dieser Grundinitialisierung beginnen beide Prozessoren 1, 2 gleichzeitig mit der Verarbeitung des Programms. Der Logikprozessor 2 beschränkt sich dabei lediglich auf die reine Logikverarbeitung des im Speicherbereich 15 eingegebenen Anwen­ derprogramms. Der PB-Prozessor 1 bearbeitet die Funktionsbausteine 17 nach der vom Logikprozessor 2 vorgegebenen Vorschrift des Bausteindi­ rectorys 13 und nach den Angaben der Parameter und Merkerabbilder 11. Während der Verarbeitung der Funktionsbausteine 17 werden damit sukzessive die Bausteinausgänge erzeugt und im Speicherbereich 9 des Speichermediums 3 abgelegt. Dieser Speicherbereich 9 ist der Einzige, der zusätzlich zu einer üblichen speicherprogrammierbaren Steuerung benötigt wird.

Sobald alle vorgeschriebenen Funktionsbausteine abgearbeitet sind, kon­ trolliert der PB-Prozessor 1 die richtige Funktionsweise des Logikpro­ zessors 2 und wartet auf dessen Progammbeendigung. Sobald der Logik­ prozessor 2 seine Programmbearbeitung beendet hat, transportiert der Logikprozessor 2 die Eingangsperipherieabbilder des Speicherbereichs 8 in seinen Abbildbereich und legt die berechneten Ausgänge vom Abbildbereich in den Speicherbereich 7 des Speichermediums 3 ab. Ferner werden die Bausteinausgänge in den Speicherbereich 10 und die neuen Merkerwerte in den Speicherbereich 11 übertragen und dem PB-Prozessor 1 zur Verfügung gestellt. Das Bausteindirectory 13 bleibt unverändert.

Den neuen Zyklus beginnt der PB-Prozessor 1 mit der Ausgabe der Peri­ pherieabbilder, im Speicherbereich 7, an die physikalischen Ausgänge 5. Dann beginnt der gesamte Zyklus in der vorher beschriebenen Weise.

Die Softwarebausteine für das Eingangs - Ausgangsabbildprogramm 16, das Bausteinprogramm 17 und das Kontroll- und Watch-Dog Programm 18, welche die Funktion des PB-Prozessors 1 festlegen, können wie in Fig. 1 als externes Speichermedium 19 angeordnet oder direkt im PB-Prozessor 1 maskenprogrammiert sein.

Das vorgestellte Verfahren benötigt einen Compiler, der die Programm­ struktur nach Logik und Bausteinfunktionen untersucht.

Anhand des Schaltungsbeispiels in Fig. 2 und des dazugehörigen Pro­ grammteils in Fig. 3 soll die Aufgabenverteilung zwischen PB-Prozessor 1 und Logikprozessor 2 verdeutlicht werden. Die Schaltung Fig. 2 kontrol­ liert, ob eine Anzahl von Impulsen zweier Eingänge (I 0,2, I 0,3) in einer durch das Zeitglied (TPO) festgelegten Zeit erfolgen. Die Schaltung benö­ tigt hierzu eine UND-Funktion (&), zwei ODER-Funktionen (≧1), einen Zähler (CO) im Down-Mode und ein Zeitglied (TPO)

Das zugehörige AWL-Programm Fig. 3 würde in diesem Fall bei der übli­ chen Verarbeitung in speicherprogrammierbaren Steuerungen schrittweise abgearbeitet, wobei jeweils beim Aufruf von TPO oder CO ein Unterpro­ gramm angesprochen würde.

Bei dem hier vorgestellten Verfahren werden die Aufgaben nach den Pro­ grammteilen für den Logikprozessor 2 und dem PB-Prozessor 1 getrennt. Der Logikprozessor 2 erhält dazu lediglich noch die Ausgangsgrößen der Bausteine (hier TPO, P und CO, Z). Der PB-Prozessor 1 verarbeitet die Funktionsbausteine TPO und CO nach einem festen Programm durch die Kenntnis der Bausteinfunktionen im Bausteindirectory 13, den Zuständen der Merker im Speicherbereich 11 der Merkerablbilder und nach den Zuständen der Ein- und Ausgänge im Speicherbereich 7 der Peripherieabbilder.

Die nach der Erfindung implizierte Arbeitsweise stellt sicher, daß der Logikprozessor 2 nur im Speicherteil 3 B des Speichermediums 3 auf die Speicherbereiche 8, 10, 12 und der PB-Prozessor 1 nur im Speicher­ teil 3 A des Speichermediums auf die Speicherbereiche 7, 9, 11, 13 im aktiven Teil arbeitet.

Fig. 4 zeigt ein Diagramm zur Verdeutlichung des zeitlichen Verhaltens einer nach der Erfindung arbeitenden speicherprogrammierbaren Steue­ rung.

Der anhand der Fig. 1 beschriebene Vorgang ist hier noch einmal durch ein Diagramm dargestellt. Mit dem Beginn des neuen Zyklusses X beginnt die vorher beschriebene Grundinitialisierung im Systemteil. Mit Beendi­ gung des Systemteils erfolgt der Start Y des Logikprozessors 2 und der PB-Prozessor 1 für den Parallelantrieb des PB-Prozessors 1 und des Logikprozessors 2 in der vorher beschriebenen Art und Weise.

In Fig. 5 ist das zeitliche Verhalten des Logikprozessors 2 und des PB-Prozessors 1 bei unterschiedlicher Bearbeitungszeit beider Prozessoren dargestellt.

In diesem Beispiel wird angenommen, daß die Bearbeitungszeit des Anwenderprogramms Lt für den Logikprozessor 2 länger ist als die Bear­ beitungszeit des Bausteinprogramms PBt für den PB-Prozessor 1.

Mit dem neuen Zyklus X beginnt das Systemteil mit der Grundinitialisie­ rung. Mit dem gemeinsamen Start Y beginnt die Bearbeitungszeit Lt und PBt beider Prozessoren.

Der PB-Prozessor 1 wartet die Zeit Wt ab, bis der Logikprozessor 2 sein Programm ausgeführt hat. Für diese zeitliche Koordination sorgt das Synchronisations Flip-Flop 14.

Die Konstanz der Zykluszeit in jedem Zyklus, gleich welcher Aufgaben­ stellung im Anwenderteil, wird zwingend vorgegeben.

Das erfinderische Verfahren zum Betreiben von zwei oder mehr Mikro­ prozessoren im Parallelbetrieb bringt somit den wesentlichen Vorteil, daß eine vollständige Aufgabentrennung stattfindet, die zur Zykluszeitredu­ zierung erheblich beiträgt. Bei gleicher Verteilung von Logikfunktion und Funktionsbausteinen kann der Zeitgewinn bis zu 50% betragen. Da die Zustandserfassung immer im Systemteil erfolgt, werden auch hier nur richtige Werte und keinesfalls intermediare Funktionen erkannt und dargestellt.

Speicherprogrammierbare Steuerungen, mit einer Verfahrensweise nach der Erfindung, arbeiten im Prinzip so, als würden die Funktionsbausteine während der Systemzeit in extrem kurzer Zeit bearbeitet.

Claims (9)

1. Verfahren und Schaltungsanordung zum Betreiben von zwei oder mehr Mikroprozessoren im Parallelbetrieb, insbesondere in speicherprogrammierbaren Steuerungen, wobei der Funktionsablauf durch ein Anwenderprogramm bestimmt wird und die Anweisungen an das programmierbare Speichermedium aus den Logikfunktionen und der Parametrierung von Funktionsbausteinen bestehen, dadurch gekennzeichnet, daß eine vollständige Aufgabentrennung des Peripherie- und Bausteinprozessors (1) und des Logikprozessors (2) vorliegt, indem der Peripherie- und Bausteinprozessor (1) die Funktionsbausteine (17) nach Vorschrift des Bausteindirectorys (13) und nach den Angaben des Logikprozessors (2) über die Parameter und Merkerabbilder (11) der Funktionsbausteine bearbeitet und die Ausgänge (9) der Funktionsbausteine im Speicherbetrieb (9) ablegt.

2. Verfahren und Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Peripherie- und Bausteinprozessor (1) und der Lo­ gikprozessor (2) über ein Speichermedium (3) kommunizieren.

3. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 und 2, da­ durch gekennzeichnet, daß der Inhalt der Speicherteile (3 A und 3 B) des Speichermediums (3) jeweils am Ende eines Systemzyklusses aus­ getauscht wird.

4. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 3, da­ durch gekennzeichnet, daß die Funktion des Peripherie- und Baustein­ prozessors (1) durch Maskenprogrammierung oder durch externe Spei­ chermedien (19) festgelegt ist.

5. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 4, da­ durch gekennzeichnet, daß der Logikprozessor (2) das Anwenderpro­ gramm des Speicherbereichs (15) verarbeitet und somit der programmierbare Teil der Intelligenz ist.

6. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 5, da­ durch gekennzeichnet, daß der Logikprozessor (2) zu Beginn der Verarbeitung dem Peripherie- und Bausteinprozessor (1) alle notwenigen Daten, wie Bausteintyp, Bausteinparameter und maximale Zykluszeit, mitteilt.

7. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 6, da­ durch gekennzeichnet, daß der Peripherie- und Bausteinprozessor (1) durch die Angaben der maximalen Zykluszeit und auch durch Übergabe von Parametern eine Funktionsüberwachung des Logikprozessors (2) durchführt.

8. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 7, da­ durch gekennzeichnet, daß der Logikprozessor (2) die Bausteinfunk­ tionen des Peripherie- und Bausteinprozessors (1) überwacht.

9. Verfahren und Schaltungsanordnung nach den Ansprüchen 1 bis 8, da­ durch gekennzeichnet, daß die Zustandserfassung der peripheren Ein­ und Ausgänge (4, 5, 6) der Bausteinein- und ausgänge (7, 9) sowie der Merker (12) im Systemteil erfolgt.