DD225022A1 - Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen - Google Patents
Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen Download PDFInfo
- Publication number
- DD225022A1 DD225022A1 DD26461984A DD26461984A DD225022A1 DD 225022 A1 DD225022 A1 DD 225022A1 DD 26461984 A DD26461984 A DD 26461984A DD 26461984 A DD26461984 A DD 26461984A DD 225022 A1 DD225022 A1 DD 225022A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- input
- circuit arrangement
- circuit
- digital circuits
- hysteresis behavior
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Die Erfindung bezieht sich auf digitale Schaltungen, deren Uebertragungskennlinie ein Hystereseverhalten aufweist, insbesondere Schaltungen mit TTL-Logik. Die Erfindung ist darauf gerichtet, stoersichere Eingangsstufen fuer digitale Schaltkreise mit Hystereseverhalten zu schaffen, die den logischen TTL-Pegelbereich ohne Einschraenkungen sicher erkennen. Erfindungsgemaess wird eine Schottkydiode in den fuer die Lage der Schaltschwellen verantwortlichen Referenzzweig eingefuegt.
Description
Prankfurt (Oder), den Zk6
Erfinder: Böttcher, Wolfgang, Dipl.-Ing· Maasch, Günter, Dipl.-Ing· Kühn, Rainer, Dr.-Ing· Kühne1, Dieter, Dipl.-Ing·
Titel der Erfindung
Schaltungsanordnung mit Hystereseverhalten in digitalen Schaltkreisen
Anwendungsgebiet der Erfindung
Die Erfindung bezieht sich auf eine digitale Schaltungsanordnung, die es ermöglicht, Schaltungen aufzubauen, deren Übertragungskennlinie ein Hystereseverfaalten aufweist, insbesondere Schaltungen mit TTL-Logik.
Charakteristik der bekannten technischen Lösungen
Herkömmliche TTl-Schaltungen, wie sie aus der Literatur hinreichend bekannt sind, verwenden in vielen Fällen Multiemitter-npn- oder pnp-Transistoren als Bauelemente am Eingang der Schaltung· Durch die Art der "Verbindung dieser Eingangstransistoren mit den Transistoren der nachfolgenden Schaltang erfolgt die Pestlegung der Schaltschwelle für die gesamte Struktur. Da für TTL-Standardschaltungen Eingangsspannungen ^ 0,3 Y
als "Low" und -2,0 7 als "High" erkannt werden sollen, liegt die Schaltschwelle Uj3 am günstigsten bei etwa 1,4 V; d. h. es existieren etwa gleiche Störsicherheiten bezüglich des Low- und des High-Pegels, Eine Erhöhung dieser Störsicherheiten kann erreicht werden, wenn die Eingangsschaltung Hystereseeigenschaften besitzt; d, h· die Einschaltspannung Ojßj, (Übergang Low - High am Eingang) gröJ3er als die Ausschaltspannung ^XSH (^berSaiDS High - Low am Eingang) ist· Eine Möglichkeit der Erzeugung einer solchen Hysterese wird im EP 0 041 363 dargestellt. Die dort gezeigte Scfealtungsvariante besitzt jedoch" den lachteil, daß sie nicht mit den oben genannten TTL-Singangsbedingungen arbeiten kann, da die erreichte Hysterese nicht symmetrisch zur günstigsten Umschaltschwelle von 1,4 "7 liegt» Die erreichten Schwellspannungen liegen bei etwa 1,3 V C^jcr) und 0,9 ? ^tsh^ ·· ^er max^M8L^· zulässige Low-Pegel am Eingang der Schaltung"muß damit auf etwa 0,6 7 begrenzt werden, da er sonst bei geringen Plußspannungen der im Beferenzzweig liegenden Transistoren und/oder erhöhten Umgebungstemperaturen nicht mehr sicher erkannt wird·
Ziel der Erfindung
Das Ziel der vorliegenden Erfindung besteht in der Schaffung störsicherer Eingangsstufen für digitale Schaltkreise, die ein Hystereseverhalten aufweisen und den logischen TTL-PegeI-bereich ohne Einschränkungen sicher erkennen,
Darlegung des Wesens der Erfindung
Die Aufgabe der Erfindung besteht darin, die gesamte Spannungshysterese in positiver. Richtung zu verschieben, so daß die Erhöhung der Störsicherheiten für beide logische Eingangspegel wirksam und ein sicheres Arbeiten der Schaltung bei Einhaltung der oben genannten Ü?TL-Singangspegel gewährleistet wird. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine Schottky-diode in den für die Lage der Schaltschwellen verant-
wortlichen Referenzzweig eingefügt ist. Je nacb der Auslegung dieser Schottkydiode; d· h* nach ihren geometrischen Abmessungen und der Höhe der Potentialbarriere werden die Schwellspannungen um den Wert der Diodenflußspannung in positiver Richtung verschoben· Ss ergeben sich die Schaltschwellen
ÜISH = "ϋΕΒΣ1 + ϋΒΞΣ4 + UBEX2 + ÜBEX3 + UF;
Pi Q A1 I KjJZiXi* J tr Ff i^ t · ζ? "*/\ ~) X
Die eingeführte Schottkydiode ist dabei vorzugsweise direkt an den Emitter des für die Erzeugung der Hysterese verantwortlichen Transistors anzuschließen, um eine Auswirkung der Potentialverschiebung auf die Funktion der der Eingangsstufe nachfolgenden Schaltung zu vermeiden. 'Weiternin ist sie "mit einer Eingangsschaltung verbunden·
Damit werden beide St'örsicherheiten erhöht, wobei ausreichende Sicherheitsabstände zu den minimal bzw· maximal zulässigen Eingangsspannungspegeln für die beiden logischen Zustände vorhanden sind.
Ausführungsbe ispiel
Die erfindungsgemäße Lösung ist nachfolgend an eines Ausführungsbeispiel beschrieben·
Figur 1 Prinzipschaltbild
Figur 2 Treiberstufe unter Verwendung der erfindungsgemäßen Lösung
Figur 3 Übertragungskurven der Treiberstufen bei unterschiedlichen Umgebungstemperaturen
Figur 4-6 Verschiedene Varianten der Eingangsschaltung
Im folgenden soll die Wirkungsweise der Schaltung gemäß Figur beschrieben werden.
Bei Low-Pegel am Eingang leitet der pnp-Transistor T1; die Referenzstrecke T4 (T5) - D2-T2-T3 ist gesperrt· Der Darlingtontransistor T8/T9 wird durchgesteuert· Damit liegt am Ausgang der Schaltang hohes Potential· Als Referenzpunkt für das Zuschalten der Rückkopplung wirkt der Basisanschluß τοη Τ7· Es gilt:
^DA + %ET6 + UBCT7 = ÜBET7 + UCET2 + UBET3#
Ist T2 gesperrt, so fließt der gesamte Basisstrom von T7 in die Basis von T6 and steuert diesen durch. Damit wird dem transistor T5 der Basisstrom entzogen; er ist gesperrt· Bei Erhöhung der Eingangsspannung bis zum Wert der Einschalt-' schwelle wird T2 durchgesteuert; am Ausgang der Schaltung liegt niedriges Potential· Gleichzeitig öffnet die Basis-Emitter-Diode von TT; TS bekommt keinen Basisstrom mehr und sperrt· Dadurch leitet T5, und die Basis-Emitter-Diode von T4 wird mit der durchgesteuerten Kollektor-Emitter-Strecke des Transistors T5 überbrückt. Damit verändert sich die Referenzstrecke am Eingang der Schaltung, so daß erst bei einer Ausschaltspannung Üjsj,» die etwa 0,3 - 0,5 Y niedriger als die Einschaltschwellspannung Ujcgj ist, das Low-Signal am Eingang erkannt wird· Dann stellt sich der oben beschriebene Anfangszustand wieder ein; d. h·, auch T5 sperrt wieder und besitzt damit keinen Einfluß auf die Eingangsreferenzstrecke. Ein entsprechendes Diagramm mit der Darstellung von Übertragungskurven dieser Schaltung bei verschiedenen Umgebungstemperaturen wird in· Figur 3 gezeigt.
leben der in Figur 1 dargestellten Eingangskonfiguration sind auch Varianten mit anderen Eingangselementen möglich, die in Verbindung mit der Schottkydiode D2 die gleiche Wirkung wie oben beschrieben hervorrufen
Solche Eingangselemente sind:
- der Multiemitter-pnp-Transistor T11 (Pig. 4),
- der npn-Transistor T21 (Fig. 5),
- die Scfaottkydiode D11 (Fig. 6).
Claims (5)
1. Schaltungsanordnung mit Hystereseverhalten in digitalen Schaltungen mit 2 Transistoren, wobei der Kollektor des zweiten Transistors und die Basis des ersten Transistors verbunden sind, gekennzeichnet dadurch, daß die Emitter beider Transistoren (T4; T5) gemeinsam über eine Schottkydiode (D2) mit der Basis nachgeschalteter Treibertransistoren (T2; T3) und über weitere Schaltelemente (LS; RK) mit der Basis von (T5) verbunden sind, wobei die Katode der Diode (D2) weiterhin mit einer Eingangsschaltung (ES) zusammengeschaltet ist»
2* Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Eingangsschaltang (ES) durch einen pnp-Transistor (T1) realisiert ist·
3· Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Eingangsschaltung (ES) durch einen Multiemitterpnp-Transistor (TH) realisiert ist»
4· Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Eingangsschaltung (ES) durch einen npn-Traasistor (T21) realisiert ist·
5· Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Eingangsschaltung (ES) durch eine Schottkydiode (D11) realisiert ist.
Hierzu ^...Seiten Zeichnungen
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD26461984A DD225022A1 (de) | 1984-06-28 | 1984-06-28 | Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD26461984A DD225022A1 (de) | 1984-06-28 | 1984-06-28 | Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen |
Publications (1)
Publication Number | Publication Date |
---|---|
DD225022A1 true DD225022A1 (de) | 1985-07-17 |
Family
ID=5558319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD26461984A DD225022A1 (de) | 1984-06-28 | 1984-06-28 | Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD225022A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0440055A2 (de) * | 1990-02-01 | 1991-08-07 | National Semiconductor Corporation | Schnelle, invertierende TTL-Pufferschaltung mit Hysterese |
-
1984
- 1984-06-28 DD DD26461984A patent/DD225022A1/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0440055A2 (de) * | 1990-02-01 | 1991-08-07 | National Semiconductor Corporation | Schnelle, invertierende TTL-Pufferschaltung mit Hysterese |
EP0440055A3 (en) * | 1990-02-01 | 1991-12-18 | National Semiconductor Corporation | High speed inverting hysteresis ttl buffer circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CH656757A5 (de) | Ueberstromschutzanordnung fuer einen halbleiterschalter. | |
DE112014001233T5 (de) | Treiberschaltkreis und Halbleitervorrichtung | |
DE2611863A1 (de) | Pegelumsetzer fuer binaersignale | |
DE69827350T2 (de) | Ausgangsstufe mit anstiegs-steuermitteln | |
EP0328905B1 (de) | Schaltungsanordnung zum Schutze einer integrierten Schaltung | |
EP0589221B1 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE19522156C1 (de) | Verfahren zum Schalten von Lasten und Vorrichtung zur Durchführung dieses Verfahrens | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
EP0673118B1 (de) | BiCMOS-Pegelwandler ECL-CMOS | |
EP0013710A1 (de) | Gegentakt-Treiberschaltung, deren Ausgang direkt mit den Ausgängen weiterer Treiberschaltungen verknüpfbar ist | |
DD225022A1 (de) | Schaltungsanordnung mit hystereseverhalten in digitalen schaltkreisen | |
DE4007212C2 (de) | ||
DE3318957A1 (de) | Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang | |
DE3824694C2 (de) | ||
EP0676846B1 (de) | Schalter mit einem als Bipolartransistor ausgebildeten ersten Schaltelement | |
DE10120944B4 (de) | Steuerschaltung für Piezoaktoren, insbesondere Piezoventile | |
DE1177200B (de) | Pulsverstaerker mit Ausgangsstrombegrenzung, Stoersignalunterdrueckung und Abschaltung bei Versorgungsspannungsausfall | |
DE3546204C2 (de) | Monolithisch integrierte Signalverstärkersstufe mit hoher Ausgangsdynamik | |
DE3726005C2 (de) | ||
DE1762436A1 (de) | Schaltung zur Durchfuehrung logischer Verknuepfungen | |
DE2151050A1 (de) | Differential-triggerschaltung | |
DE3912176A1 (de) | Darlingtontransistor | |
AT404078B (de) | Integrierte bicmos-schaltungsanordnung | |
DE2504823B2 (de) | Elektronischer schalter | |
DE102022211425A1 (de) | Schaltungsanordnung zum Ansteuern einer Last |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |