DD214721A1 - Montage-anordnung fuer halbleiterbauelemente - Google Patents
Montage-anordnung fuer halbleiterbauelemente Download PDFInfo
- Publication number
- DD214721A1 DD214721A1 DD83249884A DD24988483A DD214721A1 DD 214721 A1 DD214721 A1 DD 214721A1 DD 83249884 A DD83249884 A DD 83249884A DD 24988483 A DD24988483 A DD 24988483A DD 214721 A1 DD214721 A1 DD 214721A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- semiconductor chip
- carrier body
- semiconductor
- region
- item
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Die Bonding (AREA)
Abstract
Die Erfindung findet vorzugsweise bei der Montage von Halbleiterchips auf metallische Traegerkoerper bei der Herstellung von Halbleiterbauelementen Anwendung. Ziel der Erfindung ist es, die Ausfallrate bei der Herstellung von Halbleiterbauelementen zu senken. Es ist Aufgabe der Erfindung, eine Anordnung so auszubilden, dass bei thermischer Belastung einer mittels adhaesiven Materials hergestellten Verbindung zwischen einem Halbleiterchip und einem Traegerkoerper eine sichere Haftung des Halbleiterchips auf dem Traegerkoerper gewaehrleistet wird. Erfindungsgemaess wird die Aufgabe dadurch geloest, dass ein Halbleiterchip und / oder ein Traegerkoerper im Bereich seiner Befestigungsflaeche teilweise so strukturiert ist, dass der Traegerkoerper im Bereich der zum Befestigen des Halbleiterchips vorgesehenen Flaeche ein oder mehrere Vertiefungen bzw. Durchbrueche beliebiger Konfiguration enthaelt und das Halbleiterchip im Bereich seiner Befestigungsflaeche rillenartige Einschliffe aufweist.
Description
Titel der Erfindung
Montage-Anordnung für Halbleiterbauelements
Die Erfindung findet vorzugsweise bei der Montage von Halbleiterchips auf metallische Trager körper bei der Herstellung von Halbleiterbauelementen Anwendung.
Im Montage prozeß von Halbleiterbauelementen werden die Halbleiterchips durch-eutektisches Anlegieren, Weichlöten oder durch Kleben auf einem Trägerkörper befestigt.
Es ist eine Anordnung zur Befestigung eines Halbleiterchips auf einem Trägerkörper nach DS-OS 2 509 100 bekannt, wobei die Befestigung des Halbleiterchips auf dem Trägerkörper mittels Lötprozeß erfolgt und bei dem Halbleiterchips mit.glatter ebener ganzflächig metallisierter Unterseite verwendet werden. Nachteilig hierbei ist, daß aufwendige Prozesse und Einrichtungen zur Matallisierung der Unterseite des Halbleiterchips im Scheibenverband erfoderlich sind, v/eitere bekannte Anordnungen nach DE-OS 2 319 287 und DE-03 2 514 011, bei denen die Halbleiterchips auf
15ÄPR1983*O83Oie
- 2 - -.^^WW^
einem im Zentrum eines Leitungsmusters angeordneten ebenen metallischen Trägerkörper befestigt sind, haben sich bei der Montage von Halbleiterchips mittels Lötprozeß, insbesondere für das eutektische Chipbonden von Siliciumchips unter Zufügen von Goldfolie bewährt, besitzen jedoch den Nachteil, daß bei der Montage mit adhäsiveni Material aufgrund der relativ hohen Temperaturbelastung beim nachfolgenden Thermokompressionsbonden der Ausfallprozentanteil infolge gelöster Chips erheblich ansteigt. . .
Ziel der Erfindung ist es, die Ausfallrate bei der Herstellung .von Halbleiterbauelementen zu senken«
An das thermische Verhalten von Verbindungen zwischen einem Halbleiterchip und einem Trägerkörper, die im Montageprozeß von Halbleiterbauelementen, insbesondere mittels adhäsiven Materials, hergestellt werden, sind zur Beherrschung -der Folgearbeitsgänge'wie beispielsweiseder.Drahtkontaktierung durch das Thermokompressionsverfahren hohe Anforderungen bezüglich einer sicheren Haftung der Halbleiterchips auf dem Trägerkörper zu stellen, die von den bekannten technischen Lösungen nicht in genügendem Maße erfüllt werden.
Es ist Aufgabe- der Erfindung,-eine Anordnung so auszubilden, daß bei thermischer -Belastung einer mittels adhäsiven Materials hergestellten· Verbindung zwischen einem Halbleiterchip und einem Trägerkörper eine sichere Haftung des Halbleiterchips auf dem Trägerkörper gewährleistet wird.
Erfindungsgemäß wird die Aufgabe dadurch, gelöst, daß ein Halbleiterchip und/oder ein Trägerkörper im Bereich, seiner Befestigungsflache teilweise so strukturiert ist, daß der Trägerkörper im Bereich der zum Befestigen des Halbleiterchips vorgesehenen Fläche ein oder mehre ie Vertiefungen bzw. Durchbrüche beliebiger Konfiguration enthält und das Halbleiterchip im Bereich seiner Befestigungsfläche rillenartige Einschliffe in Linien- oder ifetzfornr aufweist.
Ss ist zweckmäßig, daß die "Vertiefungen konisches Profil aufweisen und sich in der Tiefe bis zur halben Träge rk or pe rd icke erstrecken.
Es ist weiterhin zweckmäßig, daß der Durchbruch/die Durchbrüche annähernd doppelkonisch.es- bzw, zylindrisches Profil aufweisen.
Ferner ist es zweckmäßig, daß die Vertiefung/Vertie-fungen bzw. der Durchbruch/die Durchbrüche auf dem Trägerkörper so angeordnet ist/sind, daß die sie einschließende Fläche gegenüber der Halbleiterchipflache wesentlich kleiner ist* _ .
Der Vorteil der erfindungsgemäßen Lösung besteht darin, daß mit der besonderen strukturellen Ausgestaltung des Trägerkörpers bzw· Halbleiterchips die Verbindungsfläche zwischen Halbleiterehip und Trägerkörper indirekt vergrößert wird sowie ein besonders guter Verhakungseffekt des adhäsiven Materials erreicht wird und damit in dessen Folge eine feste Bindung zwischen aufgebrachtem Halbleiterchip und Trägerkörper gewährleistet wird,was sich, insgesamt vorteilhaft hinsichtlich der Stabilität der Verbindung auswirkt.
Dies ermöglicht wiederum eine extreme Senkung des Ausfallprozentanteils, infolge gelöster Halbleiterchips beim Arbeitsgang "Drahtkontaktierung" und damit eine wesentliche Kosteneinsparung bei der Herstellung von Halbleiterbauelementen. . .
Nachfolgend soll die Erfindung anhand zweckmäßiger Realisierungsformen beschrieben werden. In der zugehörigen Zeichnung zeigen:
Pig, 1: die erfindungsgemäße Anordnung mit geätzten Vertie-fungen im Trägerkörper und glatter Chipunterseite
Fig. 2: die erfindungsgemäße Anordnung mit geätzten . Durchbrüchen im Trägerkörper und strukturierter Chipunterseite mit Einschliffen
Fig. 3: einen strukturierten Trägerkörper in Drauf- '. sieht
Fig. 4: eine strukturierte Chipunterseite
Fig« 5: die erfindungsgemäße Anordnung mit gestanzten Durchbrüchen im Trägerkörper und glatter Chip— Unterseite
Fig. 6: die erfindungsgemäße Anordnung mit gestanzten Durchbrüchen im Trägerkörper und strukturierter Chipunterseite"mit Einschliffen.
Die Anordnung nach Fig. 1 zeigt einen mit geätzten Vertiefungen 4 j die konisches'Profil aufweisen, ausgebildeten. Trägerkörper I1 auf dem mittels adhasiven'Materials. "3,beispielsweise Epoxydharzkleber, ein Halbleiterchip 2 befestigt ist.. Der Vorteil der Anordnung besteht darin, daß beim Aufbringen der adhasiven Schicht kein adhäsives Material 3 durch den Trägerkörper 1 hindurchdringen kann. Bei der in Fig.- 2 bis Fig. 4 dargestellten- Anordnungen enthält der- Trägerkörper 1 Durchbrüche 5 und außerdem ist die zur Befestigung vorgesehene Fläche des Halbleiter-
chips 2 mittels kreuzweise angeordneten rillenartigen Einschliffen -6 strukturiert. Die Seitenflächen des Trägerkörpers 1 bzw. das Profil der Durchbrüche 5 zeigen in Fig. 1 bis Fig. 4 das für ätztechnisch hergestellte Trägerstreifen typische annähernd doppelkonische Profil.
Der Vorteil dieser Anordnungen ergibt sich dadurch, daß das adhäsive Material 3 zwischen dem Halbleiterchip 2 und dem Trägerkörper 1 in die Durchbrüche 5 und Vertiefungen 6 eindringt, sich dort, begünstigt durch die erfolgte Strukturierung und damit indirekte Vergrößerung der Befestigungsfläche,gut verhakt und so eine hohe Stabilität der Verbindung ermöglicht wird.
Die in Fig. 5 und Fig. 6 dargestellten Realisierungsmöglichkeiten sind auf stanztechnisch hergestellte Trägerstreifen bezogen und haben Durchbrüche. 5 mit zylindrischem Profil. Sie weisen die gleichen Vorteile wie die in Fig. 1 bis Fig. 4 dargestellten Anordnungen auf. : , . .
Insgesamt wirkt sich bei allen Realisierungsmöglichkeiten günstig aus, daß bezüglich der Strukturierung des Trägerkörpers 1 kein zusätzlicher Arbeitsgang erforderlich ist,da die erfindungsgemäßen Vertiefungen 6 bzw, Durchbrüche 5 im Trägerkörper, sich gleichzeitig mit der ätztechnischen bzw. stanztechnischen Strukturierung eines metallischen Halbleiterträgerstreifens,, d.h. ohne großen zusätzlichen technologischen und materiellen Aufwand realisieren lassen.
Claims (2)
- ErfindunesanspruchMontage-Anordnung für Halbleiterbauelemente, bei der ein Halbleiterchip mittels adhäsiven Materials auf einem Trägerkörper befestigt ist, gekennzeichnet dadurch, daß das Halbleiterchip (2) und/oder der Trägerkörper (1) im Bereich seiner Befestigungsfläche teilweise' strukturiert ist.Montage-Anordnung nach Punkt 1, gekennzeichnet dadurch, daß der Trägerkörper (1) im Bereich der zum Befestigen des Halbleiterchips (2) vorgesehenen Fläche ein oder mehrere Vertiefungen (4) bzw. Durchbrüche (5) beliebiger Konfiguration enthält· :3· Montage-Anordnung nach Punkt 2, gekennzeichnet dadurch, daß die Vertiefungen (4) konisches Profil aufweisen und sich in der Tiefe bis zur annähernd halben Trägerkörperdicke erstrecken.4. Montage-Anordnung nach Punkt 2, gekennzeichnetdadurch, daß.die Durchbrüche' (5) annähernd doppe!· konisches Profil aufweisen. -.'.- ·.'' '.-'5· Montage-Anordnung nach Punkt 2, gekennzeichnet dadurch, daß die Durchbrüche (5) zylindrisches Profil aufweisen.-7- £ -ί ^ U UMontage-Anordnung nach Punkt 2, gekennzeichnet dadurch, daß die gesainte, die Vertiefung/Vertiefungen (4) bzw. den Durchbruch/die Durchbrüche (5) einschließende Fläche auf dem Trägerkörper (1) gegenüber der Halbleiterchipfläche wesentlich, kleiner ist.
- 7. Montage-Anordnung nach Punkt 1, gekennzeichnet dadurch, daß das Halbleiterchip (2) im Bereich seiner Befestigungsfläche rillenartige Sinschliffe (6) in Linien- oder Netzform aufweist.Hierzu 2 Seiten Zeichnung
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD83249884A DD214721A1 (de) | 1983-04-15 | 1983-04-15 | Montage-anordnung fuer halbleiterbauelemente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD83249884A DD214721A1 (de) | 1983-04-15 | 1983-04-15 | Montage-anordnung fuer halbleiterbauelemente |
Publications (1)
Publication Number | Publication Date |
---|---|
DD214721A1 true DD214721A1 (de) | 1984-10-17 |
Family
ID=5546486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD83249884A DD214721A1 (de) | 1983-04-15 | 1983-04-15 | Montage-anordnung fuer halbleiterbauelemente |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD214721A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4433689A1 (de) * | 1994-09-21 | 1996-03-28 | Siemens Ag | Chipkonfiguration und Verwendung eines entsprechenden Chips |
DE19828653A1 (de) * | 1998-06-26 | 2000-01-05 | Siemens Ag | Chipmodul zum Einbau in einen Chipkartenträger sowie Verfahren zu dessen Herstellung |
-
1983
- 1983-04-15 DD DD83249884A patent/DD214721A1/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4433689A1 (de) * | 1994-09-21 | 1996-03-28 | Siemens Ag | Chipkonfiguration und Verwendung eines entsprechenden Chips |
DE19828653A1 (de) * | 1998-06-26 | 2000-01-05 | Siemens Ag | Chipmodul zum Einbau in einen Chipkartenträger sowie Verfahren zu dessen Herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69530037T2 (de) | Automatische Bandmontage für Halbleiteranordnung | |
DE3789172T2 (de) | Verfahren zum Montieren eines Silizium-Würfels. | |
DE69937180T2 (de) | Lichtemittierende Halbleitervorrichtung in Chipbauweise | |
DE102006015447A1 (de) | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben | |
DE19735428A1 (de) | Leiterrahmen für einen Halbleiterbaustein | |
EP2566308B1 (de) | Verfahren zur Bestückung einer Leiterplatte | |
DE2733724C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE3009295A1 (de) | Halbleiterbaustein | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE102015115122B4 (de) | Leistungshalbleitermodul mit zweiteiligem Gehäuse | |
DE19819217B4 (de) | Leiterplatte für eine elektronische Komponente | |
EP0477600A1 (de) | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat | |
DE102005005749A1 (de) | Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zur Herstellung desselben | |
DE3930858C2 (de) | Modulaufbau | |
DD214721A1 (de) | Montage-anordnung fuer halbleiterbauelemente | |
DE102005012496B3 (de) | Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren | |
DE102019111963A1 (de) | Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird | |
DE102005037948A1 (de) | Sensoranordnung mit einem Sensorbauelement und einem Träger und Verfahren zur Herstellung einer Sensoranordnung | |
DE10108081B4 (de) | Anordnung eines Halbleiterchips auf einem Substrat | |
DE102005019574B4 (de) | Kontaktierungsanordnung für ein Halbleiterbauelement | |
DE19508617C1 (de) | Verfahren zum Ultraschall-Keil-Drahtbonden von Mikrodrähten und Werkzeug hierzu | |
EP1186037B1 (de) | Multichipmodul für die loc-montage sowie verfahren zu dessen herstellung. | |
DE10139985A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
WO2000000929A2 (de) | Chipmodul zum einbau in einen chipkartenträger sowie verfahren zu dessen herstellung | |
DE102015200980A1 (de) | Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und elektronische Baugruppe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |