DD212630A1

DD212630A1 - Analogwerterfassungssystem

Info

Publication number: DD212630A1
Application number: DD24612982A
Authority: DD
Inventors: Hans-Juergen Goldschmidt; Ralf Foerster; Michael Romahn
Original assignee: Univ Magdeburg Tech
Priority date: 1982-12-17
Filing date: 1982-12-17
Publication date: 1984-08-15

Abstract

Die Erfindung betrifft ein Analogwerterfassungssystem zur Anwendung in Messwerterfassungssystemen, bei denen eine hohe Verarbeitungsgeschwindigkeit und Datenaufloesung bei zeitlicher Korrelation mehrerer Messignale realisiert werden muss. Ziel ist eine Vergroesserung des Anwendungsbereiches bei verringerten Realisierungskosten. Daraus entsteht die Aufgabe, ein Analogwerterfassungssystem zu entwickeln, bei dem die Bandbreite von der Kanalzahl unabhaengig ist und das ohne Filter- sowie Abtast- und Halteschaltungen aufgebaut ist. Erfindungsgemaess besteht das Analogwerterfassungssystem aus n Eingangseinheiten sowie einer Systemsteuerung. Hierbei enthalten die n Eingangseinheiten jeweils zwei Komparatoren, einen Analogspeicher, zwei schaltbare Energiequellen, eine Kanalsteuerung sowie einen Vor-Rueckwaerts-Zaehler. Die Systemsteuerung weist n Tri-State-Puffer, einen Digital-Analog-Umsetzer, einen Dual-zu-1-aus-n-Decoder, einen Dualzaehler sowie einen Vorteiler auf.

Description

Titel der Erfindung

S₁/ 3 υ ölll

Anwendungsgebiet der Erfindung

Die Erfindung läßt sich, in Meßwerterfassungssysteinen, anwenden, bei denen eine hohe Verarbeitungsgeschwindigkeit und Datenauflösung sowie eine zeitliche Korrelation mehrerer Meßsignale realisiert werden muß.

Charakteristik" der bekannten technischen !lösungen

In Automatisierungssystemen mit hohen Anforderungen an die Übertragungsqualität für die rechnergestützte -Meßdatenverarbeitung gewinnt die Digitalisierung analoger Signale eine immer größere Bedeutung* Ökonomisch besonders vorteilhaft erfolgt die Digitalisierung mehrerer analoger Eingangssignale in einer einzigen funktioneilen Einheit»

Die z.Zt« häufigste Anordnung sind serielle Systeme, bestehend aus Analogmultiplesen und Analog-Digital-Umsetzern, Bei einer größeren Anzahl von Eingangssignalen wird jedoch die mögliche Bandbreite und damit der Anwendungsbereich eines solchen Analogwerterfassungssystems erheblich eingeschränkt,

Bei Verwendung an sich schneller Analog-Digital-Umsetzer sind außerdem Abtast- und Halteschaltungen erforderlich, deren Anordnung erhöhte Realisationskosten des Systems ebenso zur Folge hat wie die notwendigen Pilter mit steilen Cha-

ι / nz'i -in·; η .,. η

rakteristiken* Schließlich ist es kaum möglich, serielle Systeme innerhalb von' Regelanlagen einzusetzen, bei denen eine hohe Datenaktualität und zeitliche Korrelation mehrerer Eingangssignal erforderlich ist.

Ziel der Erfindung

Ziel der Erfindung ist es, ein Analogwerterfassungssystem zu schaffen, dessen Anwendungsbereich bei gleichzeitig verringerten Realisierungskosten bedeutend erweitert ist,

Darlegung des Wesens der Erfindung

Ss besteht die Aufgabe, ein Analogwerterfassungssystem zu entwickeln, dessen Bandbreite nicht von der Kanalzahl abhängt und das ohne Pilter - sowie Abtast- und Halteschal-·, tungen aufgebaut ist* Das System soll weiterhin eine hohe Datenaktualität sowie zeitliche Korrelation der Meßwerte der einzelnen Kanäle gewährleisten»

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das aus einer der Anzahl η der zu verarbeitenden Analogsignale entsprechenden Anzahl von Eingangseinheiten sowie einer Systemsteuerung und einem R-Sit-Datenbus bestehende Analogwerterfassungssystem folgenden Schaltungsaufbau besitzt: Die η Eingangseinheiten sind aus jeweils zwei Komparatoren, einem Analogspeicher, zwei schaltbaren steuerbaren Energiequellen, einer Kanalsteuerung sowie einem Tor- Rückwärts-Zahler aufgebaut. Die Systemsteuerung weist η Tri-State-Pufferj einen Digital-Analog-Umsetzer, einen Dual-zu-1-ausn-Decoder, einen Dualzähler- sowie einen Vorteiler auf«

Die η Singangseinheiten sind jeweils wie folgt verschaltet: Ein Eingang eines Blomparators ist mit einem analogen Eingangssignal verbunden, während "der andere Eingang des genannten !Comparators mit einem Eingang eines zweiten !Comparators und dem Ausgang des Analogspeicher verbunden ist.

Der zweite Eingang des zweiten !Comparators liegt am Ausgangssignal des Digital-Analog-Umsetzers der Systemsteuerung.

Die Ausgänge der beiden Komparatoren sind ebenso wie ein Taktsignal und Steuerungssignals an Eingänge, der Kanalsteuerung angeschlossen«

Am Eingang des Analogspeichers liegen die Ausgänge der beiden schaltbaren steuerbaren Energiequellen, deren Steuereingänge an einem Ausgang der Kanalsteuerung angeschlossen sind« Ein weiterer Ausgang der Kanalsteuerung führt zum Eingang des Vor-Eückwärts-Zählers, dessen Ausgänge den Digitalausgang der jeweiligen Eingangseinheit bilden«

Die Systemsteuerung weist folgende Verschaltung auf: Die Digitalausgange der η Eingangseinheiten sind jeweils an die Eingänge der zugehörigen Tri-State-Puffer angeschlossen, deren Ausgänge auf den Ii-Bit-Datenbus führen, an den auch der Eingang des Digital-Analog-Umsetzers führt. Dabei sind die Stetiereingänge der η Tri-State-?uffer mit dem Ausgang des Dual-zu-1-aus-n~Decoders, von dem auch eines der Steuersignale für die η Eingangseinheiten abführt, verbunden, Dessen Eingang ist 8Ji den Ausgang des Dualzählers angeschlossen, dessen Eingang seinerseits an den Ausgang des mit einem Taktsignal gespeisten Yorteilers führt, von dem außerdem ein weiteres Steuersignal für. die η Eingangseinheiten abgenommen ist«

Die gewählte Anordnung des erfindungsgemaloen Analogwerterfassungssystems gewährleistet eine hohe Datenaktualität sowie eine seitliche Korrelation der Meßwerte der einzelnen Kanäle« Der besondere Torteil liegt darin, daß die Bandbreite des erfinaungsgemälBen Systems nicht von der Kanalzahl abhängt, das System ohne Filter- sowie Abtast- und Halteschaltungen aufgebaut ist und nur eine gemeinsame Reiärenz besitzt

Ausfuhrungsbeispiel

Im folgenden Ausführungsbeispiel soll die Erfindung näher erläutert werden«. Die zugehörigen Zeichnungen zeigen in

Fig. 1: das Prinzipschaltbild des erfindungsgemäßen Analogwerterfassungssystems, in

Fig. 2: das Blockschaltbild einer Eingangseinheit, in Fig. 3: das Blockschaltbild der Systemsteuerung und in Fig. 4ί eine detaillierte Variante einer Eingangseinheit«

Gemäß Fig. 1 besteht das Analogwerterfassungssystem aus einer Anzahl η Eingangseinheiten EE.. bis ES , die der Anzahl der zu verarbeitenden analogen Eingangssignale entspricht> sowie einer Systemsteuerung SS, die an einen IT-Bit-Datenbus B angeschlossen ist.

Eine beliebige Eingangseinheit 'SE besteht aus zwei Komparatoren K.., Kp, zwei schaltbaren steuerbaren Energiequellen BQ₁, EQp, einem Analogspeicher A3, einer Kanalsteuerung SIC sowie einem Vor-Rückwärts-Zähler YRZ und ist gem· Fig,. 2 verschaltet.

Die in Fig. 3 gezeigte Systemsteuerung SS setzt sich aus η Iri-State-Puffern P^ bis P , einem Digital-Analog-Umsetzer DAU, einem Dual-zu-1-aus-n-Decoder D, einem Dualzähler DZ sowie einem Vorteiler Ϊ zusammen und speist den ^-Bit-Datenbus 3.

Gem. Fig. 4 weist eine detailliertere Variante zur Realisierung einer Eingangseinheit EE folgende weitere Bestandteile auf:

Der Analogspeicher AS wird durch einen Kondensator G.^ repräsentiert, zwei Schalter S^, S~, die von ODER-Gattem G^, G₂ gesteuert werden, bilden mit einer positiven bzw. negativen spannungsgesteuerten Stromquelle SQ bzw» SQ und zwei Kondensatoren C, ,. Cp die. Energiequellen EQ,, und EQp und werden

von Korrekturstromquellen KQ , KQ mit Schaltern S-, S^ ergänzt. Die Wirkung der beschriebenen Anordnung soll an der ^-ten Bingangseiniieit Ξ/χ beschrieben werden.

Im Komparator K. erfolgt ein Vergleich zwischen dem analogen Eingangssignal U und der Spannung U_n. am Kondensator C..

Ist U größer als U^_Δ , so schließt der Schalter S-. für eine Zeit t. mit t^* ¹/2fc. Damit erhält der Kondensator G.

it JrL

eine Ladung, die seine Spannung um eine Quantisierungseinheit ansteigen läßt. Gleichzeitig wird der Zählerstand im Vor-Rückwärts-Zähler VRZ um 1 erhöht.

Ist U kleiner als Ü_CÄ , so schließt der Schalter S^ für eine Zeit t«. und die Spannung am Kondensator C, wird um eine Quantisierungseinheit kleiner, was auch eine Verminderung des Zählerstandes um 1 nach sich zieht.

Zum Abgleich der nur kurzzeitstabilen Stromquellen SQ , SQ zum Ausgleich der Entladung des Kondensators C. sowie zur Verringerung des Einflusses der ebenfalls nur kurzzeitstabilen Zeit t.. muß ein zyklischer Vergleich mit einer Referenz erfolgen. Hierzu wird der Digitalausgang DA., bis DA_1n- des Vor-Rückwärts-Zählers VRZ über den Tri-State-Puffer Pu. und den H-Bit-Datenbus 3 mit dem Digital-Analog-Umsetzer DAU, der als digital steuerbare Referenz fungiert, verbunden. Die zyklische Abfrage wird vom Vorteiler T, der das Taktsignal f durch den Divisor K teilt, dem Dualzähler DZ für η Bit und dem Dual-zu-1-aus-n-Decoder D, der η Kanalauswahlsignale CS' liefert, gesteuert.

Uach einer Einschwingzeit ψ — t_? für den Digital-Analog-Umsetzer DAU erfolgt für eine Zeit tp mit 1/f = t_i + t die Auswertung des Vergleichs im Komparator K₂ zwischen der Ausgangsspannung des Digital-Analog-Umsetzers υ_πΛΤΤ und der Spannung TJ_n _A am Kondensator C..

Ist U_DAU größer als U_CA , wird für eine Zeit t₂ der Schalter S^ geschlossen* Damit erhält der Kondensator C_)V eine

Ladungsmenge und seine Spannung IL-, ₄ wird der Ausgangsspannung Uj-JAg angenähert. Gleichzeitig schließt der Schalter S, für eine Zeit t_?, wodurch die Ladung auf dem Kondensator C₂ kleiner wird und sich der Betrag des Stromes aus .der.negativen spannungsgesteuerten Stromquelle SQ ebenfalls verringert.

Ist U^-T)ATj kleiner als TL-,* > wird die Kondensatorspannung IL-,.», über den Schalter Sp verringert und über den Schalter S-erfolgt eine Verkleinerung des Stromes aus der positiven spannungsgesteuerten Stromquelle SQ .

ir

An die über die Spannung U_Co, U^ gesteuerten Stromquellen SQ , SQ wird hier die !Forderung gestellt, daß sie über ihre Eingangsströme die Kondensatoren C. , C~ langsam aufladen und damit den Betrag ihres Ausgangsstromes langsam vergrößern»

Entladen dagegen die spannungsgesteuerten Stromquellen SQ . SCL die Kondensatoren CL, Cp. und verringern dadurch ihren Ausgangsstrom,.so sind die Schalter S^ und S. zu vertauschen,

Claims

Erfindungsansprucli

Analogwerterfassungssystem, bestehend aus einer der Anzahl η der zu verarbeitenden Analogsignale entsprechenden Anzahl von Eingangseinheiten sowie einer Systemsteuerung und einem I-Bit-Datenbus, gekennzeichnet dadurch, daß die η Eingangseinheiten (ΕΞ* bis EE ) aus jeweils zwei Komparatoren (K₁; Kp) j einem Analogspeicher (AS), zwei schaltbaren steuerbaren Energiequellen (ECL; EQ^), einer Kanalsteuerung (SK) sowie einem Yor-Rückwärts-Zähler (YRZ) bestehen , daß die Systemsteuerung (SS) η Tri-State-Puffer (P- bis P ), einen Digital-Analog-Umsetzer (DAU), einen Dual-zu-1-aus-n-Decoder (D), einen Dualzähler (DZ) sowie einen Yorteiler (T) aufweist, daß die η Eingangs einheit en (EE.. bis EE ) jeweils folgende Verschaltung aufweisen:

Ein Eingang eines !Comparators (K.) ist mit einem analogen Eingangssignal (U ^) verbunden, während der andere Eingang dieses Komparators (K-) mit einem Eingang des zweiten Komparators (Kp) und dem Ausgang des Analogspeichers (AS) verbunden ist und der zweite Eingang des zweiten Komparators (Kp) am Ausgangssignal (U^ ,-j) des Digital-Analog-Umsetzers (DAU) der Systemsteuerung (SS) anliegt, wobei die Ausgänge der beiden Komparatoren (K-; Kp) ebenso wie ein Taktsignal (f ) und Steuerungssignale (st) an die Eingänge der Kanalsteuerung (SK) angeschlossen sind und am Eingang des Analogspeichers (AS) die Ausgänge der beiden schaltbaren steuerbaren Energiequellen (EQ- j EQp) liegen, deren Steuereingänge an einen Ausgang der Kanalsteuerung (SIC) angeschlossen sinds während ein weiterer Ausgang der Kanalsteuerung (SK) zum Eingang des Yor-Rückwärts-Zählers (YRZ) führt, dessen Ausgänge (DA^ _f bis DA_V ) den Digitalausgang der jeweiligen Eingangseinh'eit (EE„)' bilden, und daß ferner die Systemsteuerung (SS) wie folgt verschaltet ist; Die Digitalausgänge (DA- bis DA_TTi) der η Eingangseinheiten (ES- "bis SS ) sixld jeweils an die Eingänge der zui η

gehörigen Tri-State-Puffer (P- bis P ) angeschlossen, deren Ausgänge auf den H™"3 it -Datenbus (B) führen, an dem auch der

i7,DE!1882*O55774

Eingang des Digital-Analog-Umsetzers (DAU) liegt, v/o bei die Steuereingänge der η Tri^·State-Puffer (P. bis P ) mit dem
Ausgang des Bual-zu-1-aus-n-Decoders (D), an dem auch eines der Steuersignale (st) für die η Eingangseinheiten (SE. bis

_) anliegt, verbunden ist, dessen Eingang an den Ausgang
des Dualzählers (DZ) angeschlossen ist, an dessen Eingang
wiederum der Ausgang des mit dem Taktsignal (f ) gespeisten Yorteilers (T) führt, von dem außerdem das zweite Steuerungssignal (st) für die η Eingangseinheiten (EE. bis EE ) abgenommen ist»

Hierzu 3 Seiten Zeichnung