DD143186B1

DD143186B1 - Schaltungsanordnung zur digitalen tastaturabfrage

Info

Publication number: DD143186B1
Application number: DD21300379A
Authority: DD
Inventors: Helmut Dipl-Ing Lange
Original assignee: Lange Helmut Dipl Ing
Priority date: 1979-05-18
Filing date: 1979-05-18
Publication date: 1984-02-22
Also published as: DD143186A1; DE3008102A1

Description

'4-

Titel der üirfindung

Schaltungsanordnung zur digitalen 'Tastaturabfrage

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf elektronische Tastaturen, wie sie zum Beispiel in Geräten der Datentechnik verwendet werden«

Charakteristik der bekannten technischen Lösungen

Schaltungsanordnungen zur Tastaturabfrage sind in verschiedenen Varianten bekannt.

So wird zum Зеізріеі in der US—FS 3 562 37S eine Schaltungsanordnung mit einem kontinuierlich erzeugten Code beschrieben, der durch einen kontinuierlich zählenden binär codierten Dezimalzähler erzeugt wird, einen gewünschten Code bereitstellt und eine Vielzahl von Outputs aufweist, die aus den folgenden Details bestehen:

a) Einem Multivibrator mit einer 'Taktfrequenz von 25ОО Hz .... 3,5 MHz, die durch einen Inverter und eine Mehrzahl von Plipflops geteilt wird, um einen 2-Phasen- Takt zu liefern, dessen Phasen um 90° verschoben und so angepaßt sind, da£ ein Code festgestellt und eine Veränderung im o.g. Binärzähler blockiert werden kann,

b) Decodiermittel für ein kontinuierliches Abtasten von einigen einer Vielzahl von Outputs des genannten BinärZählers, zur Erzeugung einer Änderung in jeder

- г- 2 130Oj

seiner Aasgangsleitungen für jede Kombination von binären Inputs,

c) Multiplexeinrichtungen, die kontinuierlich bestiaate andere der genannten Vielzahl von Outputs des Binärzählers abtasten,

d) Codeschalter im Stromkreis zur Herstellung eines Leitungsweges zwischen den genannten Multiplexeinrichtungen und den genannten Decodermitteln und

e) ein Tor im genannten Stromkreis, durch das Taktpulse vom genannten Multivibrator passieren, bis einer der genannten Codeschalter geschlossen wird, einen Leitungsweg zwischen den genannten Decodarmitteln und genannten Multiplexeinrichtungen herstellt, um einen Input zum genannten Tor zu verursachen, der die Taktimpulse daran hindert, den genannten Binärzähler weiter zu aktivieren.

nachteilig ist bei dieser Lösung, daß eine Mehrfachbetätigung nicht erkannt werden kann und daß keine Tastenelemente mit 2 aktiven Ausgängen benutzt werden können.

In der DE-PS 24- 09 170 wird eine Informationseingabeeinrichtung beschrieben, bei der die Zeilen- und Spaltenleitungen einer, Matrix durch Betätigen von Eingabe tasten wahlweise miteinander verbindbar sind; mit einem von Taktimpulsen zu seiner zyklischen Weiterzahlung-angesteuerten ersten Zähler, der seinem Zählerstand entsprechende Ausgangs signale an die zugehörige Zeilenleitung der Matrix gibt, und mit einem mit dem ersten Zähler zu seiner zyklischen Weiterzählung in Reihe geschalteten zweiten Zähler, gekennzeichnet durch eine-erste mit den Spaltenleitungen verbundene Schaltung zur Bildung eines Synchronisationssignals bei Erhalt eines ersten Ausgangssignals vom ersten Zähler über durch betätigte Eingabetasten verbundene Zeilen- und Spaltenleitungen und eines zweiten Ausgangssignals vom zweiten Zähler und durch eine zweite Schaltung zur Bildung eines codierten Informationssignals

213003

bei Erhalt des Synchronisationssignals und der die Zählerstände des ersten und zweiten Zählers angebenden Ausgangssignale. Bei dieser Lösung ізт: nachteilig, daß keine Tastenelemente mit zwei aktiven Ausgängen verwendet werden können und daß der schaltungstechnische Aufwand hoch ist.

Ziel der Erfindung

Ziel der Erfindung ist die Schaffung einer Schaltungsanordnung zur digitalen Tastaturabfrage, die eine Mehrfachbetätigung erkennen kann und die Tastenelemente mit zwei aktiven Ausgängen verwendet.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung zur digitalen Tastaturabfrage, bei der

- das eine Tastenbetätigung erkennende Signal nicht sofort die Freigabe des Informationssignals bewirkt,

- kein um 90° phasenverschobener Takt erzeugt wird und

- weder an den Spalten- noch an den Zeilenleitungen Multiplexer angeschlossen sind und/oder codierte Informationen zugeführt werden·

Erfindimgsgemäß wird die Aufgabe dadurch gelöst, daß eine Schaltungsanordnung aus einem Taktgenerator, einem Zähler, Decodiereinrichtungen und einer Steuereinrichtung besteht, daß in den Schnittpunkten der Matrix Tastenelemente mit zwei aktiven Ausgängen angeordnet sind, daß an alle Zeilen— und Spaltenleitungen .jeweils ein NAHD-Glied angeschlossen ist,

daß diese NAÜTO-Glieder jeweils mit einer Ausgangsleitung der vom Zähler und dem Takt gesteuerten Decodiereinrichtung verknüpft sind, wobei die Ausgangssignale des Zählers gleichzeitig als Ausgangssignale der Schaltungsanordnung verwendet werden,

— Ц- —

daß die Ausgangssignale der. NAI⁴TD-Glieder zusammengefaßt; werden und ein Summenleitungssignal bzw. ein negiertes Summenleitungssignal "bilden,

daß diese Summenleitungssignale bzw. das negierte Summenleitungssignal an die Steuereinrichtung gelegt werden, daß ein erstes Ausgangssignal der Steuereinrichtung und der Takt an Eingänge eines UITD-Gliedes angeschlossen werden, dessen Ausgang mit einem Steuereingang des Zählers verbunden ist,

daß ein zweites Ausgangssignal der Steuereinrichtung mit einem Eingang der Decodiereinrichtung verbunden ist und daß ein Freigabesignal bereitgestellt wird.

Ausfuhr ungs be ispie 1

Die Erfindung soll nachfolgend an Hand eines Ausführungsbeispiels näher erläutert werden

Dabei zeigt die

Figur 1: Die Prinzipdarstellung der erfindungsgemäßen Schaltung zur digitalen Tastaturabfrage.

Die Tastatur selbst besteht aus in einer Matrix angeordneten aktiven Tastenelementen 1, die bei einer Betätigung ein '*1 "-Signal in jeweils einer Spalte und einer Zeile abgeben. Sine gültige Tastenbetätigung liegt dann vor, wenn genau 1 Tastenelement 1 betätigt ist und der Stand des Zählers 3 dem Tastencode entspricht. Dies wird durch die nachfolgend beschriebene Schaltungsanordnung- erreicht. Alle Spalten- und Zeilenleitungen sind mit jeweils einem FAHD-(xlied 6 verbunden.

Ein Zähler 3_f der vom Aus gangs signal eines ersten TOTD-Gliedes 7 gesteuert wird, ist durch je 2 Leitungen mit je einem ersten Demultiplexer D1 und einem zweiten Demultiplexer Ώ2 einer Decodiereinrichtung 4- verbunden. Dabei ist der Steuereingang (Tgxj des ersten Demultiplexers TA mit dem Taktgenerator 2 verbunden. Die 3 Ausgangsleitungen des ersten Decddierers TA sind mit jeweils einem den Zeilenleitungen zugeordneten КАШ)—Glied 6 und die 3 Ausgangsleitungen des

213003

zweiten Decodierers D2 sind mit: jeweils eines den Spaltenleitungen zugeordneten NAND-Glied 6 verbunden. Die Ausgänge der NAND- Glieder 6 werden zu einen S unmeni ei tongs signal S' bzw. einem negierten Summenleitongssignal o^! zusammengefaßt und als Eingangssignale einer Steuereinrichtung 3 zugeführt.

Das Kernstück der Steuereinrichtung 5 sind ein erstes und ein zweites Flipflop FF1 und FF2. Wobei das zweite Flipflop FF2 den 'Takt vom 'Taktgenerator 2 direkt bekommt, während das erste Flipflop FF1 den durch einen ersten Negator 8 negierten Takt erhält. Das Summenleitungssignal S' wird dem ersten Eingang D des ersten Flipflop FF1 zugeführt, dessen erster Ausgang QT mit einem zweiten UND-Glied 11 verbunden wird, welches seinerseits ein weiteres Eingangssignal vom ersten Ausgang Щ. des zweiten Flipflop FF2 erhält und dessen Ausgang das Freigabesignal STROBE abgibt. Der zweite Ausgang QI des ersten Flipflop FF1 und das erste Ausgangssignal Щ des zweiten Flipflops FF2 werden einem NAND-Glied 9 zugeführt, dessen Ausgang 12 mit dem zweiten Eingang 3 des ersten Flipflop FF1 und dem zweiten Negator 10 verbunden ist. Am Ausgang des zweiten Negators 10 wird das zweite Ausgangs signal Δ2 der Steuereinrichtung 5 gebildet und auf den Steuereingang C"op <ies Demultiplexers D2 gegeben» Tom zweiten Ausgang Q2 des zweiten Flipflop FF2 wird das erste Ausgangssignal A1 der Steuereinrichtung 5 abgeleitet und gemeinsam mit dem Takt auf das erste UND-Glied 7 gegeben.

Das negierte Summenleitungs signal S"¹ wird beiden Eingängen D¹ und R des zweiten Flipflop FF2 zugeführt. Die Ausgänge des Zählers 3 werden außer an die Decodiereinrichtung 4 auch mit Ausgängen ao...an der Schaltungsanordnung verbunden, um dort den gültigen Tastencode bereitzustellen.

Für die Arbeitsweise der erfindungsgemäßen Schaltungsanordnung sind 2 Phasen charakteristisch:

1 · Phase:

Die Ausgänge des Zählers 3 geben ihre Signale an die Decodiereinrichtung 4, die hier aus zwei Demultiplexern

213003

D1 und D2 besteht. Dabei ізі; D1 den Zeilenleitungen der Tastaturabfragematrix und D2 den Spaltenleitungen zugeordnet.

? unkt ions beding- besitzt an jeweils einem Ausgang der Demultiplexer D1 und D2 eine Leitung den Zustand "0". Damit ist entsprechend dem Zählerstand jeweils eine Zeile und eine Spalte über ein jeweils zugeordnetes NAND-Glied б maskiert.

Ist nur ein Tastenelenient 1 betätigt, wird das Summenleitungssignal S^f, welches durch die Zusammenfassung der Ausgänge der NAND-Glieder б gebildet wird, genau dann zu S' = ¹¹O¹*ι wenn die zugeordnete Zeile und die zugeordnete Spalte maskiert sind·

In diesem fall entspricht der Stand des Zählers 3 dem den Tastenelement 1 zugeordneten Code.

Ist mehr als 1 Tastenelement 1 betätigt, sind mindestens zwei Spalten und zwei Zeilen gleichzeitig "1'*. Damit kann das Summenleitungssignal S^! nicht den Wert "0** annehmen und eine Mehrfachbetätigung wird erkannt.

2. Phase:

Die Maskierung der Zeilen- und Spaltenleitungen wird aufgehoben» Damit wird das negierte Summen! eil; ungs signal S' zu "1¹*, wenn mindestens 1 Tastenelement 1 betätigt ist. Hier wird also nur erkannt, ob überhaupt ein Tastenelement 1 betätigt ist, unabhängig von der Anzahl der betätigten Tastenelemente 1. Zur statischen Bildung des ?reigabesignals "STROBE", welches eine gültige. Tastenelementbetätigung anzeigt, müssen die Werte der Summenleitungssignale S' bzw. S¹ sowohl in der ersten wie auch in der zweiten Phase gespeichert werden. Dazu dienen zwei D-Flipflops, die taktgesteuert am Ende jeder Phase die Information übernehmen. Voraussetzung für das Arbeiten der erfindungsgemäßen Schaltungsanordnung ist im gezeigten Ausführungsbeispiel, daß der Zähler 3 und die ?lipf lops 1 und 2 auf die ¹*о"-'*І/*- Flanke des Takteinganges reagieren.

213003

Im einzelnen laufen wahrend dieser 2 Phasen folgende .oignal"bildungsvorgänge ab:

1. Phas e:

Mit dem. vom Taktgenerator 2 bereitgestellten Takt auf logisch **0", einschließlich der "0"-'*Ъ^!*-БЧапке, sind beide Demultiplexer D1 und D2 der Decodiereinrichtung 4 zugeschal tet.

Das S mmnenleitungssignal S¹ nimmt den logischen Zustand für eine richtig erkannte 'las tenelementbe tat igung (S"' = "O¹* oder für eine nicht erkannte bzw. Mehrfachtastenbetätigung (S"' = "1") an.

Mit der ^и0**-'*Ъ'*-ЕЧапке wird eine "1 "-Information in das Flipflop FF2 übernommen und bei A1 = "1^W wird ein Zählschritt ausgeführt. Wenn Sf = "0" ist, wird diese Information sofort über den R-3ingang am Flipflop FF2 wirksam, um zu verhindern, daß bei richtiger ZählerStellung und dem ersten Ausgangssignal A1 = "1" der Steuereinrichtung 5» ein Zählimpuls durch die Umschaltzeit des Flipflop FF2 entstehen kann.

2. Phase:

Mit dem vom Taktgenerator 2 bereitgestellten Takt auf logisch **У», einschließlich der '*L'*-"0 "-Flanke, stellt sich am Summenleitungssignal S^f bei wenigstens einem betätigten Tastenelement das Signal S^! = "O" ein. Mit der Flanke ^$Ч/»- des Taktes wird die Information in ein erstes Flipflop FFI einges chriebezu

Um ein fehlerhaftes Freigabesignal STROBE zu verhindern, wenn während der Phase 2 ein Tastenelement 1 betätigt wird, das noch nicht erkannt wurde, aber das erste Ausgangssignal Δ1 noch logisch ^f*0'* ist, da die erste Phase noch nicht durchlaufen ist, kann in das erste Flipflop FF1 nur bei A1 = "1^l* eine ^l*0'* eingeschrieben werden. Damit ist es erforderlich, daß bei Betätigung eines Tastenelementes 1 aus dem Grundzustand, daß heißt kein Tasten-

213003

element 1 betätigt, in jedem Pail ein Signal ал zweiten Ausgang Q2 des zweiten ?iipfiops FE2 entsteht, auch wenn bereits der richtige Zählerstand zufällig erreicht ^T.var. Dies wird durch ein,Abs ehalten des Demultiplexers D2 iaituels des zweiten Ausgangssignals A2 der Steuereinrichtung 5 erreicht.

Claims

-S-

21 3 003

Erfindungsanspruch

Schaltungsanordnung zur digitalen Tastaturabfrage in Verbindung mit matrixartig angeordneten und zwei aktive Ausgänge aufweisenden Tastenelementen, mit einem durch einen Taktgenerator geschalteten Zähler, dessen Zahlzustände den einzelnen Tastenelementen zugeordnet sind und die Grundlage für die aufeinanderfolgende Maskierung der Spalten und Zeilen über eine Decodiereinrichtung bilden, deren Ausgangsleitungen den Spalten und Zeilen entsprechen, mit einer Steuereinrichtung, die aus dem Vergleich der Binärwerte von Spalten- und Zeilenleitungen und den Ausgangsleitungen der Decodiereinrichtung Tastenbetätigungen erkennt und die Übergabe des dementsprechenden Zählerstandes als Tastencode an eine zentrale Verarbeitungseinheit mittels eines Freigabesignals realisiert, dadurch gekennzeichnet, daß alle aus der Zusammenfassung der aktiven Ausgänge der Tastenelemente (1) gebildeten Spalten und Zeilen an je ein HAND-Glied (6) geführt sind, an diesen UAETD-Gliedern (6) eingangsseitig auch die jeweils zugeordneten Ausgangsleitungen der Decodiereinrichtung anliegen, denen vor Maskierung und Tastenbetätigung ein Bitmuster aufgeprägt ist, dessen Binärwerte zu denen des Bitmusters der Spalten und Zeilen komplementär sind, daß die Ausgänge der JiAlTD-Glieder (6) an eine Konjunktion geleitet sind und in der Steuereinrichtung (5) der direkte Ausgang dieser Konjunktion am ersten Eingang (D) eines ersten Flipflops (??1) und dessen legation an beiden 3±gängen (D, R) eines zweiten Flipflops (FF2) anliegen, der Triggereingang des zweiten Flipflops (FF2) direkt und der des ersten (FbM) über

-40- 2 1 3 003

einen ITegator (8) mit dem Ausgang des Taktgenerators (2) verbunden sind, daß der erste Ausgang (Q2) des zweiten Flipflops (FF2) und der Ausgang des 'Tal:tgenerators (2) über eine Konjunktion (7) am Steuereingang des Zählers (3) liegen, daß der zweite Ausgang (Q2") des zweiten Flipflops (Z?2) und der erste Ausgang (Qi) des ersten Flipflops (??1) über eine konöunktive Verknüpfung (9, 10) am Abschalteingang der Decodiereinrichtung abgeschaltet sind und daß die zweiten Ausgänge (QT, Q2~) beider Flipflops (??1, ??2) an eine Konjunktion (11) gelegt sind, die an ihrem Ausgang das Freigabesignal bereitstellt.

Hierzu 1 Seite Zeichnungen