-
Titel der Erfindung
-
Schaltungsanordnung zur digitalen Tas tat urabfrage Anwendungsgebiet
der Erfindung Die Erfindung bezieht sich auf elektronische Tastaturen, wie sie zum
Beispiel in Geräten der Datentechnik verwendet werden.
-
Charakteristik der bekannten technischen Lösungen Schaltungsanordnungen
zur Tastaturabfrage sind in verschiedenen Varianten bekannt.
-
So wird zum Beispiel in der US-PS 3 662 378 eine Schaltungsanordnung
mit einem kontinuierlich erzeugten Code beschrieben, der durch einen kontinuierlich
zählenden binär codierten Dezimalzähler erzeugt wird, einen gewünschten Code bereitstellt
und eine Vielzahl von Outputs aufweist, die aus den folgenden Details bestehen:
a) Einem Multivibrator mit einer Taktfrequenz von 2500 Hz .... 3,5 MHz, die durch
einen Inverter und eine Mehrzahl von Flipflops geteilt wird, um einen 2-Phasen-
Takt zu liefern, dessen Phasen um 90°verschoben und so angepaßt sind, daß ein Code
festgestellt und eine Veränderung im o.g. Binärzähler blockiert werden kann, b)
Decodiermittel für ein kontinuierliches Abtasten von einigen einer Vielzahl von
Outputs des genannten Binärzählers, zur Erzeugung einer Änderung in jeder
seiner
Ausgangsleitungen für jede Kombination von binären Inputs, c) Multiplexeinrichtungen,
die kontinuierlich bestimmte andere der genannten Vielzahl von Outputs des Binärzählers
abtasten, d) Codeschalter im Stromkreis zur Herstellung eines Leitungsweges zwischen
den genannten Multiplexeinrichtungen und den genannten Decodermitteln und e) ein
Tor im genannten Stromkreis, durch das Taktpulse vom genannten Multivibrator passieren,
bis einer der genannten Codeschalter geschlossen wird, einen Leitungsweg zwischen
den genannten Decodermitteln und genannten Multiplexeinrichtungen herstellt, um
einen Input zum genannten Tor zu verursachen, der die Taktimpulse daran hindert,
den genannten Binärzähler weiter zu aktivieren.
-
Nachteilig ist bei dieser Lösung, daß eine Mehrfachbetätigung nicht
erkannt werden kann und daß keine Tastenelemente mit 2 aktiven Ausgängen benutzt
werden können.
-
In der DE-PS 24 09 170 wird eine Informationseingabeeinrichtung beschrieben,
bei der die Zeilen- und Spaltenleitungen einer Matrix durch Betätigen von Eingabetasten
wahlweise-miteinander verbindbar sind; mit einem von Taktimpulsen zu seiner zyklischen
Weiterzählung angesteuerten ersten Zähler, der seinem Zählerstand entsprechende
Ausgangssignale an die zugehörige Zeilenleitung der Matrix gibt, und mit einem mit
dem ersten Zähler zu seiner zyklischen Weiterzählung in Reihe geschalteten zweiten
Zähler, gekennzeichnet durch eine erste mit den Spaltenleitungen verbundene Schaltung
zur Bildung eines Synchronisationssignals bei Erhalt eines ersten Ausgangssignals
vom ersten Zähler über durch betätigte Eingabetasten verbundene Zeilen- und Spaltenleitungen
und eines zweiten Ausgangssignals vom zweiten Zähler und durch eine zweite Schaltung
zur Bildung eines codierten Informationssignals
bei Erhalt des Synchronisationssignals
und der die Zählerstände des ersten und zweiten Zählers angebenden Ausgangssignale.
Bei dieser Lösung ist nachteilig, daß keine Tastenelemente mit zwei aktiven Ausgängen
verwendet werden können und daß der schaltungstechnische Aufwand hoch ist.
-
Ziel der Erfindung Ziel der Erfindung ist; die Schaffung einer Schaltungsanordnung
zur digitalen Tastaturabfrage, die eine Mehrfachbetätigung erkennen kann und die
Tastenelemente mit zwei aktiven Ausgängen verwendet.
-
Darlegung des esens der Erfindung Aufgabe der Erfindung ist die Schaffung
einer Schaltungsanordnung zur digitalen Tastaturabfrage, bei der - das eine Tastenbetätisung
erkennende Signal nicht sofort die Freigabe des Informationssignals bewirkt, - kein
um 90° phasenverschobener Takt erzeugt wird und - weder an den Spalten- noch an
den Zeilenleitungen Multiplexer angeschlossen sind und/oder codierte Informationen
zugeführt werden.
-
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine Schaltungsanordnung
aus einem Taktgenerator, einem Zähler, Decodiereinrichtungen und einer Steuereinrichtung
besteht, daß in den Schnittpunkten der Matrix Tastenelemente mit zwei aktiven Ausgängen
angeordnet sind, daß an alle Zeilen- und Spaltenleitungen jeweils ein NAND-Glied
angeschlossen ist, daß diese NAND-Glieder jeweils mit einer Ausgangsleitung der
vom Zähler und dem Takt gesteuerten Decodiereinrichtung verknüpft sind, wobei die
Ausgangssignale des Zählers gleichzeitig als Ausgangssignale der SchaltunJsanordnung
verwendet werden,
daß die Ausgangssignale der NAND-Glieder zusammengefaßt
werden und ein Summenleitungssignal bzw. ein negiertes Summenleitungssignal bilden,
daß diese Summenleitungssignale bzw. das negierte Summenleitungssignal an die Steuereinrichtung
gelegt werden, daß ein erstes Ausgangssignal der Steuereinrichtung und der Takt
an Eingänge eines UND-Gliedes angeschlossen werden, dessen Ausgang mit einem Steuereingang
des Zählers verbunden ist, daß ein zweites Ausgangssignal der Steuereinrichtung
mit einem Eingang der Decodiereinrichtung verbunden ist und daß ein Freigabesignal
bereitgestellt wird.
-
Ausführ ungsbe ispie 1 Die Erfindung soll nachfolgend an Hand eines
Ausführungsbeispiels näher erläutert werden.
-
Dabei zeigt die Figur 1: Die Prinzipdarstellung der erfindungsgemSen
Schaltung zur digitalen Tastaturabfrage.
-
Die Tastatur selbst besteht aus in einer Matrix angeordneten aktiven
Tastenelementen 1, die bei einer Betätigung ein "1"-Signal in jeweils einer Spalte
und einer Zeile abgeben. Eine gültige Tastenbetätigung liegt dann vor, wenn genau
1 Tastenelement 1 betätigt ist und der Stand des Zählers 3 dem Tastencode entspricht.
Dies wird durch die nachfolgend beschriebene Schaltungsanordnung erreicht. Alle
Spalten- und Zeilenleitungen sind mit jeweils einem NAND-Glied 6 verbunden.
-
Ein Zähler 3, der vom Ausgangssignal eines ersten UND-Gliedes 7 gesteuert
wird, ist durch je 2 Leitungen mit je einem ersten Demultiplexer D7 und einem zweiten
Demultiplexer D2 einer Decodiereinrichtung 4 verbunden. Dabei ist der Steuereingang
S1 des ersten Demultiplexers D1 mit dem aktgenerator 2 verbunden. Die 3 Ausgangsleitungen
des ersten Decodierers D1 sind mit jeweils einem den Zeilenleitungen zugeordneten
NAND-Glied 6 und die 3 Ausgangsleitungen des
zweiten Decodierers
D2 sind mit jeweils einem den Spaltenleitungen zugeordneten NAND-Glied 6 verbunden.
Die Ausgänge der NAND-Glieder 6 werden zu einem Summenleitungssignal S' bzw. einem
negierten Summenleitungssignal ' zusammengefaßt und als Eingangssignale einer Steuereinrichtung
5 zugeführt.
-
Das Kernstück der Steuereinrichtung 5 sind ein erstes und ein zweites
Flipflop FF1 und FF2. Wobei das zweite Flipflop FF2 den Takt vom Taktgenerator 2
direkt bekommt, während das erste Flipflop FF1 den durch einen ersten Negator 8
negierten Takt erhält. Das Summenleitungssignal S' wird dem ersten Eingang D des
ersten Flipflop FF1 zugeführt, dessen erster Ausgang 45 mit einem zweiten UND-Glied
11 verbunden wird, welches seinerseits ein weiteres Eingangssignal vom ersten Ausgang
42 des zweiten Flipflop FF2 erhält und dessen Ausgang das Freigabesignal STROBE
abgibt. Der zweite Ausgang Q1 des ersten Flipflop FF1 und das erste Ausgangssignal
% des zweiten Flipflops FF2 werden einem NAND-Glied 9 zugeführt, dessen Ausgang
12 mit dem zweiten Eingang S des ersten Flipflop FF1 und dem zweiten Negator 10
verbunden ist. Am Ausgang des zweiten Negators 10 wird das zweite Ausgangs signal
A2 der Steuereinrichtung 5 gebildet und auf den Steuereingang US2 des Demultiplexers
D2 gegeben. Vom zweiten Ausgang Q2 des zweiten Flipflop FF2 wird das erste Ausgangssignal
Al der Steuereinrichtung 5 abgeleitet und gemeinsam mit dem Takt auf das erste UND-Glied
7 gegeben.
-
Das negierte Summenleitungssignal S' wird beiden Eingängen D' und
R des zweiten Flipflop FF2 zugeführt.
-
Die Ausgänge des Zählers 3 werden außer an die Decodiereinrichtung
4 auch mit Ausgängen ao...an der Schaltungsanordnung verbunden, um dort den gültigen
Tastencode bereitzustellen.
-
Für die Arbeitsweise der erfindungsgemäßen Schaltungsanordnung sind
2 Phasen charakteristisch: 1. Phase: Die Ausgänge des Zählers 3 geben ihre Signale
an die Decodiereinrichtung 4, die hier aus zwei Demultiplexern
D1
und D2 besteht. Dabei ist Di den Zeilenleitungen der Tastaturabfragematrix und D2
den Spaltenleitungen zugeordnet.
-
Funktionsbedingt besitzt an jeweils einem Ausgang der Demultiplexer
Di und D2 eine Leitung den Zustand "O".
-
Damit ist entsprechend dem Zählerstand jeweils eine Zeile und eine
Spalte über ein jeweils zugeordnetes NAND-Glied 6 maskiert.
-
Ist nur ein Tastenelement 1 betätigt, wird das Summenleitungssignal
S', welches durch die Zusammenfassung der Ausgänge der NAND-Glieder 6 gebildet wird,
genau dann zu S' = "1", wenn die zugeordnete Zeile und die zugeordnete Spalte maskiert
sind.
-
In diesem Fall entspricht der Stand des Zählers 3 dem den Tastenelement
1 zugeordneten Code.
-
Ist mehr als 1 Tastenelement 1 betätigt, sind mindestens zwei Spalten
und zwei Zeilen gleichzeitig "1". Damit kann das Summenleitungssignal S' nicht den
Wert "L" annehmen und eine Mehrfachbetätigung wird erkannt.
-
2. Phase: Die Maskierung der Zeilen- und Spaltenleitungen wird aufgehoben.
Damit wird das negierte Summenleitungssignal :' zu "1", wenn mindestens 1 Tastenelement
1 betätigt ist.
-
Hier wird also nur erkannt, ob überhaupt ein Tastenelement 1 betätigt
ist, unabhängig von der Anzahl der betätigten Tastenelemente 1. Zur statischen Bildung
des Freigabesignals "STROBE", welches eine gültige Tastenelementbetätigung anzeigt,
müssen die Werte der Summenleitungssignale S' bzw.
-
' sowohl in der ersten wie auch in der zweiten Phase gespeichert werden.
Dazu dienen zwei D-Flipflops, die taktgesteuert am Ende jeder Phase die Information
übernehmen.
-
Voraussetzung für das Arbeiten der erfindungsgemäßen SchaltunJsanordnung
ist im gezeigten Ausführungsbeispiel, daß der Zähler 3 und die Flipflops 1 und 2
auf die "0"-"1"-Flanke des Takteinganges reagieren.
-
Im einzelnen laufen während dieser 2 Phasen folgende Signalbildungsvorgänge
ab: 1. Phase: Mit dem vom Taktgenerator 2 bereitgestellten Takt auf logisch "O",
einschließlich der "0"-"1"-Flanke, sind beide Demultiplexer D1 und D2 der Decodiereinrichtung
4 zugeschaltet.
-
Das Summenleitungssignal :' nimmt den logischen Zustand für eine richtig
erkannte Tastenelementbetätigung ( ' = "O") oder für eine nicht erkannte bzw. Mehrfachtastenbetätigung
(' = "1") an.
-
Mit der 110"-111'1-Flanke wird eine "1"-Information in das Flipflop
FF2 übernommen und bei Al = "1" wird ein Zählschritt ausgeführt. Wenn ST = "0" ist,
wird diese Information sofort über den R-Eingang am Flipflop FF2 wirksam, um zu
verhindern, daß bei richtiger Zählerstellung und dem ersten Ausgangssignal Al =
11111 der Steuereinrichtung 5, ein Zählimpuls durch die Umschaltzeit des Flipflops
FF2 entstehen kann.
-
2. Phase: Mit dem vom Taktgenerator 2 bereitgestellten Takt auf logisch
"1", einschließlich der 111"-'1011-Flanke, stellt sich am Summenleitungssignal S'
bei wenigstens einem betätigten Tastenelement das Signal S' = 11011 ein. Mit der
Flanke "1"-"0" des Taktes wird die Information in ein erstes Flipflop FF1 eingeschrieben.
-
Um ein fehlerhaftes Freigabesignal STROBE zu verhindern, wenn während
der Phase 2 ein Tast;enelement 1 betätigt wird, das noch nicht erkannt wurde, aber
das erste Ausgangssignal Al noch logisch "O" ist, da die erste Phase noch nicht
durchlaufen ist, kann in das erste Flipflop FF1 nur ein A1 = = "1" eine 11011 eingeschrieben
werden.
-
Damit ist es erforderlich, daß bei Betätigung eines Tastenelementes
1 aus dem Grundzustand, daß heißt kein Tastenelement
1 betätigt,
in jedem Fall ein Signal am zweiten Ausgang Q2 des zweiten Flipflops FF2 entsteht,
auch wenn bereits der richtige Zählerstand zufällig erreicht war.
-
Dies wird durch ein Abschalten des Demultiplexers D2 mittels des zweiten
Ausgangssignals A2 der Steuereinrichtung 5 erreicht.