CZ469899A3 - Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody - Google Patents
Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody Download PDFInfo
- Publication number
- CZ469899A3 CZ469899A3 CZ19994698A CZ469899A CZ469899A3 CZ 469899 A3 CZ469899 A3 CZ 469899A3 CZ 19994698 A CZ19994698 A CZ 19994698A CZ 469899 A CZ469899 A CZ 469899A CZ 469899 A3 CZ469899 A3 CZ 469899A3
- Authority
- CZ
- Czechia
- Prior art keywords
- chip
- integrated circuit
- substrate
- mounting surface
- circuit chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Vynález se týká vylepšeného způsobu zapouzdřování a vyztužování elektrických spojení mezi čipem s integrovanými obvody a substrátem. Také se týká sestavy čipu s integrovanými obvody vytvořené tímto způsobem.
Dosavadní stav techniky
Sestava čipu s integrovanými obvody obecně obsahuje čip s integrovanými obvody připojený k substrátu, typicky nosiči čipu nebo desce s obvodem. Nejpoužívanější čip s integrovanými obvody je tvořen hlavně křemíkem, který má koeficient tepelné roztažnosti okolo 2 až 4 ppm/^C. Nosič čipu nebo deska s obvodem je typicky tvořena buďto keramickým materiálem, který má koeficient tepelné roztažnosti okolo 6 ppm/°C nebo organickým materiálem, pokud možno vyztuženým organickými nebo neorganickými částicemi nebo vlákny a majícím koeficient tepelné roztažnosti v rozsahu okolo 6 až 50 ppm/°C. Jedna technika dobře známá v oboru pro připojování čipu k substrátu je flip chip bonding (připojování lícních čipů). Při technice flip chip bonding je vzorek kuliček pájky, které mají obvykle průměr okolo 0,0050? až 0,01524 cm (0,002 až 0,006 palců) vytvořen na jednom povrchu čipu s integrovanými obvody, přičemž úplně nebo částečně obsazuje aktivní povrch čipu propojovacími ·♦· »·· místy. Odpovídající otisk vývodů smáčejících pájku je opatřen na substrátu. Čip s integrovanými obvody je pak umístěn vyrovnaně se substrátem a spojení čipu se substrátem jsou vytvořena přetavením kuliček pájky. Během provozu sestavy čipu s integrovanými obvody způsobují cyklické teplotní odchylky rozšiřování a smršťování substrátu a čipu s integrovanými obvody. Protože substrát a čip s integrovanými obvody mají různé koeficienty tepelné roztažnosti, roztahují se a smršťují v různých poměrech, což způsobuje oslabování nebo dokonce prasknutí kuliček pájky následkem únavy. Odstranit tuto situaci lze běžným průmyslovým postupem a to vyztužením spojů kuliček pájky tepelně tvrditelným polymerickým materiálem známým v oboru jako vyplňující zapouzdřovací materiál.
Vyplňující zapouzdřovací materiály jsou . typicky naplněny keramickými částicemi kvůli řízení jejich reologie v nevytvrzeném stavu a kvůli zlepšení jejich tepelných a mechanických vlastností ve vytvrzeném stavu. Vyplňující materiály byly hojně používány k vylepšení únavové životnosti sestav Čipu s integrovanými obvody skládajících se z čipu s integrovanými obvody s množstvím lícních čipů připevněným k substrátu tvořenému z keramického materiálu kysličníku hlinitého, který má koeficient tepelné roztažnosti okolo 6 ppm/°C. V poslední době byly vyráběny sestavy čipu s integrovanými obvody s použitím substrátů tvořených z vyztuženého organického materiálu, který má celkový koeficient tepelné roztažnosti okolo 20 ppm/°C.
Proces vyplňovacího zapouzdření se typicky provádí dávkováním kapalného zapouzdřovacího materiálu přímo na substrát v jednom nebo více bodech podél okraje čipu s integrovanými obvody. Zapouzdřovací materiál je vtažen do • · ·
000 0 0 · «0 0» prostoru mezi čipem s integrovanými obvody a substrátem kapilárními silami a tvoří proužek kolem obvodu čipu s integrovanými obvody. Průměr plnících částic v zapouzdřovacím materiálu je typicky menší než je výška prostoru, tak aby se nebánilo průtoku, přičemž typické zapouzdřovací materiály mají viskozity okolo 10 Pa-s při dávkovači teplotě. Po dokončení procesu vyplňování se zapouzdřovací materiál teplem vytvrdí v peci. Vytvrzené zapouzdřovací materiály mají typicky koeficienty tepelné roztažnosti v rozmezí 20 až 40 ppm/°C a Youngův model okolo 1 až 3 Gpa, podle obsahu výplně a typu chemického složení. Podle materiálů, ze kterých jsou čip s integrovanými obvody a substrát tvořeny, může být žádoucí dále změnit vlastnosti ve vytvrzeném stavu zapouzdřovaciho materiálu. Požadavek na to, aby měl zapouzdřovací materiál nízkou viskozitu v nevytvrzeném stavu, aby ihned natekl do prostoru mezi čipem s integrovanými obvody a substrátem však závažně omezuje možnosti preparátu. Například přidání více keramické výplně by mělo za následek nižší koeficient tepelné roztažnosti, ale způsobilo by zvýšení viskozity nevytvrzeného zapouzdřovaciho materiálu. Dále i přes použití podložního zapouzdření je únavová životnost sestavy čipu s integrovanými obvody kratší pokud se čip s integrovanými obvody připojí k organickému substrátu oproti keramickému substrátu kvůli větší neshodě v tepelné roztažnosti mezi typickým čipem s integrovanými obvody a organickými substráty.
V oboru je také známý způsob, kde je tělo sestavy utvořeno kolem okraje pokud lícní čip používá dvoukrokový proces. Nejdříve se sestava čipu s integrovanými obvody vespod vyplní jak bylo popsáno výše. Dále se vytvoří tělo sestavy kolem obvodu čipu s integrovanými obvody s použitím φφφ • *· · * φφφ φ φ φφφφ φφφ ♦ · φφφ procesu lisování.
Předchozí stav techniky také navrhuje proces, kde je dalšího vyztužení dosaženo vytvořením těla sestavy okolo sestavy Čipu s integrovanými obvody s použitím jednokrokové operace. V tomto procesu je vytvořen velký otvor o velikosti okolo 50 % velikosti čipu s integrovanými obvody v substrátu pod čipem s integrovanými obvody. Tento přístup podstatně odstraňuje prostor mezi čipem s integrovanými obvody a substrátem, který je typický pro běžné spojení čipu s integrovanými obvody a substrátu, má však nevýhodu omezení oblasti aktivního povrchu čipu s integrovanými obvody, kterou lze použít k tvorbě propojení, protože lze použít pouze obvod aktivního povrchu čipu s integrovanými obvody.
Je předmětem tohoto vynálezu zajistit. způsob zapouzdření a vyztužení elektrických spojení sestavy čipu s integrovanými obvody, což umožňuje použití vysoce viskózních zapouzdřovacích materiálů a odstraňuje potřebu použití jiných zapouzdřovacích materiálů k vyplňování a přelisování. Je také předmětem tohoto vynálezu zajistit způsob zapouzdřování sestavy čipu s integrovanými obvody, který umožňuje současné vyplňování a přelisování bez omezení aktivní spojovací plochy čipu s integrovanými obvody nebo podstatné změny provedení substrátu. Dalším předmětem tohoto vynálezu je zajistit sestavu čipu s integrovanými obvody, která má vyztužené elektrické spojení, které je odolnější vůči oslabení následkem tlaku vytvořeného rozdíly v koeficientu tepelné roztažnosti mezi čipem s integrovanými obvody a substrátem. *
Podstata vynálezu * · · • · • · · φ · · · « · • »
Tento vynález zajišťuje vylepšený způsob zapouzdřování a vyztužování elektrických spojů sestavy čipu s integrovanými obvody podle nároku 1. Vynález bere v úvahu zapouzdřování propojení kuličkami pájky sestavy čipu s integrovanými obvody, které usnadňuje použití vysoce viskózních zapouzdřovacích materiálů a umožňuje současné vyplňování a přelisování; a odstraňuje potřebu přehrazení kvůli zastavení toku. Podle upřednostňovaného provedení tohoto vynálezu je zajištěna sestava čipu s integrovanými obvody tvořená čipem s integrovanými obvody připojeným k nosiči čipu nebo přímo k desce s obvodem ve vztahu s odstupem spojením kuličkami pájky.
Kryt je umístěn nad čipem s integrovanými obvody. Kryt je sestrojen s otvorem procházejícím z vnitřního povrchu krytu na vnější povrch krytu a alespoň jedním průduchem. Vnější tlak je aplikován na kryt kvůli připevnění krytu k povrchu substrátu, ke kterému je čip s integrovanými obvody připevněn. Kryt se sestaven tak, že existuje prostor mezi vnitřním povrchem krytu a čipem s integrovanými obvody, Odměřený objem zapouzdřovacího materiálu je uvolněn otvorem do prostoru obklopujícího čip s integrovanými obvody a prostoru mezi čipem s integrovanými obvody a nosičem čipu nebo deskou s obvodem. Upřednostňovaný zapouzdřovací materiál obsahuje velmi silný teplem tvrditelný jednosložkový epoxy obsahující váhově okolo 50 % až 80 % neorganické elektricky nevodivé výplně a má viskozitu při 25° C okolo 250 Pascal-sekund měřenou pomocí viskozimetru Brookfield, model HBT s kuželovitou hlavou CP-52, při 2 rpm; ačkoli lze použít materiály, které mají viskozity v rozmezí okolo 10 až 1 000 Pascal-sekund.
* ·
Po uvolnění požadovaného množství zapouzdřovacího materiálu se materiál vytvrdí, aby vytvořil spojení mezi čipem s integrovanými obvody a nosičem čipu nebo deskou se spojem a vyztužil spojení kuliček pájky.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na výkresech, na kterých představuje obr. la poněkud schématický podélný průřez čipu s integrovanými obvody namontovaného na nosiči čipu;
obr. lb poněkud schématický podélný průřez čipu s integrovanými obvody namontovaného na nosiči čipu typu pole mřížky kuliček;
obr. Ic poněkud schématický podélný průřez čipu s integrovanými obvody namontovaného na nosiči čipu typu pole mřížky kuliček; a obr. 2 poněkud schématický podélný průřez čipu s integrovanými obvody namontovaného na substrátu a zakrytého krytem připraveným přijmout zapouzdřovací materiál podle jednoho provedení tohoto vynálezu.
• » • * ϊ » « · · • * Φ·* ··· • · ·
Příklady provedení vynálezu
S odkazem na obr. la, je sestava čipu s integrovanými obvody, označená obecně jako 12, tvořena nosičem 14 čipu, který má vzdálený povrch 16 a montážní povrch 18 s čipem 20 s integrovanými obvody, který má vzdálený povrch 22 a připevňovací povrch 24. Čip 20 s integrovanými obvody je namontován na nosič 14 čipu ve vztahu s odstupem, přičemž připevňovací povrch 24 čipu 20 s integrovanými obvody směřuje k montážnímu povrchu 18 nosiče 14 Čipu, přičemž vymezuje prostor 28 mezi připevňovacím povrchem 24 čipu 20 s integrovanými obvody a montážním povrchem 18 nosiče 14 čipu. V typické sestavě čipu s integrovanými obvody je výška prostoru 28 okolo 0,00508 až 0,01524 cm (0,002 až 0,006 palců). Připevňovací povrch 24 čipu 20 s integrovanými obvody má na sobě uspořádáno více elektrických kontaktů 30. Každý elektrický kontakt 30 má k sobě připevněnu kuličku 32 pájky. Montážní povrch 18 nosiče 14 čipu má na sobě uspořádáno více elektrických kontaktů 34, přičemž každý z uvedených elektrických kontaktů 34 je uspořádán tak, aby odpovídal kuličce 32 pájky na připevňovacím povrchu 24 čipu 20 s integrovanými obvody.
Nosič 14 čipu je v jednom provedení tvořen keramickým materiálem, typicky kysličníkem hlinitým, který má koeficient tepelné roztažnosti okolo 6 ppm/°C. Nosič čipu může být také tvořen organickými materiály jako například PTFE, polyimidy, polytetrafluoroethylénem, epoxidy, triaziny, bismaleimidy, bismaleimidy/triaziny a směsi těchto materiálů. Tyto materiály mohou být vyztuženy buďto tkaným nebo netkaným neorganickým nebo organickým médiem jako například skleněnými nebo organickými vlákny. Takové organické materiály mají typicky koeficienty tepelné roztažnosti v rozsahu okolo 6 až 50 ppm/eC. Nosič čipu má okolo svého obvodu uspořádáno více elektrických kontaktů 36.
Každý elektrický kontakt 36 má k sobě připevněn vývod 38 drátu k propojení mezi nosičem 14 čipu a deskou se spojem, ke kterému se má připojit sestava čipu s integrovanými obvody. Nosič 14 čipu může být také typu pole mřížky kuliček jak je ukázáno na obr. lb a lc, kde místo postranních vývodů, jsou kuličky 37 pájky, které mají průměr okolo 0,0508 až 0,0762 cm (0,020 až 0,030 palců) připevněny k připevňovacímu povrchu 18 nebo ke vzdálenému povrchu 16 nosiče 14 čipu. Čip 20 s integrovanými obvody je typicky tvořen monokrystalickým křemíkem, který má koeficient tepelné roztažnosti okolo 2 až 4 ppm/°C. Každá kulička 32 pájky je typicky tvořena elektricky vodivým materiálem kovové pájky. Čip 20 s integrovanými obvody je připevněn k nosiči 14 čipu přetavením pájky. Během provozu jsou nosič 14 čipu a čip 20 s integrovanými obvody podrobovány opakovaným cyklům zahřívání a ochlazování. Protože nosič 14 čipu a čip 20 s integrovanými obvody mají různé koeficienty tepelné roztažnosti, roztahují se a smršťují v různých poměrech. To má za následek tepelné napětí na spojení mezi kuličkami 32 pájky a elektrickými kontakty 30 a 34, což někdy způsobí oslabení nebo i zlomení propojení mezi nosičem 14 čipu a čipem 20 s integrovanými obvody.
S odkazem na obr. 2, ve kterém je několik prvků podobných jako jsou prvky z obr. 1, je umístěn kryt 58, který má vnitřní povrch 60 a vnější povrch 62, nad čip 20 s integrovanými obvody, takže existuje prostor 70 mezi vnitřním povrchem 60 krytu 58 a vzdáleným povrchem 22 čipu • ♦ · ·· 99 ···* 0·<· « * • · · 9 ♦ ···*··· s integrovanými obvody a prázdný prostor 64 obklopující čip 20 s integrovanými obvody. V upřednostňovaném provedení je kryt 58 tvořen kovem nebo plastem. Vnější tlak je aplikován na vnější povrch 62 krytu 58 kvůli přilepení krytu 58 na připevňovací povrch 18 nosiče 14 čipu. Kryt £8 má alespoň jeden otvor 26 procházející z vnitřního povrchu 60 na vnější povrch 62 a alespoň jeden průduch 66. Množství zapouzdřovacího materiálu 40 nutné k podstatnému vyplnění prostoru 70, prázdného prostoru 64 a prostoru 28 se dávkuje otvorem 26. Zapouzdřovací materiál 40 je puzen do prostoru 70 a do prázdného prostoru 64 a pod čip 20 s integrovanými obvody do prostoru 28. V upřednostňovaném provedení obsahuje zapouzdřovací materiál 40 Hysol FP-4323, velmi silný teplem tvrzený jednosložkový epoxy obsahující váhově okolo 50-70 % keramické výplně a má viskozitu při 25° C okolo 250 Pascal-sekund měřenou s použitím viskozimetru Brookfield, model HBT, s kuželovitou hlavou CP52, při 2 rpm, ačkoli lze použít zapouzdřovací materiály, která mají viskozity v rozmezí okolo 10 až 1 000 Pascalsekund. Zapouzdřovací materiál 40 je dávkován otvorem 26 pomocí dávkovaciho zařízení označeného obecně jako 42. V upřednostňovaném provedení s použitím zapouzdřovacího materiálu 40, který má viskozitu okolo 250 Pascal-sekund při 25° C, obsahuje dávkovači zařízení 42 injekční zařízení s jehlou o průměru 0,0508 cm (0,020 palců). Tlak přibližně 551,58 kPa (80 psi) se vyžaduje ke vstříknutí zapouzdřovacího materiálu 40 do prázdného prostoru 64 a prostoru 28. Zapouzdřovací materiál 40 je zahřát na přibližně 2 hodiny na 160° C kvůli vytvrzení zapouzdřovacího materiálu 40 a vytvoření spoje mezi čipem 20 s integrovanými obvody a nosičem 14 čipu a vyztužení spojení kuliček pájky. Kryt 58 se může odstranit před nebo po vytvrzení. Tento způsob lze také použít k připevnění čipu s integrovanými
4· obvody přímo na desku s obvodem.
• 4 4 4 • · 444 • 4 * • 4 4 4 4 4 4
Zastupuje:
Dr. Petr Kalenský v.r.
• *« • ···
··· «· uuur. retr Kalenský
Claims (5)
1. Způsob zapouzdřování a vyztužování elektrických spojení sestavy (12) čipu s integrovanými obvody, vyznačující se tím, že obsahuje kroky:
zajištění substrátu (14), který má vzdálený povrch (16) a montážní povrch (18) a čip (20) s integrovanými obvody, který má' připevňovací povrch (24) a vzdálený povrch (22); přičemž připevňovací povrch čipu s integrovanými obvody je připevněn k montážnímu povrchu substrátu ve vztahu s odsazením a tím mezi nimi vymezí prostor (28), přičemž prostor má výšku okolo 50 až 150 jim;
umístění krytu (48) nad čip s integrovanými obvody, přičemž kryt má alespoň jeden otvor (26), který prochází z vnitřního povrchu krytu na vnější povrch krytu, a alespoň jeden průduch (66), přičemž vnitřní povrch krytu směřuje ke vzdálenému povrchu čipu s integrovanými obvody ve vztahu s odsazením a tím vymezuje prázdné místo (64);
aplikaci tlaku na vnější povrch krytu kvůli přilepení krytu k montážnímu povrchu substrátu;
zajištění objemu zapouzdřovacího materiálu (40) nutného k podstatnému vyplnění prostoru a prázdného prostoru, přičemž zapouzdřovací materiál obsahuje teplem tvrzený polymer, který má viskozitu v rozmezí okolo 10 až 1000 Pascal-sekund při teplotě dávkování;
dávkování objemu zapouzdřovacího materiálu alespoň
27 76 686 *
φφφ φ
φφ φφφ φ
φφ φ * · φ φ • ΦΦ «φφφ jedním z otvorů do prostoru; a vytvrzení zapouzdřovacího materiálu kvůli vytvoření spoje mezí substrátem a čipem s integrovanými obvody.
2. Způsob podle nároku 1, vyznačující se tím, že připevňovací povrch čipu s integrovanými obvody je připevněn k montážnímu povrchu substrátu s použitím více spojů kuliček (32) pájky.
3. ' Způsob podle nároku 2, že substrát obsahuje nosič čipu.
vyznačující se tím,
4. Způsob podle nároku 2, vyznačující se tím, že substrát obsahuje desku s obvodem.
5. Sestava čipu s integrovanými obvody vyrobená podle způsobu podle kteréhokoli z nároků 1, 2, 3 a 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ19994698A CZ469899A3 (cs) | 1998-06-12 | 1998-06-12 | Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ19994698A CZ469899A3 (cs) | 1998-06-12 | 1998-06-12 | Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ469899A3 true CZ469899A3 (cs) | 2000-05-17 |
Family
ID=5468328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ19994698A CZ469899A3 (cs) | 1998-06-12 | 1998-06-12 | Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ469899A3 (cs) |
-
1998
- 1998-06-12 CZ CZ19994698A patent/CZ469899A3/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369449B2 (en) | Method and apparatus for injection molded flip chip encapsulation | |
| US6552263B2 (en) | Method of injection molded flip chip encapsulation | |
| US6967412B2 (en) | Wafer level underfill and interconnect process | |
| US6054171A (en) | Method for forming protruding electrode | |
| KR100552943B1 (ko) | 솔더 범프를 위한 폴리머 칼라 | |
| KR101411482B1 (ko) | 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법 | |
| US6638638B2 (en) | Hollow solder structure having improved reliability and method of manufacturing same | |
| US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
| US20050250303A1 (en) | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| WO1991011833A1 (en) | Chip interconnect with high density of vias | |
| KR20020089378A (ko) | 플립칩 내장형 리드프레임 패키지 및 그 처리과정 | |
| KR20040030659A (ko) | 칩 리드 프레임 | |
| US6605491B1 (en) | Method for bonding IC chips to substrates with non-conductive adhesive | |
| US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
| US6037657A (en) | Carrier, semiconductor device, and method of their mounting | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| CZ469899A3 (cs) | Způsob pro injekční zapouzdřování lisovaných lícních čipů a sestava čipu s integrovanými obvody | |
| JPH10313022A (ja) | 半導体装置 | |
| KR20060108742A (ko) | 반도체 칩 패키지 | |
| CZ469799A3 (cs) | Způsob a zařízení pro injekční zapouzdřování lisovaných lícních čipů | |
| JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 | |
| Mizutani et al. | A study of a new flip chip packaging process for diversified bump and land combination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic |