CS275748B6 - Zapojenie pre„analyzovanie a simulovanie komunikácie I^C zbernice pomocou počitača - Google Patents

Description

CS 275 748 B6 o

Vynález sa týká zapojenia pře analyzovanie a simulovanie koraunikácie I C zbernicepomocou počítača. Spadá do odboru vstupných zariadení pre usporiadanie dát určenýchk spracovaniu do tvaru vhodného pře spracovanie počítačom. o

Doteraz známe zapojenia pre analyzovanie a simulovanie komunikácie I C zbernice vy-užívá jú k týmto účelom buď Specializované mikropočítače, ktoré obsahujú řadič I2C zber-nice priamo na čipe, alebo všeobecne použitelné mikropočítače vytvárajúce I2C zbernicuprogramovými prostriedkami s využitím vstupno/výstupných liniek. Tieto vstupno/výstupnélinky možu byt buď súča.stou vstupno/výstupného kanála mikropočítača, alebo periférnehoobvodu. Mikropočítač neustálým testováním, pooling, zistuje stav liniek a vyhodnocuje při-jaté impulzy. V režime analyzovania umožňujú zapojenia spúštanie na základe přednastave-ných podmienok. Zapojenia umožňujú preniest přijaté dáta do vyčšieho počítačového systému.

Nevýhodou uvedených riešení je, že v simulačnom režime umožňujú len zapisovanie, alebo čí-o tanie do/z obvodov I C zbernice, čím vlastně simuluju nadriadený "MASTER" obvod. Neumož-ňujú simulovat aj podriadené "SLAVĚ" obvody. Ďalšou nevýhodou je, že neumožňujú v režime 1 analyzovania prácu v reálnom Čase do maximálněj definovanéj přenosovéj rýchlosti zbernice.Nevýhodou je aj to, že zapojenia v režime analyzovania spomaíujú rýchlost zbernice, abymohli spracovat predchádzajúce dáta, Čo má za následok okrem spomalenia aj konflikty nazbernici v multimaster komunikácii. Čím je analyzovaná správa dlhšia, tým vačsia je pravdě-podobnost konfliktov.

Uvedené nevýhody odstraňuje zapojenie pre analyzovanie a simulovanie komunikácie I Czbernice pomocou počítača podlá vynálezu, ktoré pozostáva z posuvného registra, oddelova-ča dátovej zbernice, generátora taktovacích imuplzov, prednastavitelného čítača, simulač-ně j pamati, logického komparátora, generátora identifikačných signálov a čítača hodinovýchimpulzov, ktorého podstata spočívá v tom, že vstup pre pripojenie détového signálu zber-nice I C je připojený k dátovému vstupu posuvného registra, k dátovému vstupu generátoraidentifikačných signálov a k výstupu ACK generátora identifikačných signálov. Vstup přepripojenie hodinového signálu zbernice I C je připojený k hodinovému vstupu posuvného re-gistra, hodinovému vstupu generátora identifikačných signálov a hodinovému vstupu Čítačahodinových impulzov. Výstup čítača hodinových impulzov je linkou připojený k riadiacejzbernici počítača. Výstup posuvného registra je připojený k dátovému vstupu oddelovača dá-tovej zbernice a k prvému vstupu logického komparátora, pričom výstup oddelovača dátovejzbernice je připojený na dátovú zbernicu počítača a výstup logického komparátora je připo-jený na komparačný vstup generátora identifikačných signálov. Uvolňovací vstup oddelovačadátovej zbernice je připojený linkou na riadiacu zbernicu počítača. Výstup generátora tak-tovacích impulzov je připojený na hodinový vstup prednastavitelného čítača a vstup takto-vacích impulzov generátora identifikačných signálov. Dátový vstup prednastavitelného číta-ča je připojený častou adresovej zbernice na adresová zbernicu, vstup pře prectoastavenie jepřipojený na druhý riadiaci výstup generátora identifikačných signálov a výstup pred-nastavitelného čítača je připojený na vstup adries simulačnej pamati, ktorej dátový vstupje připojený Častou dátovej zbernice na dátovú zbernicu počítača, zapisovací vstup linkou " na riadiacu zbernicu počítača, pričom výstup dát simulačnej pamati je připojený na druhývstup logického komparátora. Vstup' riadiacich signálov generátora identifikačných signálovje připojený častou výstupných liniek vstupno/výstupněj zbernice na vstupno/výstupnú zber-nicu. Výstup hodinových identifikačných signálov je připojený na část vstupných liniekvstupno/výstupněj zbernice, jeho ďalší výstup START je připojený linkou k riadiacej zberni-ci počítača, výstup STOP je tiež připojený linkou k riadiacej zbernici počítača a prvýriadiaci výstup je připojený k nulovaciemu vstupu generátora taktovacích impulzov. Výhodou zapojenia podía vynálezu je to, že zapojenie generuje v režime analyzovaniaa simulovania všetky identifikačně signály, potřebné pře rychle spracovanie prichádzajú-cich datových telegramov. Umožňuje simulovanie přednastavených podriadených SLAVĚ obvodov.Zapojenie nespomaluje rýchlost zbernice a tým odstraňuje možnosti konfliktov na zbernici GS 275 748 B6 2 v multimaster režime komunikácie. íalžou výhodou zapojenia je možnost práce v lubovoínomrežime do maximálněj přenosovéj rychlosti zbernice.

Pre bližšie objasnenie podstaty vynálezu je na přiložených výkresoch schématicky zná-zorněný příklad zapojenia podlá vynálézu, pričom obr. 1 představuje bloková schému zapo-jenia a obr. 2 časové priebehy v najdoležitejších bodoch schémy.

Ako je znázorněná na blokovej schéme (obr. 1), pozostáva zapojenie pře analyzovaniea simulovanie komunikácie I^C zbernice pomocou počítača podlá vynálezu z posuvného re-gistra 1, So je napr. 8-bitový posuvný register, oddelovača dátovej zbernice 2, čo je napr.8-bitový trojstavový register, generátora taktovacích impulzov 3, čo je napr. čítač modulo3, prednastaviteíného čítača 4, čo je napr. binárny 4-bitový prednastavitelný čítač, si-mulačně j památi 5, čo sú napr. 2 statické RAM památi s organizáciou ’6x4 bity, logickéhokomparátora 6, realizovaného napr. kombinačnou logikou, generátora identifikačných signá-lov 7, realizovaného napr. D klopnými obvodmi a kombinačnou logikou a čítača hodinových im-pulzov 8, čo je napr. čítač modulo 7. Zapojenie pre analyzovanie a simulovanie je potompřipojené na adresová zbernicu 100, dátová zbernicu 200, vstupno/výstupná zbernicu 300a riadiacu zbernicu 400 počítača, napr. 8-bitového jednočipového mikropočítača. Jednotlivé —— 2bloky 1 až 8 sá potom zapojené tak, že vstup pře pripojenie datového signálu zbernice I C500 je připojený k dátovému vstupu 10 posuvného registra 2i k dátovému vstupu 72 generátoraidentifikačných signálov 7 a k výstupu ACK 76 generátora identifikačných signálov 7. Vstuppře pripojenie hodinového signálu zbernice I C 600 je připojený k hodinovému vstupu 22. P°~suvného registra j_i hodinovému vstupu 72 generátora identifikačných signálov 7 a hodinové-mu vstupu 82 čítača hodinových impulzov 8. Výstup 83 čítača hodinových impulzov 8 je linkou405 připojený k riadiacej zbernici počítača 400 a nulovací vstup 8^ je připojený výstupnoulinkou vstupno/výstupnej zbernice 3j_0 na vstupno/výstupná zbernicu 300· Výstup ^2 posuvnéhoregistra 2 je připojený k dátovému vstupu 2^ oddelovača dátovej zbernice 2 a k prvémuvstupu 62 logického komparátora 6, pričom výstup 22 oddelovača dátovej zbernice 2 je při-pojený na dátová zbernicu počítača 200 a výstup 63 logického komparátora 6 je připojený nakomparačný vstup 73 generátora identifikačných signálov 7, zatial čo uvolňovací vstup 23oddelovača dátovej zbernice 2 je připojený linkou 402 na riadiacu zbernicu počítača 400.Výstup 32 generátora taktovacích impulzov 3 je připojený na hodinový vstup 42 prednastavi-telného čítača 4 a vstup taktovacích impulzov 74 generátora identifikačných signálov 7, pri-čom dátový vstup 42 prednastaviteíného čítača 4 je připojený častou adresovej zbernice 222na adresová zbernicu 2θ0, vstup pre prednastavenie 44 je připojený na druhý riadiaci vý-stup 792 generátora identifikačných signálov 7 a výstup 43 prednastaviteíného čítača 4 jepřipojený na vstup adries 53 simulačnej pamati 5. Jej dátový vstup 52 je připojený častoudátovej zbernice 202 na dátová zbernicu počítača 200, zapisovací vstup 52 linkou 402 nariadiacu zbernicu počítača 400, pričom výstup dát 54 simulačnej pamati 5 je připojený nadruhý vstup 62 logického komparátora 6. Vstup riadiacich signálov 70 generátora identifi-kačných signálov 7 je připojený častou výstupných liniek vstupno/výstupnej zbernice 302,ktoré tvoria výstupné linky 302, 30^, 304, 225» 306 na vstupno/výstupná zbernicu 300. Výstuphodinových identifikačných signálov 75 je připojený na část vstupných liniek vstupno/výstup-nej zbernice 309, ktorá tvoria linky 307 a 308. ialší výstup START 77 je připojený linkou403 k riadiacej zbernici počítača 400, výstup STOP 78 je připojený linkou 404 k riadiacejzbernici počítača 400, prvý riadiaci výstup 79 je připojený k nulovaciemu vstupu 32 generá-tora taktovacích impulzov 3·

Punkcia zapojenia pre analyzovanie a simulovanie podlá vynálezu je nasledujáca. 2

Zapojenie je vstupom pře pripojenie dátového signálu zbernice I C 500 a vstupom pře2 2 pripojenie hodinového signálu zbernice I C 600 připojené na I C zbernicu externého systému.Na vstupoch 500 a 600 sá signály definovaně časovými priebehmi podlá obr. 2. Před začiatkomrežimu analyzovania sa krátkým impulzom log 0 na linke 306 nastavuje do definovaného stavuvnútorná logika generátora identifikačných signálov 7. Linka 304 sa nastaví na log 0. Týmsa zakáže výstup potvrdzovacieho signálu ACK z výstupu ACK 76 generátora identifikačných CS 275 748 B6 simálov 7. Log 0 na linke 304 zároveň nastaví prvý riadiaci výstup 79 generátora identi-fikačných signálov na log 1, čím sa cez nulovací vstup 31 generátora taktovacích impulzov3 zakáže generovanie taktovacích impulzov na jeho výstupe 32. Rovnako sa nuluje signálomlog 0 aj čítač hodinových impulzov 8 cez nulovací vstup 81_. Nulovací vstup 8J_ zostane nalog 0, linky 302, 303 a 305 sú na log Po splnění podmienky START, vyznačené v časovomdiagrame na obr. 2, na vstupoch 500 a 600 sa cez výstup START 77 generátora identifi-kačných signálov 7 a línku 403 generuje log 0, na obr. 2, ktorá na riadiacej zbernici po-čítača 400 vyvolá prerušenie. Podmienka START sa uschová v internej pamati počítača akosáčast komuníkačného protokolu. Počítač spracuje prerušenie tak, že uvolní cez výstupnálinku 3j_0 signálom log 1 na nulovacom vstupe 8^ čítača hodinových impulzov 8 počítanie ho-dinových impulzov SCL z hodinového vstupu 82 a obnoví na výstupe START 77 generátora iden- tifikačných signálov 7 log 1 cez linku 306. Impulzy zo vstupu pře pripojenie dátového ·. ——— signálu zbernice I G 500 sa cez dátový vstup 10 posuvného registra 1 presúvajú postupné--- — o s náběhovou hranou impulzov na vstupe pře pripojenie hodinového signálu zbernice I C 600 a hodinovom vstupe 22 posuvného registra 2 na výstup 22 posuvného registra 2 a zároveň nadátový vstup 22 oddelovača dátovej zbernice 2. V čase 0 - ti, obr. 2, má tak počítačdostatočnú rezervu na přenos predchádzajúcich dát do vyššieho systému, ich zobrazenie,připadne porovnanie predchádzajúcich dát s komparačnými dátami uloženými v pamati počítača.

Na základe výsledku porovnania potom pokračuje počítač v analýze ďalej, alebo ignorujeďalšie dáta. Po příchode nábehovej hrany siedmeho impulzu na hodinový vstup 82 generuječítač hodinových impulzov 8 z výstupu 83 linkou 405 prerušenie na riadiacej zbernici 400.

Počítač spracuje prerušenie tak, že nuluje výstupnou linkou 3£0 cez nulovací vstup 82 čí-tač hodinových impulzov 8. Vstup 82 zostane na log 0 až do příchodu log 0 z výstupu hodi-nových identifikačných signálov 75 generátora identifikačných signálov 7 na linku 308. fia-lej sa pri spracovaní prerušenia nastaví linka 302 časti výstupných liniek 302 vstupno/vý-stupnej zbernice 300 na log 0. Tým sa uvolní logika pre generovanie identifikačných signá-lov z výstupu hodinových identifikačných signálov 75· Na náběhová hranu osmého impulzuna hodinovom vstupe 72 generátora identifikačných signálov 7 v čase t2 přejde linka 307na výstupe hodinových identifikačných signálov 75, obr. 2, do log 0. Počítač ju testujea po zistení log 0 uvolňuje cez linku 402 a uvolňovací vstup 23 oddelovača dátovej zberni-ce 2 dáta zo vstupu 22 na dátová zbernicu 200 cez výstup 22 oddelovača dátovej zbernice 2.

Počítač si uloží načítané dáta, 8 bitov, do internej pamati. fialej počas log 1 deviatehohodinového impulzu, čas t4 - t5 na obr. 2, na vstupe pre pripojenie hodinového signálu 600,sa generuje na výstupe hodinových identifikačných signálov 75 na linke 308 impulz log 0. Táto linku počítač testuje a po zistení log 0 na nej preberie opat popí sáným sposobom ob-sah výstupu 22 posuvného registra 2 cez oddělovač dátovej zbernice 2 na dátová zbernicu200. Z tejto vzorky uloží len posledně načítaný deviaty bit, potvrdzovací bit ACKNOIVLEBGE,pre ďalšie spracovanie. Na nulovacom vstupe 81 čítača hodinových impulzov 8 nastaví počí- > taě log 1, Čím ho uvolní pře ďalšie počítanie. Na linke 302 sa obnoví log 1. fialej mozepříst ďalší bajt dát, alebo STOP podmienka. Po příchode ďalšieho bajtu dát chýba podmienkaSTOP a START. Látá sa načítavajá a preberajá už uvedeným sposobom, bez spracovania preru-šenia od START podmienky. Po příchode STOP podmienky na vstupy 72 a 72 generátora identifi-kačných signálov 7 generuje výstup STOP 78 cez linku 404 na riadiacej zbernici 400 preru-šenie. Počítač uloží informáciu o příchode STOP podmienky pře ďalšie spracovanie a pokra-čuje v činnosti čakaním na START podmienku na vstupoch 72 a 72 generátora identifikačnýchsignálov 7. V režime simulovania sa správa zapojenie ako podriadený přijímač, alebo vysie-lač. Sáčasne može simulovat v konkrétnom případe až 16 podriadených obvodov. Činnost za-poj enia v tomto režime je nasledujúca. Před príchodom podmienky START na vstupoch 71 a 72generátora identifikačných signálov 7 sa nastavuje část výstupných liniek vstupno/výstup-nej zbernice 301. Na linke 302 sa nastaví log I, čím sa zakáže generovanie hodinovýchidentifikačných signálov na výstupe 75 generátora identifikačných signálov 7· Na linke 303sa nastaví log 1, čím sa generuje potvrdenie ACK na výstupe ACK 76 generátora identifi-kačných signálov 7 len pře obvody, ktorých adresy sú uložené v simulačněj pamati. Na linke304 sa nastaví log 1, čím sa po příchode START podmienky na vstupy 72, 72 generátora iden- CS 275 748 B6 4 tifikačných signálov 7 uvolňuje režim simulovania. Linka 305 sa nastaví na log 1 a krát-kým impulzom log 0 na linke 306 sa vynuluje vnútorná logika, pričom generátor taktova-cích impulzov 3 sa zastaví a na druhon riadiacom výstupe 792 generátora identifikačnýchsignálov 7 sa objaví log 0, ktorá sa prenesie na vstup 44 prednastavitelného čítača 4.Prednastavitelný čítač 4 je připravený na přenos adries z adresovej zbernice 1_01 cez dá-tový vstup 42 a výstup 43 prednastavitelného čítača 4 na vstup adries 53 simulačnej pa-mati 5. Zároveň s adresami prichádzajú z dátovej zbernice 200 častou dátovej zbernice 20jna dátový vstup 5j. simulačnej pamati 5 dáta (příslušné adresy obvodov I^C zbernice), kto-ré sa do adresových buniek simulačnej pamati 5 zapisujú impulzom log 0 z riadiacej zber-ňice 400 cez linku 402 do zapisovacieno vstupu 52. Po příchode START podmienky na vstupyZlí ZZ generátora identifikačných signálov 7 sa vyvolá rovnaká činnost zapojenia až donábehovej hrany Ssmeho bitu na vstupe 7j. ako v režime analyzovania. Rozdiel je len v tom,že START podmienka súčasne uvolňuje aj režim simulovania, přednastaveny' na začiatkuúrovňou log 1 na linke 304. Po příchode nábehovej hrany osmého bitu na hodinový vstup 71generátora identifikačných signálov 7 preberie počítač dáta (ktoré predstavujú adresuobvodu I C zbernice a riadiaci bit R/W) sposobom popísaným v režime analyzovania a uloží ich do internej pamati. Zároveň sa nezávisle začne cyklus porovnávania zachytenej adresy2 .. obvodu I C s jednou z adries obvodov uložených v simulačnej pamati 5· Cyklus začína uvol-něním generátora taktovacích impulzov 3 signálom log 0 z prvého riadiaceho výstupu 79 ge-nerátora identifikačných signálov 7. Ha náběhová hranu taktovacích impulzov z výstupu 32generátora taktovacích impulzov 3 sa postupné zvyšuje adresa na vstupoch adries 53 simu-lačně j pamati 5 pričom sa dáta z výstupu 54 simulačnej pamati 5, prichádzajáce na druhývstup 62 logického komparátora 6, porovnávajá v logickom komparátore 6 s dátami přítomnýmina výstupe ±2 posuvného registra 2· Počas úrovně log 1 osmého impulzu na hodinovom vstupe72 generátora identifikačných signálov 7 sa postupné porovnávajá všetky dáta uložené v si-mulačnej pamati 5 s dátami z výstupu £2 posuvného registra 2· Výsledok porovnávania saz výstupu 63 logického komparátora 6 prenáša na vstup 73 generátora identifikačných signá-lov 7, odkiaí sa do vnátorných obvodov přepisuje zostupnou hranou taktovacieho impulzuz výstupu 32 generátora taktovacích impulzov 3· Při zhode dát sa na výstupe 63 logickéhokomparátora 6 objaví log 0, v případe nezhody log 1. Vnútorná logiku generovania potvrdzo-vacieho bitu ACKNOWLEDGE v generátore identifikačných signálov 7 uvolňuje len log 0 na je-ho komparačnom vstupe 73· Po skončení log 1 osmého impulzu SCL na hodinovom vstupe 7’ ge-nerátora identifikačných signálov 7 sa začne na jeho výstupe ACK 76 v čase t3 - t5 gene-rovat potvrdzovací bit ACKNOWLEDGE, nezávisle od činnosti počítača. Platí to však len prepřípad zhody dát na vstupoch 61 a 62 logického komparátora 6. V opačnom případe, kedycez I C zbernicu nebol adresovaný žiaden obvod, ktorého adresa je uložená v simulačnejpamati jj, zostáva výstup ACK 76 generátora identifikačných signálov 7 v čase t3 - t5 nalog 1. Do skončenia přenosu bajtu je činnost zapojenia rovnaká ako v režime analyzovania.Rozdiel nastáva v přenose druhého bajtu, kedy počítač v čase 0 - ti, obr. 2, analyzujeosmy přenesený bit R/W (čítanie/zápis) predchádzajáceho bajtu. Ak bol přenesený bitR/W = 0, tj. zápis, zapojenie pokračuje v činnosti rovnako ako v případe příjmu prvéhobajtu (generuje sa potvrdzovací bit ACKNOWLEDGE). Ak bol přenesený bit R/W = 1, tj. číta-nie, zapojenie negeneruje na výstupe ACK 76 generátora identifikačných signálov 7 žiadenimpulz ACKNOWLEDGE, generuje ho nadriadený systém. Generovanie impulzu ACKNOWLEDGE sa za-káže v čase 0 - ti přivedením log 0 linkou 305 na vstup riadiacich signálov 70 generátoraidentifikačných signálov 7. Aj v případe, že bit R/W = 1, sleduje počítač celá komunikáciua načítané dáta preberá z výstupu 22 oddeíovača dátovej zbernice 2 cez dátová zbernicu 200a ukládá do internej pamati. Zapojenie umožňuje simulovat aj všetky obvody I2C zbernicetým sposobom, že před začiatkom režimu simulovania sa nastaví linka 303 připojená ku vstu-pu riadiacich signálov 70 generátora identifikačných signálov 7 na log 0. Tým sa uvolnívnútorná logika potvrdzovacieho bitu ACKNOWLEDGE tak, ako keby bol na výstupe 63 logickéhokomparátora 6 přítomný signál zhody dát log 0. Na výstupe ACK 76 generátora identifikač-ných signálov 7 sa generuje potvrdzovací bit ACKNOWLEDGE v čase t3 - t5 po každom prijatombájte.

Claims (1)

1. 5 CS 275 748 B6 o Zapojenie pře analýzovanie a simulovanie komunikácie I C zbernice pomocou počítačamožno s výhodou použit najma v spojení s jednočipovými mikropočítačmi, ktoré neobsahujúkontrolér I2C zbernice ako sáčast svojej architektáry. Tým, že generuje doležité identi-fikačně signály, má počítač dostatok času na iné činnosti, ako napr. zobrazovanie dát,obsluhu klávesnice, přenos načítaných dát do vyššieho systému atčí. PATENTOVÉ NÁBOKY O Zapojenie pre analyzovanie a simulovanie komunikácie I C zbernice pomocou pocítaca,pozostávajúce z posuvného registra, oddeiovača dátovej zbernice, generátora taktovacíchimpulzov, prednastavitelného čítača, simulačnej památi, logického komparátora, generátoraidentifikačných signálov a čítača hodinových impulzov, vyznačujúce sa tým, že vstup přepripojenie dátového signálu zbernice I C (500) je připojený k dátovému vstupu (72) generá-tore identifikačných signálov (7), k dátovému vstupu (10) posuvného registra (1) a k vý-stupu ACK (76) generátora identifikačných signálov (7), pričom vstup pre pripojenie hodi-nového signálu zbernice I C (600) je připojený k hodinovému vstupu (11) posuvného re-gistra (1), hodinovému vstupu (71) generátora identifikačných signálov (7) a hodinovémuvstupu (82) čítača hodinových impulzov (8), pričom jeho výstup (83) je linkou (40?) připo-jený k riadiacej zbernici počítača (400), zatiaí čo výstup (12) posuvného registra (1) jepřipojený k dátovému vstupu (21) oddeiovača dátovej zbernice (2) a k prvému vstupu (61) lo-gického komparátora (6), pričom výstup (22) oddeiovača dátovej zbernice (2) je připojenýna datová zbernicu počítača (200) a výstup (63) logického komparátora (6) je připojený nakomparačný vstup (73) generátora identifikačných signálov (7), zatiaí čo uvolňovací vstup(23) oddeiovača dátovej zbernice (2) je připojený linkou (401) na riadiacu zbernicu počí-tača (400), ňalej výstup (32) generátora taktovacích impulzov (3) je připojený na hodinovývstup (42) prednastavitelného čítača (4) a vstup taktovacích impulzov (74) generátora iden-tifikačných signálov (7), pričom datový vstup (41) prednastavitelného čítača (4) je připo-jený častou adresovej zbernice (101 ) na adresová zbernicu počítača (100), vstup pre pred-nastavenie (44) je připojený na druhý riadiaci výstup (791) generátora identifikačnýchsignálov (7) a výstup (43) prednastavitelného čítača (4) je připojený na vstup adries (?3)simulačnej památi (5), ktorej datový vstup (5>) je připojený častou dátovej zbernice (201)na datová zbernicu počítača (200), Zapisovací vstup (?2) linkou (402) na riadiacu zbernicupočítača (400), pričom výstup dát (54) simulačnej památi (5) je připojený na druhý vstup(62) logického komparátora (6) a dalej, vstup riadiacich signálov (70) generátora identifi-kačných signálov (7) je připojený častou výstupných liniek vstupno/výstupnej zbernice (301)na vstupno/výstupná zbernicu počítača (300), pričom výstup hodinových identifikačnýchsignálov (75) identifikačných signálov (7) je připojený na část vstupných liniek vstupno/vý-stupnej zbernice (309), jeho další výstup START (77) je připojený linkou (403) k riadiacejzbernici počítača (400), výstup STOP (78) je připojený linkou (404) k riadiacej zbernicipočítača (400), prvý riadiaci výstup (79) je připojený k nulovaciemu vstupu (31) generáto-ra taktovacích impulzov (3). 2 výkresy