CS272867B1 - Quick-acting graphical terminal connection - Google Patents
Quick-acting graphical terminal connection Download PDFInfo
- Publication number
- CS272867B1 CS272867B1 CS639988A CS639988A CS272867B1 CS 272867 B1 CS272867 B1 CS 272867B1 CS 639988 A CS639988 A CS 639988A CS 639988 A CS639988 A CS 639988A CS 272867 B1 CS272867 B1 CS 272867B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- processor
- ram
- video processor
- data bus
- data
- Prior art date
Links
- 230000000694 effects Effects 0.000 abstract description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
Vynález sa týká zapojenia rýchleho grafického terminálu.
Doteraz známe zapojenia grafického terminálu pozostávajú z procesoru multiplexérov datovej a adresnej zbernice, pamate RAM a videoprocesora, u ktorých je činnost procesora spomalovaná na úkor videoprocesora. Toto zapojenie používá spoločne adresnú, datovú zbernicu a parna?, čoho nevýhodou je rozdelenie činnosti medzi procesor a videoprocesor, čo umožňuje iba postupné zobrazovanie kresleného obrazu, čím sa spomaiuje činnost vlastného procesora.
Vyššie uvedené nevýhody odstraňuje a technický problém rieši zapojenie rýchleho grafického terminálu pódia vynálezu, ktorého podstatou je, že videoprocesor je připojený prostredníctvom datovej zbernice videoprocesora na pomocnú parna? RAM a na multiplexér datových zberníc procesora. Videoprocesor je prostredníctvom adresnej zbernice videoprocesora připojený na pomocnú parna? RAM a na multiplexér adresných zberníc.
Zapojením rýchleho grafického terminálu sa docieli rozdelenie adresnej a datovej zbernice, čo umožňuje nezávislú činnost procesora a videoprocesora. Vynález umožňuje vytvorenie kresleného obrazca v pamati procesora s možnostou okamžitého prenesenia do videopamate.
Ha pripojenom výkrese je bloková schéma zapojenia rýchleho grafického terminálu.
Zapojenie rýchleho grafického terminálu pozostáva z procesora J připojeného prostredníctvom datovej zbernice 7 na multiplexér 2 datových zberníc připojený na parna? 4 RAM. Multiplexér 2 datových zberníc je prostredníctvom datovej zbernice 9 připojený na videoprocesor 6 a na pomocnú parna? 5 RAM. Procesor J je prostredníctvom adresnej zbernice 8 připojený na multiplexér 3 adresných zberníc připojený na parna? 4 RAM.
Multiplexér 3 adresných zberníc je prostredníctvom adresnej zbernice JO spojený s videoprocesorom 6 a pomocnou pamatou 5 RAM.
Stav A:
Pri zobrazovaní statického obrazca videoprocesora 6 adresuje parna? 4 RAM cez adresnú zbernicu JO, výberá z nej dáta cez datovú zbernicu 9, pričom multiplexéry 2, 3 umožňujú požadovaný tok údajov. V tomto stave pomocná parna? 5 RAM videoprocesora 6 kopíruje obsah pamate 4 RAM.
Stav Br
Pri zmene obrazca procesor J adresuje pana? 4 RAM cez adresnú zbernicu 8, zapisuje do nej dáta cez datovú zbernicu 7, pričom multiplexéry 2, 3 umožňujú požadovaný tok údajov. Počas tejto činnosti videoprocesor 6 adresuje pomocnú pana? 5 RAM cez adresnú zbernicu JO, výberá z nej povodné dáta cez datovú zbernicu 9, čím je zabezpečený plynulý chod grafického terminálu.
Po vytvoření nového obrazca v pamati 4 RAM přejde zapojenie do stavu A, čím sa zabezpečí zobrazenie nového obrazca.
Vynález je možné využi? všeobecne pri konštrukcii grafických terminélov pře výpočtové systémy požadujúce rýchly grafický výstup.
Claims (1)
- PREDMET VYHÁIEZU Zapojenie rýchleho grafického terminálu pozostávajúce z procesora připojeného datovou zbernicou cez multiplexér datových zberníc a adresnou zbernicou cez multiplexér adresných zberníc na parna? RAM, vyznačujúce sa tým, že videoprocesor (6) je připojený prostredníctvom datovej zbernice (9) videoprocesora (6) jednak na pomocnú parna? (5) RAM a jednak na multiplexér (2) datových zberníc (7) procesora (1), pričom videoprocesor (6) je prostredníctvom adresnej zbernice (10) videoprocesora (6) připojený na pomocnú parna? (5) RAM a na multiplexér (3) adresných zberníc (8). 1 výkres X OS 272 867 BlO) to
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS639988A CS272867B1 (en) | 1988-09-28 | 1988-09-28 | Quick-acting graphical terminal connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS639988A CS272867B1 (en) | 1988-09-28 | 1988-09-28 | Quick-acting graphical terminal connection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS639988A1 CS639988A1 (en) | 1990-06-13 |
| CS272867B1 true CS272867B1 (en) | 1991-02-12 |
Family
ID=5410940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS639988A CS272867B1 (en) | 1988-09-28 | 1988-09-28 | Quick-acting graphical terminal connection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS272867B1 (cs) |
-
1988
- 1988-09-28 CS CS639988A patent/CS272867B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS639988A1 (en) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382358A3 (en) | Full address and odd boundary direct memory access controller | |
| CS272867B1 (en) | Quick-acting graphical terminal connection | |
| DE3485705D1 (de) | Graphisches videoanzeigesystem mit grosser aufloesung. | |
| KR900009117B1 (ko) | 데이타 전송 시스템 | |
| JPS5714942A (en) | Display control system | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPS56155464A (en) | Computer connector | |
| JPS5563422A (en) | Data transfer system | |
| KR19990023023A (ko) | 다각형 데이터 생성 방법, 이를 적용한 화상 처리 장치 및 확장기능 보드 | |
| JPH08328994A (ja) | 情報処理装置 | |
| KR920010965B1 (ko) | 비디오 램의 메모리 선택 회로 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| KR930010727A (ko) | 컴퓨터 시스템의 dma 어드레스 확장장치 | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH0375881A (ja) | 画像データ処理システム | |
| JPH01282940A (ja) | メモリクリア方式 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS57182824A (en) | Display terminal device for computer | |
| JPS641368A (en) | Image forming device | |
| JPH02118864A (ja) | 割り込み方式 | |
| JPS6414656A (en) | Data transfer system | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| KR920004993A (ko) | 버스 중재 로직을 가진 컴퓨터 시스템 | |
| JPS5572247A (en) | Data processor |