CS270329B1 - Zapojeni elektronického časového programátoru - Google Patents

Abstract

Zapojení se. týká časového programování funkce libovolného systému, vyžadujícího digitální i analogové vstupní signály. Elektronický časový programátor je tvořen integrovanými hodinami, programovým blokem, komparátorem, posuvným registrem, dvěma čítači, digitálně analogovým převodníkem a příslušnými pomocnými obvody. Zapojení umožňuje vysokou funkční variabilitu a činnost i při výpadku sítového napětí včetně odměřování doby trvání tohoto výpadku. Zapojení je možno využít všude tam, kde je potřeba opakovaně zajistit určitý časový průběh technologického procesu, je-li příslušné technologické zařízení ovladatelné elektrickými digitálními a analogovými signály.

Description

Vynález se týká zapojení elektronického časového programátoru a řeší časové programování funkce libovolného systému, vyžadujícího digitální i analogové vstupní signály.

Dosud používaná zapojení pro programování funkce systému v závislosti na čase Jsou značné složitá, což znemožňuje jejich používání v Jednodušších systémech a snižuje spolehlivost zařízení.

Uvedené nevýhody odstraňuje zapojení elektronického časového programátoru podle vynálezu. Podstata vynálezu spočívá v tom, že výstupní sběrnice programového bloku, na Jehož vstupu Jsou připojeny ovládací prvky, Je připojena ně první vstup komparátoru. Na druhý vstup komparátoru Je připojena výstupní sběrnice AS hodin. Výstup komparátoru Je připojen Jednak na vstup R hodin, Jednak na první vstup hradla. Druhý vstup tohoto hradla Je napojen přes obvod blokování na ovládací prvek, a Jeho výstup Je připojen na vstup CL· posuvného registru. Výstupy posuvného registru Jsou připojeny Jednak na zobrazovač, Jednak na vstupy daléího hradla, Jehož výstup Je připojen současně na vstup G blokovacího obvodu, na vstup R druhého čítače a na první vstup hradla. Výstup S hodin Je spojen se vstupem CL· prvního čítače, Jehož vstup R Je propojen současně se vstupní svorkou a se třetím vstupem hradla. Výstup QN prvního čítače Je připojen zároveň na vstup G prvního čítače a na druhý vstup hradla, Jehož výstup Je napojen na vstup G hodin, část výstupní sběrnice AS hodin Je dále připojena na vstup CL druhého čítače, Jehož výstup Je napojen na vstup D digitálně analogového převodníku. Výstup tohoto převodníku Je připojen na první vstup zesilovače, Jehož výstup Je připojen na výstupní svorku, při-, čemž vstup UR převodníku a druhý vstup zesilovače Jsou Jednotlivě připojeny k výstupům referenčního zdroje.

Hlavními výhodami popisovaného zapojení Jsou Jednoduchost, vysoká funkční variabilita daná vysokým stupněm integrace centrálního hodinového obvodu a činnost programátoru i při výpadku sítě. Schema zapojení podle vynálezu Je na výkresu.

Výstupní sběrnice programového bloku DS, na Jehož vstupy Jsou připojeny ovládací prvky SA 1 a SA 2, Je připojena na první vstup komparátoru IK. la druhý vstup komparátoru ΓΚ Je připojena výstupní sběrnice AS hodin DL. Výstup komparátoru IK Je připojen zároveň na vstup R hodin DL a na první vstup hradla DA 1. Jehož druhý vstup Je napojen přes obvod IS blokování na ovládací prvek SB 1. Výstup hradla DA 1 Je připojen na vstup CL posuvného registru DG, jehož výstupy jsou připojeny současně na zobrazovač HL a na vstupy hradla PA 2. Výstup hradla PA 2 Je připojen současně na vstup G obvodu PH blokování, na vstup ^čítače CT 2 a na první vstup hradla DB. Výstup S hodin DL je spojen se vstupem .CL-čítače DT 1, - jehož vstup R je propojen současně se svorkou XS a se třetím vstupem hradla DB. Výstup QN čítače ΠΓ 1 Je připojen zároveň na vstup G téhož čítače DR 1 a na druhý vstup hradla DB, Jehož výstup je napojen na vstup G hodin DL. Sást výstupní sběrnice AS hodin DL Je připojena na vstup CL· čítače, DT 2, Jehož výstup Je napojen na vstup D digitálně analogového převodníku DAC. Výstup tohoto převodníku DAC je připojen na první vstup zesilovače NA, Jehož výstup je připojen na svorku XS 2. Vstup UR převodníku ->AC a druhý vstup zesilovače NA jsou Jednotlivě připojeny k výstupům referenčního zdroje GU. ·

Funkce zapojení časového programátoru podle vynálezu spočívá v rom, že digitální časový údaj na výstupní sběrnici hodin DL je průběžně porovnáván s údajem z programového bloku DS. Při dosažení Jednotlivých časů, předvolených ovládacími prvky SA 1 a SA 2, výstupní impuls z komparátoru IK jednak vynuluje hodiny X, Jednak posune registr RG o Jeden bit, čímž se nastartuje další programový úsek.

2. CS 270329 Bl

První programový úsek se startuje ovládacím prvkem SB 1, Jehož funkce Je pak po celou dobu běhu programu zablokována obvodem DH. Blokovací signál Je získáván z výstupu hradla PA 2 na základě vyhodnocení kombinace stavu výstupů registru RG, a kde dále využíván pro blokování chodu DL a čítače DT 2.

Čítač DT 1 slouží pro odměřování doby absence sítového napětí. Po dosažení přípustné doby · výpadku sítě se signálem z výstupu QN čítače CT 1 zablokují Jak hodiny X, tak i sám čítač CT 1. ,

Čítač CT 2 Je zařazen ve funkci generátoru digitálního údaje pro digitálně analogový převodník DAC. Výstupní analogový signál z převodníku DAC Je upraven na požadovaný výstupní rozsah zesilovačem NA. Referenční zdroj GU slouží jednak pro převodník DAC, jednak pro posuv výstupního napětí zesilovače NA.

Claims (1)

1. Zapojení elektronického časového programátoru, vyznačené tím, že výstupní sběrnice programového bloku (DS), na jehož vstupy jsou připojeny ovládací prvky (SA 1) a (SA 2), je připojena na první vstup komparátoru (DK), na jehož druhý vstup Je připojena výstupní sběrnice (AS) hodin (DL) a výstup komparátoru (IK) je připojen jednak na vstup (R) hodin (DL) a jednak na první vstup hradla (DA 1), jehož druhý vstup je připojen přes obvod (DH) blokování na ovládací prvek (SB 1), zatímco výstup hradla (DA 1) je připojen na vstup (CL) posuvného registru (DG), jehož výstupy jsou připojeny jednak na zobrazovač (HL) a jednak čtyři na vstupy hradla (DA 2), a výstup hradla (DA 2) je připojen současně na vstup (G) obvodu (DH) blokování, na vstup (R) čítače (DT 2) a na první vstup hradla (DB); přičemž výstup (S) hodin (DL) je spojen se vstupem (OL) čítače (DT 1), jehož vstup (R) je propojen současně se svorkou (XS) a se třetím vstupem hradla (DB), přičemž výstup (QN) čítače (DT 1) Je připojen jednak na vstup (G) čítače (DT 1) a jednak na druhý vstup hradla (DB), jehož výstup je připojen na vstup (G) hodin (DL); přičemž část výstupní sběrnice (AS) hodin (DL) je připojena na vstup (CL) čítače (DT 2), jehož výstup je připojen na vstup (D) digitálně analogového převodníku (DAC), jehož výstup je připojen na první vstup zesilovače (NA), jehož výstup je připojen na svorku (XS 2), přičemž vstup (UR) převodníku (DAC) a druhý vstup zesilovače (NA) jsou jednotlivě připojeny k výstupům referenčního zdroje (GU). .