CS270260B1 - Zapojení pro jednotné dekódování stavů sekvenčních obvodů v dvoudrátové logice - Google Patents

Abstract

Řešení se týká dekódování stavů sekvenčních obvodů, použitých v dvoudrátové logice. Dosud se při konstrukci zabezpečených logických systémů používají dvě samostatné větve, z nichž jedna pracuje v pozitivní logice a druhá v logice negativní. Nevýhodou takových zapojení je skutečnost, že funkčně stejné obvody v obou větvích pracují v opačném režimu činnosti. Tfm se komplikuje vyhodnocování stavů, zejména u čítačů a podobných sekvenčních obvodů, což vyvolává nutnost řešit podobné obvody v obou větvích logiky různým zapojením. Tyto nevýhody odstraňuje zapojení uspořádané tak, že výstup (11) sekvenčního obvodu (1) je připojen ke skupině adresových vstupů (21) permanentní paměti (2) se dvěma podrozsahy, jejíž adresový vstup (22) nejvyššiho adresového řádu je připojen k výstupu (53) přepínače (5), jehož první vstup (51) je připojen k výstupu (31) zdroje (3) logické jedničky, přičemž druhý vstup (52) přepínače (5) je připojen k výstupu (41) zdroje (4) logické nuly. Datový výstup (23) permanentní paměti (2) se dvěma podrozsahy je připojen k výstupní svorce (6) dekódovaného stavu. Zapojení je použito v obvodech externího adaptéru diskového modulu a dvoukanálového modulu počítače EC 1027.

Description

(57)

Řešení se týká dekódování stavů sekvenčních obvodů, použitých v dvoudrátové logice. Dosud se při konstrukci zabezpečených logických systémů používají dvě samostatné větve, z nichž jedna pracuje v pozitivní logice a druhá v logice negativní. Nevýhodou takových zapojení je skutečnost, že funkčně stejné obvody v obou větvích pracují v opačném režimu činnosti. Tim se komplikuje vyhodnocování stavů, zejména u čítačů a podobných sekvenčních obvodů, což vyvolává nutnost řešit podobné obvody v obou větvích logiky různým zapojením.

Tyto nevýhody odstraňuje zapojení uspořádané tak, že výstup (11) sekvenčního obvodu (1) je připojen ke skupině adresových vstupů (21) permanentní paměti (2) se dvěma podrozsahy, jejíž adresový vstup (22) nejvyššího adresového řádu je připojen k výstupu (53) přepínače (5), jehož první vstup (51) je připojen k výstupu (31) zdroje (3) logické jedničky, přičemž druhý vstup (52) přepínače (5) je připojen k výstupu (41) zdroje (4) logické nuly. Datový výstup (23) permanentní paměti (2) se dvěma podrozsahy je připojen k výstupní svorce (6) dekódovaného stavu. Zapojení je použito v obvodech externího adaptéru diskového modulu a dvoukanálového modulu počítače EC 1027.

270 260 (H) (13) Bl (51) Int. Cl?

G 06 f’13/00

Obr. 1

CS 270260 81

Vynález se týká zapojení pro jednotné dekódováni stavů sekvenčních obvodů v dvoudrátové logice.

Dosud se při konstrukci zabezpečených logických systémů používají dvě samostatné větve, z nichž jedna pracuje v pozitivní logice a druhá v logice negativní. Nevýhodou takových zapojení je skutečnost, že funkčně stejné obvody v obou větvích pracují v opačném režimu činnosti. Tím se komplikuje vyhodnocování stavů, zejména u čítačů a podobných sekvenčních obvodů, což vyvolává nutnost řešit podobné obvody v obou větvích logiky různým zapojením.

Uvedené nevýhody odstraňuje zapojení pro jednotné dekódování stavů sekvenčních obvodů v dvoudrátové logice podle vynálezu, jehož podstata spočívá v tom, že výstup sekvenčního obvodu je připojen ke skupině adresových vstupů permanentní paměti se dvěma podrozsahy, jejíž adresový vstup nejvyššího adresového řádu je připojen k výstupu přepínače, jehože první vstup je připojen k výstupu zdroje logické jedničky, přičemž druhý vstup přebírače je připojen k výstupu zdroje logické nuly a datový výstup permanentní paměti se dvěma podrozsahy je připojen k výstupní svorce dekódovaného stavu.

Hlavní výhoda zapojení podle vynálezu spočívá v tom, že sekvenční obvody v obou větvích dvoudrátové logiky mohou být řešeny totožně; vlastní rozlišení se provede až připojením prvního nebo druhého vstupu přepínače. Permanentní parně! se dvěma podrozsahy potom vyhodnocuje stavy sekvenčních obvodů.

Na připojeném výkresu je nakreslen příklad zapojení pro jednotné dekódování stavů sekvenčních obvodů v dvoudrátové logice.

Výstup 11 sekvenčního obvodu 2 je připojen ke skupině adresových vstupů 21 permanentní paměti 2_ se dvěma podrozsahy, jejíž adresový vstup 22 nejvyššího adresového řádu je připojen k výstupu 53 přepínače 2, jehož první vstup je připojen k výstupu 31 zdroje 2 logické jedničky, přičemž druhý vstup 52 přepínače 2 í^e připojen k výstupu 41 zdroje £ logické nuly. Datový výstup 23 permanentní paměti 2 se dvěma podrozsahy je připojen k výstupní svorce £ dekódovaného stavu.

Funkce zapojení podle vynálezu je následující:

Permanentní pamět 2 se dvěma podrozsahy současně dekóduje stavy sekvenčního obvodu 1_, potřebné pro obě větve dvoudrátové logiky. Dekódování se provádí výběrem příslušné skupiny paměťových míst. Signály na skupině výstupů 23 permanentní paměti 2_ se dvěma podrozsahy, odpovídající zvolené větvi, jsou přepínány signálem volby větve; tento signál je vysílán do adresového vstupu 22 nejvyššího adresového řádu permanentní paměti 2 se dvěma podrozsahy buň ze zdroje 2 logické jedničky, nebo ze zdroje £ logické nuly.

Zapojení pro jednotné dekódování stavů sekvenčních obvodů v dvoudrátové logice je použito v obvodech externího adaptéru diskového modulu a dvoukanálového modulu počítače EC 1027.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro jednotné dekódování stavů sekvenčních obvodů v dvoudrátové logice, vyznačující se tím, že výstup (11) sekvenčního obvodu (1) je připojen ke skupině adresových t vstupů (21) permanentní paměti (2) se dvěma podrozsahy, jejíž adresový vstup (22) nejvyššího adresového řádu je připojen k výstupu (53) přepínače (5), jehož první vstup (51) je připojen k výstupu (31) zdroje (3) logické jedničky, přičemž druhý vstup (52) přepínače (5) je připojen k výstupu (41) zdroje (4) logické nuly a datový výstup (23) permanentní paměti (2) se dvěma podrozsahy je připojen k výstupní svorce (6) dekódovaného stavu.