CS264438B1 - Zapojení přenosové linky pro přenos dat maži dvěma mikropočítači - Google Patents

Abstract

Zapojení využívá na obou stranách bloku spoje stejného zapojení obvodů zabezpečujících styk komunikačních procesorů se sběrnicemi mikropočítačů. Je vhodné pro využití zejména.v modulárních mikropočítačových systémech, u nichž není_ předem přesně znám způsob nasazení, stupeň využití výpočetní kapacity, ani konkrétní sestava mikropočítačů.

Description

(57) Zapojení využívá na obou stranách bloku spoje stejného zapojení obvodů zabezpečujících styk komunikačních procesorů se sběrnicemi mikropočítačů. Je vhodné pro využití zejména.v modulárních mikropočítačových systémech, u nichž není_ předem přesně znám způsob nasazení, stupeň využití výpočetní kapacity, ani konkrétní sestava mikropočítačů.

ůhr.

Vynález se týká zapojeni přenosové linky pro přenos dat mezi dvěma mikropočítači.

Problém přenosu dat mezi navzájem vzdálenými mikropočítači je úlohou, která se stále častěji objevuje v automatizovaných systémech a využitím výpočetní techniky a to jak vdistribuovaných systémech, tak i v cen' tralizovaných systémech, se vzdálenými místy vstupu dat. Je známa řada zapojení, ve kterých je pro zabezpečení přenosu využívána výpočetní kapacita centrálního procesu mikropočítače. Toto je ovžem vhodné pouze v případě, že nároky na výpočetní výkon mikropočítače jsou takového charakteru, že umožňují, aby centrální procesor obstarával i řízení komunikační linky. Toto řešení víak není použitelné v případě, že nevyužitý výpočetní výkon centrálního procesoru je menSÍ než výkon potřebný pro řízení komunikační linky. Další známý způsob řešení spočívá v tom, že řídicí mikropočítač je doplněn o zvláštní komunikační procesor, jehož úkolem je pouze řízení komunikace. Přenos dat mezi centrálním a komunikačním procesorem je zabezpečen bud obvody vstupu a výstupu nebo častěji sdělením paměti. Toto řešení však není výhodné pro jednodušší aplikace, protože každý z mikropočítačů obsahuje kromě centrálního procesoru i poměrně nevyužitý komunikační procesor. Hlavní nevýhoda doposud užívaných řešení spočívá v tom, že žádné z nich není univerzálně použitelné. Potřeba univerzálního zapojení přenosové linky nabývá zvláštní důležitosti např. při realizaci modulárních mikropočítačových systémů, kdy se předpokládá, že konkrétní sestava a využití mikropočítače bude závislé na jeho aplikaci.

Výše uvedené nedostatky jsou odstraněny zapojením přenosové linky podle vynálezu, které využívá na obou stranách bloku spoje stejného zapojení obvodů zabezpečující styk komunikačních procesorů se sběrnicemi mikropočítačů. Podstata zapojení Bpočívá v tom, že komunikační výstup komunikačního procesoru stanice je připojen na první vstup bloku spoje, jehož druhý výstup je připojen na komunikační vstup komunikačního procesoru protistanice. Komunikační výstup komunikačního procesoru protistanice je spojen s druhým vstupem bloku spoje, jehož první výstup je připojen na komunikační vstup komunikačního procesoru stanice. Adresový výstup komunikačního procesoru stanice je spojen s prvním adresovým vstupem dvoubránové paměti stanice a zároveň s prvním adresovým vstupem bloku budičů stanice. Druhý adresový vstup dvoubránové paměti stanice je připojen na adresový výstup bloku budičů stanice a zároveň na adresový vývod sběrnice stanice, jejíž datový vývod je spojen s druhým datovým vývodem dvoubránové pamětí stanice a s druhým datovým vývodem bloku budičů stanice. První datový vývod bloku budičů atanice je připojen k prvnímu datovému vývodu dvoubránové paměti stanice a zároveň k datovému vývodu komunikačního procesoru stanice. Řídicí vstup bloku budičů stanice je spojen s druhým výstupem bloku řízení přístupu stanice, jehož první výstup je připojen na řídicí vstup dvoubránové paměti stanice. Třetí výstup bloku řízení přístupu stanice je připojen na řídicí vstup sběrnice stanice, jejíž řídící výstup je spojen s prvním řídicím vstupem bloku říženi přístupu stanice. Druhý řídicí vstup téhož bloku je připojen na řídicí výstup komunikačníhoprocesoru stanice. Adresový výstup komunikačního procesoru protistanice je spojen s prvním adresovým vstupem dvoubránové paměti protistanice a zároveň s prvním adresovým vstupem bloku budičů protistanice. Druhý adresový vstup dvoubránové paměti protistanice je připojen ca adresový výstup bloku budičů protistanice a zároveň na adresový vývod sběrnice protistanice, jejíž datový vývod je spojen s druhým datovým vývodem dvoubránové paměti protistanice a s druhým datovým vývodem bloku budičů protistanice. První datový vývod bloku budičů protistanice je připojen k prvnímu datovému vývodu dvoubránové paměti protistanice a zároveň k datovému vývodu komunikačního procesoru protistanice. Řídicí vstup bloku budičů protistanice je spoj»:m a druhým výstupem bloku řízení přístupu protistanice, jehož první výstup je připojen na řídicí vstup dvoubránové paměti protistanice. Třetí výstup bloku řízení přístupu protistanice je spojen s řídicím vstupem sběrnice protistanice, jejíž řídicí výstup je spojen s prvním řídicím vstupem bloku řízení přístupu protistanice, druhý řídicí vstup téhož bloku je připojen na řídicí výstup komunikačního procesoru protistanice. Datový vývod komunikačního procesoru stanice, první a druhý datový vývod dvoubránové paměti stanice, první a druhý datový vývod budičů stanice, adresový vývod a datový vývod sběrnice stanice, dále datový vývod komunikačního procesoru protistanice, první a druhý datový vývod dvoubránové paměti protistanice, první a druhý datový vývod bloku budičů protistanice, adresový a datový vývod sběrnice protistanice tvoří současně jejich vstup i výstup.

Stejné zapojení lze použít i v případech náročnějších aplikací. V těchto případech je na sběrnici mikropočítače připojen jeden nebo i více procesorů, které zabezpečují její řízení. Komunikační procesor je vybaven odpovídajícím programovým vybavením, které umožňuje, aby blok řízení přístupu generoval signály výběru tak, aby byla zabezpečena efektivní výměna dat mezi sběrnicí a komunikačním procesorem prostřednictvím dvoubránové paměti. Dvoubránová pamět je přístupná jednou branou ze strany sběrnice mikropočítače a druhou branou ze strany komunikačního procesoru. Komunikační procesor v tomto režimu práce na sběrnice mikropočítače přímo nezasahuje a nepodílí se tudíž ani na jejím řízení.

Zapojení přenosové' linky pro přenos dat mezi dvěma mikropočítači podle vynálezu je univerzální a vyhoví pro jednoduché i složitější aplikace. V jednoduchých případech, kdy mikropočítač řeší úlohy, které nevyžadují velkou výpočetní kapacitu, může komunikační procesor převzít funkci centrálního procesoru. To znamená, že kromě vlastní obsluhy komunikace zabezpečuje i řízení sběrnice celého mikropočítače, což je umožněno jeho propojením na sběrnici blokem budičů. Dvoubránová pamět je v tomto případě využívána pouze komunikačním procesorem. Celý mikropočítač potom nemusí obsahovat jiný procesor. Zapojení umožňuje v jednoduchých aplikacích využít zbytkovou výpočetní kapacitu komunikačního procesoru a naopak v náročnějších aplikacích, kdy nároky na rychlost, množství dat a jejich zabezpečení proti chybám jsou vysoké, zcela uvolnit komunikační procesor pro řízení přenosu dat. V obou případech lze využit identického zapojení. Volba režimu práce se provádí pouze změnou programového vybavení komunikačního procesoru.

Příklad zapojení přenosové linky pro přenos dat mezi dvěma mikropočítači je znázorněn na připojeném výkrese představujícím blokové schéma. Stanici i protistanici tvoří bloky shodné co do zapojení i funkce.

Komunikační výstup 14 komunikačního procesoru 2 stanice je připojen na první vstup 62 bloku 6 spoje, jehož druhý výstup 63 je připojen na komunikační vstup 105 komunikačního procesoru 10 protistanice. Komunikační výstup 104 komunikačního procesoru 10 protistanice je spojen s druhým vstupem 64 bloku 2 spoje, jehož první výstup 61 je připojen na komunikační vstup 15 komunikačního procesoru 2 stanice. Adresový výstup 11 komunikačního procesoru 2 stanice je spojen s prvním adresovým vstupem 21 dvoubránové paměti 2 stanice a zároveň s prvním adresovým vstupem 31 bloku 2 budičů stanice. Druhý adresový vstup 23 dvoubránové paměti 2 stanice je připojen na adresový výstup 33 bloku 2 budičů stanice a zároveň na adresový vývod 51 - vstup/výstup sběrnice 2 stanice, jejíž datový vývod 52 - vstup/výstup je spojen s druhým datovým vývodem 24 - vstup/výstup dvoubránové paměti 2 stanice a s druhým datovým vývodem 34 - vstup/výstup bloku 2 budičů stanice. První datový vývod 32 - vstup/výstup bloku 2 budičů stanice je připojen k prvnímu datovému vývodu 22 - vstup/výstup dvoubránové paměti 2 stanice a zároveň k datovému vývodu 12 - vstup/výstup komunikačního procesoru 2 stanice. Řídicí vstup 35 bloku 2 budičů stanice je spojen s druhým výstupem 42 bloku £ řízení přístupu stanice, jehož první výstup 41 je připojen na řídicí vstup 25 dvoubránové paměti 2 stanice. Třetí výstup 45 bloku j4 řízení přístupu stanice je připojen na řídicí vstup 54 sběrnice 2 stanice, jejíž řídicí výstup 53 je spojen s prvním řídicím vstupem 43 bloku 4 řízení přístupu stanice, druhý řídicí vstup 44 téhož bloku je připojen na řídicí výstup 13 komunikačního procesoru 2 stanice. Adresový výstup 101 komunikačního procesoru 10 protistanice je spojen s prvním adresovým vstupem 201 dvoubránové paměti 2 protistanice a zároveň s prvním adresovým vstupem 301 bloku 30 budičů protistanice. Druhý adresový vstup 203 dvoubránové paměti 20 protistanice je připojen na adresový výstup 303 bloku 30 budičů protistanice a zároveň na adresový vývod 502 - vstup/výstup sběrnice 50 protistanice, jejíž datový vývod 502 - vstup/výstup je spojen s druhým datovým vývodem 204 - vstup/výstup dvoubránové paměti 2 protistanice a s druhým datovým vývodem 304 - vstup/výstup bloku 30 budičů protistanice, první datový vývod 302 - vstup/výstup bloku 30 budičů protistanice je připojen k prvnímu datovému vývodu 202 - vstup/výstup dvoubránové paměti 2 protistanice a zároveň k datovému vývodu 102 - vstup/výstup komunikačního procesoru 10 protistanice. Řídicí vstup 305 bloku 30 budičů protistanice je spojen s druhým výstupem 402 bloku 40 řízení přístupu protistanice, jehož první výstup 401 je připojen na řídicí vstup 205 dvoubránové paměti protistanice. Třetí výstup 405 bloku 40 řízení přístupu protistanice je spojen s řídicím vstupem 504 sběrnice 50 protistanice, jejíž řídicí výstup 503 je spojen s prvním řídicím vstupem 403 bloku 40 řízení přístupu protistanice. Druhý řídicí vstup 404 téhož bloku je připojen na řídicí výstup 103 komunikačního procesoru 10 protistanice.

Zapojení přenosové linky pro přenos dat mezi dvěma mikropočítači funguje následovně:

Komunikační procesor 2 stanice využívá blok 2 dvoubráňové paměti stanice jednak pro sestavování a uchováni zpráv, které mají být odeslány do protistanice a jednak pro uchování dat, které byly předány z protistanice. Způsob přípravy a zpracování dat v bloku 2 dvoubránové paměti stanice je závislý na režimu práce, který je dán programovým vybavením komunikačního procesoru 2 stanice. V režimu, který jo vhodný pro jednoduěší aplikace, jsou data v dvoubráňové paměti 2 stanice připravována a zpracovávána pouze komunikačním procesorem 2 stanice, který zároveň přes blok 2 budičů stanice a blok £ řízení přístupu stanice řídí sběrnici 2 mikropočítače stanice. Tímto způsobem komunikační procesor 2 stanice zajišťuje Obsluhu dalších obvodů připojených na sběrnici 5 stanice jako např. pamětí nebo obvodu vstupu a výstupu apod. Přístup na sběrnici 2 stanice a do dvoubráňové paměti 2 stanice je ovládán blokem 4. řízení přístupu stanice, v závislosti na signálech generovaných komunikačním procesorem 2 stanice. Pro aplikace, které vyžadují větší výpočetní kapacitu, je vhodný druhý režim práce, který zapojení umožňuje. V tomto případě je na sběrnici 5 stanice připojen samostatný centrální procesor, případně i více procesorů a komunikační procesor 2 stanice je uvolněn pouze pro řízení přenosu dat včetně zabezpečení přenosu proti chybám. Data určená pro odeslání do protistanice komunikační procesor 2 stanice čte z bloku 2 dvoubráňové paměti stanice, kam jsou vkládána centrálním procesorem ze sběrnice 2 stanice. Podobně také data přijatá z protistanice jsou ukládána do dvoubráňové paměti 2 stanice, kde jsou k dispozici pro čtení' ze sběrnice 2 mikropočítače stanice. V tomto režimu tedy probíhá výměna dat mezi sběrnicí 2 mikropočítače stanice a komunikačním procesorem 2 stanice přes dvoubránovou paměť 2 stanice. Blok 2 budičů stanice je blokem £ řízení přístupu stanice přepnut tak, že neumožňuje přímý přístup komunikačního procesoru 2 stanice na sběrnici 2 stanice.

Funkce protistanice je analogická popsané funkci.

Zapojení pro přenos dat mezi dvěma mikropočítači podle vynálezu je vhodné pro využití zejména v modulárních mikropočítačových systémech, u nichž není předem přesně znám způsob nasazení, stupeň využiti výpočetní kapacity, ani konkrétní sestava mikropočítačů.

Claims (2)

PŘEDMĚT VYNALEZU

1. Zapojení přenosové linky pro přenos dat mezi dvěma mikropočítači vyznačené tím, že komunikační výstup (14) komunikačního procesoru (1) stanice je připojen na první vstup (62) bloku (6, spoje, jehož druhý výstup (63) je připojen na komunikační vstup (105) komunikačního procesoru (10) protistanice, jehož komunikační výstup (104) je spojen s druhým vstupem (64) bloku (6) spoje, první výstup (61) bloku (6) spoje je připojen na komunikační vstup (15) komunikačního procesoru (1) stanice, jehož adresový výstup (11) je spojen s prvním adresovým vstupem (21) dvoubráňové paměti (2) stanice a zároveň s prvním adresovým vstupem (31) bloku (3) budičů stanice, druhý adresový vstup (23) dvoubráňové paměti (2) stanice je připojen na adresový výstup (33) bloku (3) budičů stanice a zároveň na adresový vývod (51) sběrnice (5) stanice, jejíž datový vývod (52) je spojen s druhým datovým vývodem (24) dvoubráňové paměti (2) stanice a s druhým datovým vývodem (34) bloku (3) budičů stanice, první datový vývod (32) bloku (3) budičů stanice je připojen k prvnímu datovému vývodu (22) dvoubráňové paměti (2) stahice a zároveň k datovému vývodu (12) komunikačního procesoru (1) stanice, řídicí vstup (35) bloku (3) budičů stanice je spojen s druhým výstupem (42) bloku (4) řízení přístupu stanice, jehož první výstup (41) je připojen na řídicí vstup (25) dvoubráňové paměti (2) stanice, třetí výstup (45) bloku (4) řízení přístupu stanice je připojen na řídicí vstup (54) sběrnice (5) stanice, jejíž řídicí výstup (53) je spojen s prvním řídicím vstupem (43) bloku (4) řízení přístupu stanice, druhý řídicí vstup (44) téhož bloku je připojen na řídicí výstup (13) komunikačního procesoru (1) stanice, adresový výstup (101) komunikačního procesoru (10, protistanice je spojen s prvním adresovým vstupem (201) dvoubránové pamětí (2) protistanice a zároveň s prvním adresovým vstupem (301) bloku (30) budičů protistanice, druhý adresový vstup (203) dvoubránové paměti (20) protistanice je připojen na adresový výstup (303) bloku (30, budičů protistanice a zároveň na adresový vývod (501) sběrnice (50) protistanice, jejíž datový vývod (502) je spojen s druhým datovým vývodem (204) dvoubránové paměti (2) protistanice a s druhým datovým vývodem (304) bloku (30) budičů protistanice, první datový vývod (302) bloku (30) budičů protistanice je připojen k prvnímu datovému vývodu (202) dvoubránové paměti (2) protistanice a zároveň k datovému vývodu (102) komunikačního procesoru (10) protistanice, řídicí vstup (305) bloku (30) budičů protistanice je spojen s druhým výstupem (402) bloku (40) řízení přístupu protistanice, jehož první výstup (401) je připojen na řídicí vstup (205) dvoubránové paměti (20) protistanice, třetí výstup (405) bloku (40) řízení přístupu protistanice je spojen s řídicím vstupem (504) sběrnice (50) protistanice, jejíž řídicí výstup (503) je spojen s prvním řídicím vstupem .(403) bloku (40) řízení přístupu protistanice, druhý řídicí vstup (404) téhož bloku je připojen na řídicí výstup (103) komunikačního procesoru (10) protistanice.

2. Zapojení podle bodu 1 vyznačené tím, že datový vývod (12) komunikačního procesoru (1) stanice, první datový vývod (22) a druhý datový vývod (24) dvoubránové paměti (2) stanice, první datový vývod (32) a druhý datový vývod (34) bloku (3) budičů stanice, adresový vývod (51) a datový vývod (52) sběrnice (5) stanice, dále datový vývod (102) komunikačního procesoru (10) protistanice, první datový vývod (202) a druhý datový vývod (204) dvoubránové paměti (20) protistanice, první datový vývod (302) a druhý datový vývod (304) bloku (30) budičů protistanice, adresový vývod (501) a datový vývod (502) sběrnice (50) protistanice tvoří jejich vstup i výstup.