KR100318946B1

KR100318946B1 - 멀티프로세서 통신시스템에서 에이티엠 스위치 패브릭을이용한 데이터 전송 장치 및 방법

Info

Publication number: KR100318946B1
Application number: KR1019980059205A
Authority: KR
Inventors: 나승혁
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2002-05-09
Also published as: KR20000042908A

Abstract

본 발명은 다수의 프로세서를 가지는 모듈들로 이루어지는 멀티프로세서 통신시스템에서 에이티엠 스위치 패브릭을 이용하여 데이터를 전송하는 장치 및 방법을 개시하고 있다. 본 발명에 따른 데이터 전송 장치는, 다수의 프로세서를 가지는 모듈들로 이루어지는 멀티프로세서 통신시스템에서 프로세서들간의 데이터 전송을 ATM스위치 패브릭을 통해서 수행함으로써 마스터 모듈과 I/O모듈간의 데이터 멀티캐스팅을 가능하게 한다. 또한 상기 데이터 전송 장치는 각각의 I/O모듈이 사용할 수 있는 전송 대역폭을 300Mbps로 확장하며, 전송할 데이터의 종류에 따라서 우선 순위를 부여할 수 있도록 함으로써 ATM스위치의 전반적인 성능 향상을 가능하게 한다.

Description

멀티프로세서 통신시스템에서 에이티엠 스위치 패브릭을 이용한 데이터 전송 장치 및 방법

본 발명은 다수의 프로세서로 이루어지는 멀티프로세서 통신시스템에 관한 것으로, 특히 프로세서들간의 데이터 전송 장치 및 방법에 관한 것이다.

일반적으로 에이티엠(비동기전송모드)(ATM: Asynchronous Transfer Mode)교환기와 같은 통신시스템은 다수의 프로세서를 갖는 모듈들로 이루어진다. 이러한 멀티프로세서(Multi-processor) 통신시스템에서 프로세서들간의 데이터 전송은 아주 중요하다. 왜냐하면, 프로세서들간의 데이터 전송을 통하여 실제 스위치 동작에 필요한 동작 코드를 다운로드받게 되고, 또한 동작중에는 NMS(Network Management Station)에서 필요로 하는 정보 및 로컬 모니터링(local monitoring)에 필요로 하는 정보들을 주고 받기 때문이다.

도 1은 멀티프로세서 통신시스템에서 종래 기술에 따라 프로세서들간의 데이터를 전송하는 장치의 구성을 보여주는 도면이다. 이 데이터 전송 장치는 램공유(Shared RAM) 방식에 따라 프로세서들간의 데이터를 전송하는 것으로, 데이터 송수신을 제어하는 마스터 모듈(Master Module)(100)과, 그와 관련된 제어회로를 가지고 있는 입출력모듈들(I/O Modules)(I/O Module 1∼N)(301∼303)로 구성된다. 이때 마스터 모듈(100)과 입출력모듈들(301∼303)의 데이터 송수신 동작은 백플레인(Backplane)(200)에 연결된 버스를 통해 이루어진다.

상기 도 1에서, 마스터 모듈의 프로세서(10)는 송신하고자 하는 데이터가 있으면, 어드레스(ADDR), 데이터(DATA) 및 제어신호(CNT1)를 버스상에 인가한다. 제어회로(20)는 제어신호(CNT1)를 디코딩하여 자신에 대한 억세스(access)인지 아닌지를 결정한다. 만일 I/O모듈1(301)에 대한 억세스일 경우, 제어회로(20)는 로컬 프로세서(30)가 SRAM(Static Random Access Memory)(50)에 대한 진행여부를 확인한다. 이때 억세스가 진행중이지 않으면, 버퍼1(40)을 개방하고 SRAM(50)에 쓰기(Write)신호를 인가한다. SRAM(50)에 데이터가 쓰여지면, 제어회로(20)는 마스터 모듈(100)의 프로세서(10)에 승인(Acknowledge)신호를 인가하고, 승인신호를 받은 프로세서(10)는 I/O모듈1(301)의 프로세서(30)에 인터럽트(Interrupt)를 인가한다. 인터럽트를 수신한 프로세서(30)는 어드레스(ADDR), 데이터(DATA) 및 제어신호(CNT3)를 인가한다. 다음에 제어회로(20)는 마스터 모듈(100)의 프로세서(30)가 SRAM(50)에 대한 억세스 진행여부를 확인한 후 억세스가 진행중이지 않으면 버퍼(60)를 개방하고, SRAM(50)에 읽기(Read)신호를 인가한다. SRAM(50)에서 데이터가 출력되면, 제어회로(20)는 프로세서(30)에 승인신호를 인가하고, 승인신호를 받은 프로세서(30)는 데이터를 읽어간다.

한편, I/O모듈1(301)이 송신할 데이터가 있는 경우, 프로세서(30)는 위와 동일한 방법으로 SRAM(50)에 데이터를 쓴후 마스터 모듈(100)의 프로세서(10)에게 인터럽트를 인가한다. 인터럽트를 수신한 프로세서(10)는 SRAM(50)에서 데이터를 읽어온다.

이와 같은 램공유 방식은 항상 마스터 모듈과 I/O모듈간의 일대일 데이터 전송만 가능하고, 마스터 모듈에서 각각의 I/O모듈들에게 동시에 데이터 멀티캐스팅(Multicasting)은 불가능하다는 한계가 있다. 또한 하나의 시스템 버스를 다수의 I/O모듈들이 공유하여 사용하므로, I/O모듈의 수가 증가하면 할수록 각 I/O모듈이 사용할 수 있는 대역폭(Bandwidth)이 감소, 즉 전송할 수 있는 데이터의 양이 줄어든다는 단점이 있다.

따라서 본 발명의 목적은 멀티프로세서 통신시스템에서 마스터 모듈이 다수의 입/출력(I/O) 모듈에 데이터를 동시에 멀티캐스팅할 수 있도록 하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 멀티프로세서 통신시스템에서 전송할 수 있는 데이터의 양이 감소함을 방지하는 장치 및 방법을 제공함에 있다.

본 발명의 또다른 목적은 멀티프로세서 통신시스템에서 I/O모듈이 증가하는 경우에도 I/O모듈이 사용할 수 있는 대역폭이 감소됨을 방지하는 장치 및 방법을 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명에 따른 데이터 전송 장치는, 다수의 프로세서를 가지는 모듈들로 이루어지는 멀티프로세서 통신시스템에서 프로세서들간의 데이터 전송을 ATM스위치 패브릭을 통해서 수행함으로써 마스터 모듈과 I/O모듈간의 데이터 멀티캐스팅을 가능하게 한다. 또한 상기 데이터 전송 장치는 각각의 I/O모듈이 사용할 수 있는 전송 대역폭을 300Mbps로 확장하며, 전송할 데이터의 종류에 따라서 우선 순위를 부여할 수 있도록 함으로써 ATM스위치의 전반적인 성능 향상을 가능하게 한다.

본 발명에 따른 데이터 전송 장치는, 각각이 프로세서를 구비하고 있는 하나의 마스터모듈과, 다수의 입/출력모듈로 이루어지는 멀티프로세서 통신시스템에서 프로세서간의 데이터 전송 동작을 수행한다.

상기 마스터 모듈은; 송수신을 위한 패킷을 처리하는 프로세서와, 상기 프로세서로부터의 송신을 위한 패킷을 ATM셀로 분할하고, 수신된 ATM셀을 재조립하여 복원된 패킷으로서 상기 프로세서로 출력하는 셀 분할/재조립부와, 상기 셀 분할/재조립부로부터의 ATM셀에 태그를 붙여 제1스위칭경로를 설정하고, 수신된 ATM셀의 태그를 삭제한 후 상기 셀 분할/재조립부로 출력하는 라우팅부와, 상기 셀 분할/재조립부로부터의 ATM셀을 상기 제1스위칭경로에 따라 스위칭 및 복사하여 상기 다수의 입/출력모듈중에서 해당하는 입/출력모듈로 송신하고, 상기 다수의 입/출력모듈중의 어느 한 입/출력모듈로부터의 ATM셀을 수신하여 제2스위칭경로에 따라 상기 라우팅부로 출력하는 ATM스위치 패브릭로 이루어진다.

상기 각 입/출력모듈은; 상기 마스터모듈로부터 송신된 ATM셀을 수신하여 태그를 삭제하고, 송신될 ATM셀에 태그를 붙여 상기 제2스위칭경로에 따라 상기 마스터모듈로 송신하는 라우팅부와, 상기 라우팅부로부터의 ATM셀을 재조립하여 복원된 패킷으로 출력하고, 송신을 위한 패킷을 분할하여 ATM셀로서 상기 라우팅부로 출력하는 셀 분할/재조립부와, 송신을 위한 패킷을 상기 셀 분할/재조립부로 출력하고, 상기 셀 분할/재조립부에 의해 복원된 패킷을 수신하여 처리하는 프로세서로 이루어진다.

그리고 상기 마스터모듈과 상기 다수의 입/출력모듈 각각의 데이터 송수신을 위해 다수의 시스템 버스가 마스터모듈과 각 입/출력모듈을 접속한다.

도 1은 종래기술에 따른 멀티프로세서간의 데이터 전송 장치에 대한 구성을 보여주는 도면.

도 2는 본 발명에 따라 에이티엠(ATM) 스위치를 이용하여 멀티프로세서간의 데이터를 전송하는 장치에 대한 구성을 보여주는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명에 따른 멀티프로세서 통신시스템의 데이터 전송 장치는 도 2에 도시된 바와 같이 구성된다. 상기 도 2를 참조하면, 본 발명에 따른 데이터 전송 장치는 하나의 마스터모듈(Master Module)(100)과, 다수의 입/출력모듈(I/O Module) (301∼303)을 포함하여 이루어진다. 그리고 상기 마스터모듈(100)과 각 I/O모듈(301∼303)을 접속하여 이들간의 데이터 송수신을 가능하게 하는 다수의 시스템버스가 포함된다. 이 다수의 시스템버스는 백플레인(Backplane)(200)을 통해 접속된다.

상기 도 2를 참조하면, 마스터모듈(100)은 프로세서(110), 셀 분할/재조립부(SAR)(120), 라우팅부(130) 및 ATM스위치 패브릭(140)로 이루어진다. 다수(N개)의 I/O모듈(301∼303) 각각은 프로세서와, 셀 분할/재조립부와, 라우팅부로 이루어진다. 하기의 설명에서는 다수의 I/O모듈(301∼303)중에서 I/O모듈1(301)에 대해서만 구체적으로 설명할 것이다. 그러나 나머지 I/O모듈(302,303)도 상기 I/O모듈1(301)과 동일하게 구성되며, 그 동작에 있어서도 동일하게 수행한다.

마스터모듈(100)의 프로세서(110)는 멀티프로세서 통신시스템 전체의 프로세서간 데이터 전송을 제어하는 것으로, 송수신을 위한 패킷을 처리한다. 셀 분할/재조립(SAR: Segmentation And Reassembly)부(120)는 프로세서(110)로부터의 송신을 위한 패킷을 ATM셀로 분할하고, 라우팅부(130)로부터 수신된 ATM셀을 재조립하여 복원된 패킷으로서 상기 프로세서(110)로 출력한다. 라우팅(Routing)부(130)는 상기 SAR부(120)로부터의 ATM셀에 태그(tag)를 붙여 제1스위칭경로를 설정하고, ATM스위치 패브릭(Fabric)(140)로부터 수신된 ATM셀의 태그를 삭제한 후 상기 SAR부(120)로 출력한다. 이때 설정된 제1스위칭경로는 ATM스위치 패브릭(140)의 스위칭동작을 위해 제공된다. ATM스위치 패브릭(140)은 상기 SAR부(120)로부터의 ATM셀을 상기 라우팅부(130)에 의해 설정된 제1스위칭경로에 따라 스위칭 및 복사하여 다수의 I/O모듈중에서 해당하는 입/출력모듈로 송신한다. 또한 ATM스위치 패브릭(140)은 다수의 I/O모듈중의 어느 한 I/O모듈로부터의 ATM셀을 수신하여 제2스위칭경로에 따라 상기 라우팅부(130)로 출력한다. 이때 제2스위칭경로는 ATM셀을 송신하는 I/O모듈의 라우팅부에 의해 설정되는 것이다.

I/O모듈(301)의 라우팅부(330)는 마스터모듈(100)로부터 송신된 ATM셀을 수신하여 태그를 삭제하고, SAR부(320)로부터 수신된 송신을 위한 ATM셀에 태그를 붙여 제2스위칭경로에 따라 마스터모듈(100)로 송신한다. SAR부(320)는 라우팅부(330)로부터의 ATM셀을 재조립하여 복원된 패킷으로 프로세서(310)로 출력하고, 프로세서(310)로부터의 송신을 위한 패킷을 분할하여 ATM셀로서 라우팅부(330)로 출력한다. 프로세서(310)는 송신을 위한 패킷을 SAR부(320)로 출력하고, SAR부(320)에 의해 복원된 패킷을 수신하여 처리한다.

도 2에서 마스터 모듈의 프로세서(110)는 시스템의 부팅시 각각의 라우팅부(130)와 ATM스위치 패브릭(140)에 대한 초기화를 수행하여 프로세서간의 데이터 전송에 필요한 ATM채널을 설정해 놓는다. 채널설정이 끝나면, 프로세서(110)는 각각의 I/O모듈에 필요한 동작코드를 다운로드(download)해야 한다. 이때 프로세서(110)는 라우팅부(130)를 제어하여 코드 다운로딩에 필요한 멀티캐스팅(multicasting)채널을 설정한 후 SAR부(120)에게 패킷을 송신할 것을 명한다. SAR부(120)는 송신할 패킷을 ATM셀로 분할하여 설정된 채널을 이용하여 라우팅부(130)에 보낸다. ATM셀을 수신한 라우팅부(130)는 프로세서(110)가 설정해 놓은데로 ATM셀에 멀티캐스팅셀임을 나타내는 태그를 붙이게 된다. ATM스위치 패브릭(140)은 태그를 보고 태그에 정해진데로 ATM셀을 복사하여 I/O모듈1(301)의 라우팅부(330)로 송신한다. ATM셀을 수신한 I/O모듈1(301)의 라우팅부(330)는 태그를 삭제하고 SAR부(320)에 ATM셀을 보내며, SAR부(320)는 ATM셀을 패킷으로 복원하여 프로세서(310)에 보내게 된다.

이와 같은 방법으로 마스터모듈(100)의 프로세서(110)에서 I/O모듈1(301)의 프로세서(310)로의 동작코드 멀티캐스팅이 수행된다.

이와 반대로 I/O모듈1(301)의 프로세서(310)가 전송할 데이터가 있을 경우 프로세서(310)는 SAR부(320)에 패킷 송신을 명하며, SAR부(320)는 패킷을 ATM셀로 분할하여 라우팅부(330)로 보낸다. 상기 라우팅부(330)는 이미 설정된 채널정보를 이용하여 ATM스위치 패브릭(140)이 사용할 태그를 붙여서 ATM셀을 전송한다. 마스터모듈(100)의 ATM스위치 패브릭(140)은 태그를 보고 스위칭 경로에 맞춰서 라우팅부(130)로 ATM셀을 보낸다. ATM셀을 수신한 라우팅부(130)는 태그를 삭제하고 SAR부(120)에게 ATM셀을 보낸다. SAR부(120)는 ATM셀을 패킷으로 복원하여 프로세서(110)에 보낸다.

상기와 같이 각각의 I/O모듈들은 각각 독립된 스위칭경로를 통해서 데이터를 송수신함으로써 최대 300Mbps의 고속 대역폭(bandwidth)을 할당받는다. 또한 송수신할 데이터의 종류에 따라서 상위 멀티캐스팅 및 하위 등으로 우선 순위를 구분하여 송수신할 수 있다. 만일 필요하다면 초기에 마스터모듈(100)의 프로세서(110)가 I/O모듈들의 라우팅부를 제어하여 특정채널을 설정하면, 마스터모듈(100)의 프로세서(110)는 간섭없이 I/O모듈의 프로세서간 직접 데이터 송수신이 가능하다.

상술한 바와 같이 본 발명은 멀티프로세서 통신시스템에서 프로세서들간의 데이터 전송이 ATM스위치 패브릭을 통해서 이루어지도록 한다. 이러한 본 발명은 첫째, 데이터의 멀티캐스팅을 가능하게 한다. 즉 마스터모듈과 I/O모듈의 일대일 데이터 전송이 아닌 일대다 데이터 전송이 가능하다. 둘째, 동시에 양방향 데이터 전송이 가능하며, 각각의 I/O모듈에 할당된 ATM스위칭 경로를 사용하므로 300Mbps의 고속 데이터 송수신이 가능하다. 셋째, 송신할 데이터의 종류에 따라서 우선순위를 부여할 수 있다. 넷째, 초기에 한번 스위칭경로를 설정해 놓으면, 마스터모듈의 프로세서 간섭없이 I/P모듈간의 데이터 송수신이 가능하다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

각각이 프로세서를 구비하고 있는 하나의 마스터모듈과 다수의 입/출력모듈로 이루어지는 멀티프로세서 통신시스템의 프로세서간 데이터 전송장치에 있어서:

상기 마스터 모듈은;

송수신을 위한 패킷을 처리하는 프로세서와,

상기 프로세서로부터의 송신을 위한 패킷을 ATM셀로 분할하고, 수신된 ATM셀을 재조립하여 복원된 패킷으로서 상기 프로세서로 출력하는 셀 분할/재조립부와,

상기 셀 분할/재조립부로부터의 ATM셀에 태그를 붙여 제1스위칭경로를 설정하고, 수신된 ATM셀의 태그를 삭제한 후 상기 셀 분할/재조립부로 출력하는 라우팅부와,

상기 셀 분할/재조립부로부터의 ATM셀을 상기 제1스위칭경로에 따라 스위칭 및 복사하여 상기 다수의 입/출력모듈중에서 해당하는 입/출력모듈로 송신하고, 상기 다수의 입/출력모듈중의 어느 한 입/출력모듈로부터의 ATM셀을 수신하여 제2스위칭경로에 따라 상기 라우팅부로 출력하는 ATM스위치 패브릭로 이루어지며;

상기 각 입/출력모듈은;

상기 마스터모듈로부터 송신된 ATM셀을 수신하여 태그를 삭제하고, 송신될 ATM셀에 태그를 붙여 상기 제2스위칭경로에 따라 상기 마스터모듈로 송신하는 라우팅부와,

상기 라우팅부로부터의 ATM셀을 재조립하여 복원된 패킷으로 출력하고, 송신을 위한 패킷을 분할하여 ATM셀로서 상기 라우팅부로 출력하는 셀 분할/재조립부와,

송신을 위한 패킷을 상기 셀 분할/재조립부로 출력하고, 상기 셀 분할/재조립부에 의해 복원된 패킷을 수신하여 처리하는 프로세서로 이루어짐을 특징으로 하는 데이터 전송장치.
제1항에 있어서, 상기 마스터모듈과 상기 다수의 입/출력모듈 각각의 데이터 송수신을 위해 접속되는 다수의 시스템 버스를 더 포함하여 이루어짐을 특징으로 하는 데이터 전송장치.
각각이 프로세서를 구비하고 있는 하나의 마스터모듈과 다수의 입/출력모듈로 이루어지는 멀티프로세서 통신시스템의 프로세서간 데이터 전송방법에 있어서:

송신을 위한 패킷을 분할하여 ATM셀로서 출력하는 패킷 분할과정과,

상기 ATM셀에 태그를 붙여 송신 ATM셀을 생성하고, 이 송신 ATM셀에 대한 송신 스위칭경로를 설정하는 스위칭경로 설정과정과,

상기 송신 ATM셀을 상기 송신 스위칭경로에 따라 스위칭 및 복사하여 해당하는 모듈로 송신하는 ATM셀 송신과정과,

수신 ATM셀에 포함된 태그를 삭제하는 태그 삭제과정과,

상기 태그가 삭제된 ATM셀을 재조립하여 복원된 패킷으로 출력하는 패킷 복원과정으로 이루어짐을 특징으로 하는 데이터 전송방법.
제3항에 있어서, 상기 송신 ATM셀에 우선순위를 부여하는 우선순위 부여과정을 더 포함하여 이루어짐을 특징으로 하는 데이터 전송방법.