CS256746B1 - Zariadenie pre zápis riadiaceho programu do reprogramovatelných památí - Google Patents

Description

25B746

Vynález sa týká zariadenia pre zápis ria-diaceho programu do reprogramovatelnýchpamátí z programovatelných automatov.

Doposiai známe zariadenia vykonávajúpřepis riadiaceho programu prostredníctvomdiernej pásky, alebo priamo do památi vyš-šieho riadiaceho systému. Programovanie re-programovatelných památí sa vykonává po-stupné po jednotlivých čipoch. Toto riešenieje ekonomicky a časovo náročné, nakoíkoprogramovatelný automat a vyšší riadiacisystém zvyčajne nie sú na jednom miestea diernopáskové zariadenia nie sú vhodnédo všetkých prevádzkových podmienok.

Uvedené nedostatky odstraňuje zariadeniepre zápis riadiaceho programu do reprogra-movatelných památí, pozostávajúce z číta-čov, dekóderov, blokov památi, obvodov pře-nosu, strádača, multiplexera, obvodov vy-hodnotení, ktorého podstatou je, že časť vý-stupov čítača adries je připojená na vstupydekódera blokov památí, obvodov vyhodno-tena zhody adries a na vstupy multiplexe-ra parity. Ostatně výstupy čítača adries súpřipojené na adresné vstupy památí dát, pa-máti parity a na vstupy vyhodnotenia zho-dy adresy. Na dalšie vstupy obvodov vyhod-notenia zhody adresy sú připojené adresnésignály z programovatelného automatu a je-ho výstup je přivedený na vstup obvodovpřenosu dát, čím spolu s riadiacimi signál-mi zaisťuje synchronizáciu přenosu dát sprogramovatelným automatom. Osmica výstu-pov obvodu přenosu dát je obojsmernouzbernicou připojená na vývody památí dátprogramu a súčasne na vstupy obvodov vy-hodnotenia chyby. Na dalšie vývody obvo-dov přenosu dát sú připojené obojsmernouzbernicou dátové signály z programovatel-ného automatu a riadiaci signál z obvodovriadenia. Vstupy památí dát a parity sú po-stupné spojené s výstupmi dekódera blokovpamátí, čím je určený blok památi, s ktorýmsa bude spolupracovat. Na vstupe dekóderabloku památí je přivedený výstup obvodovriadenia závislý od zvoleného režimu.

Signál parity riadiaceho programu z ob-vodov přenosu dát je připojený na vstupstrádača parity a osmica jeho výstupov jepostupné připojená na dátové vývody pa-máte parity a súčasne na vstupy multiple-xera parity. Na další vstup strádača parityje připojený riadiaci signál posunu stráda-ča z obvodu riadenia, čím sa při zápise pa-rity nasledujúceho bloku památi dát posunůinformácie strádača o jeden byt. Výstuip mul-tiplexera parity je spatné připojený na sig-nál parity obvodov přenosu dát a súčasnena vstup obvodu vyhodnotenia chyby. Navstup obvodov vyhodnotenia chyby sú připo-jené dátové signály z obvodov přenosu dáta strobovací signál z obvodov riadenia. Vý-stup obvodu vyhodnotenia chyby je připoje-ný na vstup obvodov riadenia, kde blokuječinnost signálu posunu čítača adries. Na dal-šie vstupy obvodov riadenia sú připojené vý-stupy prepínača režimu a synchronizačně signály z programovatelného automatu. Je-den z výstupov obvodov riadenia je připo-jený na vstup čítača adries, ktorý mění stavadresných signálov.

Programovanie kompletného riadiacehoprogramu do reprogramovatelných památísa vykonává priamo v pozícii programova-telného automatu tak, že sa postupné na-programuji! prvé riadky jednotlivých blo-kov památi, pričom paritný byt každého blo-ku sa ukládá do strádača a programuje sasúčasne s posledným blokom památi dát. Ponaprogramovaní prvého riadku sa vykonánaprogramovanie druhého, čím postupnédójde k naprogramovaniu příslušných blo-kov, připadne kompletného riadiaceho pro-gramu.

Zariadenie podl'a vynálezu umožňuje okremprogramovania reprogramovatelných pama-tí vykonávat kontrolu čistoty, kontrolu správ-nosti naprogramovaných dát a přepis dátz reprogramovatelných do volné programo-vatelných památí programovatelných auto-matov, pričom všetky režimy činnosti využí-vajú podstatu vynálezu. Použitie zariadeniaumožňuje rýchly přepis riadiaceho progra-mu na mieste a je vhodné do prevádzkovýchpodmienok.

Na výkrese je bloková schéma zariadeniapre zápis riadiaceho programu do reprogra-movatelných památí.

Zariadenie pre zápis riadiaceho progra-mu do reprogramovatelných památí pozo-stáva z čítača adries, dekóderu blokov pa-mátí, vyhodnotenia zhody adresy, obvodovpřenosu dát, památe dát, památe parity, strá-dača parity, multiplexera parity, obvodovvyhodnotenia chyby, riadenia a prepínačarežimov. Výstupy 2 čítača adries 30 sú při-pojené na vstupy dekóderu blokov památí31, obvodov vyhodnotenia zhody adresy 32a vstupy multiplexera parity 52. Tieto vý-stupy predstavujú adresné signály s najniž-šou váhou. Ostatně výstupy 3 čítača adries30 sú připojené na adresné vstupy památídát 40, 41, 42, 43, památi parity 44 a na vstu-py obvodov vyhodnotenia zhody adresy 32.Na dalšie vstupy obvodov vyhodnotenia zho-dy adresy 32 sú připojené adresné signályvýstupom 11 z programovatelného automa-tu a výstup 5 je přivedený na vstup obvo-dov přenosu dát 50. Výstupy 13 obvodov pře-nosu dát 50 sú připojené obojsmernou zber-nicou na vývody památi dát 40, 41, 42, 43programu a súčasne na vstupy obvodov vy-hodnotenia chyby 53. Na dalšie vývody ob-vodov přenosu dát 50 sú připojené obojsmer-nou zbernicou dátové signály výstupu 12 zprogramovatelného automatu a riadiaci sig-nál 6 z obvodov riadenia 60. Signály výstu-pu 13 predstavujú dáta riadiaceho progra-mu z programovatelného automatu na od-povedajúcej adrese čítača adries 30. Pře-nos dát je riadený signálmi 5, 6, ktoré súsynchronizované v obvodoch riadenia 60signálmi z programovatelného automatu.

Claims (1)

1. 236746 Vstupy pamati dát 40, 41, 42, 43 pamati pa-rity 44 sú postupné spojené riadiacimi sig-nálmi 101, 102, 103, 104, 103 s výstupmi de-kodéru blokov pamati 31, na vstup ktoréhoj.e přivedený spúšťací signál výstupu 4 z ob-vodov riadenia 60. Tento signál je závislýna zvolenom režime prepínača režimu 61.Signál parity výstupu 15 riadiaceho progra-mu z obvodov přenosu dát 50 je připojenýna vstup strádača parity 51 a osmica jehovýstupov 151 až 158 je postupné připojenána dátové vývody památe parity 44 a súčas-ne na vstupy multiplexera parity 52. Na dal-ší vstup strádača parity 51 je připojený ria-diaci signál výstupu 8 posunu strádača z ob-vodov riadenia 60. Výstup multiplexera pa-rity je spatné připojený na signál parity vý-stupu 15 obvodov přenosu dát 50 a súčasnena vstup obvodov vyhodnotenia chyby 53,pričom na další vstup multiplexera parity52 je připojený riadiaci signál výstupu 9 zobvodov riadenia 60, ktorý je odvodený zrežimov činnosti. Na vstupy obvodov výhod-notenia chyby 53 sú připojené dátové sifi-nály výstupu 14 z obvodov přenosu dát 50a strobovací signál výstupu 7 z obvodov ria-denia 60. Obvody vyhodnotenia chyby 53pracujú len v režimoch kontroly a porov-návají! dáta z pamati 40 až 44 s dátami pro-gramovatelného automatu. Pri zistení chybyje táto signalizovaná spoločne s číslom blo-ku pamati a činnost zariadenia sa zastaví.Výstup 17 obvodov vyhodnotenia chyby 53je připojený na vstup obvodov riadenia 80.Signál výstupu 17 blokuje činnost signáluposunu z výstupu 1 čítača adries 30. Na dal-šie vstupy obvodov riadenia 60 sú připojenévýstupy prepínača režimu 61 a synchroni-začně signály výstupu 18 z programovatel'- ného automatu. Výstup 1 obvodov riadenia60 je připojený na vstup čítača adresy 30,ktorý zvýši stav adresných signálov. , Adresové signály výstupu 2 čítača adries30 s najnižšou váhou sa dekódujú v dekóde-ri blokov pamati 31 a určujú výběr bloku.Ostatně adresové signály výstupu 3 určujúadresu v blokoch pamate dát 40, 41, 42, 43a pamati parity 44. Adresové signály výstu-pu 2, 3 čítača adries 30 sa v obvodoch vy-hodnotenia adries 32 porovnávajú s adreso-vými signálmi výstupu 11 programovatel-ného automatu a v případe zhody sa uvádza-jú do činnosti obvody přenosu dát 50. Směrdátových signálov výstupu 13 a paritnéhobytu je určený režimem činnosti. Riadiacesignály výstupov 4, 8, 9, 6, 7 sa vyrábajú vobvodoch riadenia 60 podlá stavu prepína-ča režimov 61 a sú synchronizované riadia-cimi signálmi výstupu 18 z programovatel-ného automatu. Riadiaci signál výstupu 8pri zápise posúva informáciu v strádači 51o jeden byt a na prvý byt zapíše prichádza-júci paritný byt. Programovanie dát v pamá-tiach 40, 41, 42, 43 sa vykonává po blokoch,pričom paritný byt každého bloku se uklá-dá do strádača 51 a blok parity 44 sa pro-gramuje súčasne s posledným blokom pa-mati dát. Pri kontrolnom režime multiple-xer parity 52 vyberie podlá stavu adresovýchsignálov 2 příslušný paritný byt odpoveda-júci bloku pamati dát 40, 41, 42, 43. Dátovésignály výstupu 13 a paritný byt 13 sa v ob-vode vyhodnotenia chyby 53 porovnávajú sdátovými signálmi výstupu 14 z obvodov pře-nosu dát 50, do ktorého sú přivedené z pro-gramovatelného automatu. Vyhodnoteniechyby aktivuje signál výstupu 17, ktorý spo-sobuje zastavenie činnosti. PREDMET Zariadenie pre zápis riadiaceho programudo reprogramovateiných pamati vyznačujú-ce sa tým, že výstupy (2) čítača adries (30)sú připojené na vstupy dekódera blokov pa-mati (31), obvodov vyhodnotenia zhody ad-resy (32) a na vstupy multiplexera parity(52), pričom ostatně výstupy (3) čítača ad-ries (30) sú připojené na adresné vstupypamati dát (40, 41, 42, 43), pamati parity(44) a na vstupy vyhodnotenia zhody adre-sy (32), kde na ďalšie vstupy sú připojenéadresné signály výstupu (lij z programo-vatelného automatu a výstup (5) je připo-jený na vstup obvodov přenosu dát (50),pričom osmica výstupov (13) obvodov pře-nosu dát (50) je obojsmernou zbernicou při-pojená na vývody pamati dát (40, 41, 42,43) programu a súčasne na vstupy obvodovvyhodnotenia chyby (53J, na ďalšie vývo-dy obvodov přenosu dát (50) sú připojenéobojsmernou zbernicou dátové signály vý-stupu (12) z programovatelného automatu, a riadiaci signál výstupu (6) z obvodov ria-denia (60), pričom vstupy pamati dát (40,41, 42, 43) a pamati parity (44) sú postupnéspojené s výstupmi dekóderu blokov, pama-tí (31), na vstup ktorého je přivedený spúš-ťací signál z výstupu (4) z obvodov riade-nia (60], ďalej signál parity výstupu (15)riadiaceho programu obvodov přenosu dát (50) je připojený na vstup strádača parity (51) a osmica jeho výstupov (151 až 15B)je postupné připojená na dátové vývody pa-mate parity (44) a súčasne na vstupy mul-tiplexera parity (52), pričom na další vstupstrádača parity (51) je připojený riadiacisignál výstupu (8) posunu strádača z obvo-dov riadenia (60) a výstup multiplexera pa-rity (52 j je spatné připojený na signál pari-ty výstupu (15), obvodov přenosu dát (50)a súčasne na vstup obvodov vyhodnoteniachyby (53), pričom na další vstup multiple-xera parity (52) je připojený riadiaci signál 258746 7 výstupu (9) z obvodov riadenia (60), ďalejna vstupy obvodov vyhodnotenia chyby (53)sú připojené dátové signály výstupu (14) zobvodov přenosu dát (50) a strobovací sig-nál (7) z obvodov riadenia (60), pričom vý-stup (17) obvodov vyhodnotenia chyby (53) 8 je připojený na vstup obvodov riadenia (60)sú připojené výstupy prepínača režimu (61)a synchronizačně signály výstupu (18) zprogramovatelného automatu, ďalej výstup(1) obvodov riadenia (60) je připojený navstup čítača adries (30). 1 list výkresov