CS255857B2 - Device for inlet treatment of biological signals - Google Patents

Description

(54) Přístroj ke vstupnímu zpracování biologických signálů

Řešení se týká přístroje ke vstupnímu zpracování biologických signálů, který sestává z měřicích modulů připojených na modulovou sběrnici. Přístroj je vybaven galvanickým oddělením podle bezpečnostních předpisů. Biologické signály přicházejí z čidla po příslušném tvarování v jednotce vstupního zpracování na analogově - číslicový převodník. Digitalizovaný signál je veden spolu se stavovými informacemi měřicího modulu společně přes galvanickou oddělovací jednotku na modulovou sběrnici, která tyto informace vede do počítače v případě, jestliže číslicová povelová slova zadaná počítači, která rovněž přicházejí přes galvanickou oddělovací jednotku do měřicího modulu, obsahují adresu příslušného měřicího modulu.

Vynález se týká přístroje ke vstupnímu zpracování biologických signálů, zejména pro vícekanálové lékařské mikropočítačem opatřené měřicí systémy, který je galvanicky oddělen a opatřen měřicími moduly složénými ze standardních součástek a připojenými na čidla a standardním stykovým obvodem.

Známý přístroj tohoto druhu sestává z modulů vstupního zpracování pro biologické signály - měřicích jednotek - a z modulové sběrnice. Moduly vstupního zpracování obsahují mimo část pro úpravu signálu také speciální technické vybavení - část pro číslicové vstupní zpracování. Toto speciální technické vybavení je vhodné pro organizování spolupráce modulů jednoduchým způsobem a pro zajištění zpracování takových informací, které souvisejí s operacemi prováděnými na biologickém signálu, s úpravou signálu, jako blokování, kalibrování, změna zesílení, posouvání nulové úrovně, a s ostatními stavy modulu. Přístroj je dále vybaven standardním rozhraním a obvyklým ochranným zařízením pro galvanické oddělení pacienta.

Dosavadní řešení používají, co se týče vstupního zpracování biologických signálů, přenosu nosného kmitočtu analogového signálu přes místo galvanického oddělení na zpracování stranu.

U známého řešení se měřený analogový signál přenáší pomocí kmitočtové nebo impulsové modulace vln přes galvanický oddělovač. Toto řešení vůbec neumožňuje jednoduchou organizaci spolupráce měřicích jednotek, měřicích biologické signály. Přenos informací spojených s biologickými signály je v důsledku použití jazýčkového relé omezený. Nadto se v měřeném analogovém signálu vyskytují v závislosti na druhu modulace různá zkreslení a odposlechové jevy.

К odstranění těchto jevů slouží řešení, u něhož je přenos signálu realizován galvanickým oddělením, provedeným ve dvou směrech. Tím je zkreslení kanálu značně sníženo. Ale organizace spolupráce měřicích jednotek a zpracování informací spojených se stavy měřicích jednotek není ani u tohoto řešení zajištěna.

Tyto nevýhody jsou odstraněny u přístroje ke vstupnímu zpracování biologických signálů podle vynálezu, jehož podstatou je, že měřicí moduly jsou přes galvanickou oddělovací jednotku prostřednictvím vstupního stykového obvodu připojeny к modulové sběrnici uzpůsobené pro jednotlivé měřicí moduly, která má standardní výstupní stykový obvod, jednotka úpravy signálu měřicích modulů, opatřená řiditelnými analogovými spínači a zesilovači, je přes číslicovou jednotku vstupního zpracování připojena ke galvanické oddělovací jednotce, jednotka vstupního zpracování spojena se vstupním oddělovačem a výstupním oddělovačem galvanické oddělovací jednotky a s napájecí jednotkou poskytující také hodinový signál, vstupní oddělovač je spojen jednak s řídicím vstupem řídicího obvodu, jednak se vstupem sériově paralelního převodníku, jehož výstup je spojen jednak s první paměřovou jednotkou, jednak se spouštěcím vstupem řídicího obvodu, jakož i s jednotkou identifikace adres, přičemž výstup jednotky identifikace adres je připojen к připouŠtěcímu vstupu řídicího obvodu, dále výstupy první paměřové jednotky jsou spojeny s řídicími vstupy jednotky úpravy signálu, dále výstup jednotky úpravy signálu je připojen к analogově číslicovému převodníku, jehož paralelní výstupy jsou připojeny přes selektor ovládacího orgánu dat, paralelně - sériový převodník a připouštěcí obvod к výstupnímu oddělovači, dále první a druhý výstup pro vysílání zápisového povelu řídicího obvodu je spojen s první paměťovou jednotkou, výstup řízení analogově - číslicového převodu řídicího obvodu je spojen s analogově - číslicovým převodníkem, výstup přepínání datového stavu řídicího obvodu je spojen se selektorem ovládacího orgánu dat, výstup řízení paralelně - sériového převodu řídicího obvodu je spojen s paralelně-sériovým převodníkem a připouštěcí výstup řídicího obvodu je spojen s připouštěcím obvodem, přičemž vstupy příjmu stavové informace selektoru ovládacího orgánu dat jsou připojeny к ovládacím orgánům. ¹

Přístroj podle vynálezu je s výhodou použitelný tam, kde je nutno měřit a zpracovávat více biologických parametrů současně.

Takovou oblastí použití tohoto přístroje je například intenzivní péče o pacienta. Přístroj je použitelný u víceúčelových lékařských měřicích systémů, vybavených mikropočítačem, a má modulovou konstrukci.

Příklad provedení přístroje ke vstupnímu zpracování biologických signálů podle vynálezu je zobrazen na výkresech, na nichž znázorňuje obr. 1 blokové schéma přístroje, obr. 2 uspořádání jeho měřicího modulu, obr. 3 podrobnější blokové schéma měřicího modulu, obr.

blokové schéma jednoho provedení řídicího obvodu přístroje a obr. 5 časový diagram funkce řídicího obvodu přístroje.

Jak je patrno z obr. 1, je přítroj opatřen měřicími moduly £, připojenými přes čidla £ na pacienta £ a přes galvanicky oddělovací jednotku 28 pomocí rozhraní £ na modulovou sběrnici £, společnou pro všechny měřicí moduly £. Modulová sběrnice £ je opatřena standardním stykovým obvodem 7 a má napájecí jednotky a obvody pro přizpůsobení jednotlivých měřicích modulů £ na stykový obvod £. Měřicí modul £ je opatřen analogovou jednotkou 3 úpravy signálu a číslicovou jednotkou £ vstupního zpracování, provádějící analogově číslicový převod, které jsou spolu ve spojení. Galvanická oddělovací jednotka 28 je připojena к jednotce £ vstupního zpracování a čidlo £ je připojeno к jednotce £ úpravy signálu.

Přístroj znázorněný na obr. 1 pracuje následovně:

Signál získaný čidlem 2 od pacienta £ se jednotkou £ úpravy signálu zesílí v závislosti na signálech přivedených na její vstup, jeho stejnosměrná napětová úroveň se jí posune a popřípadě vytvoří se kalibrační signál nebo se jednotka £ úpravy signálu zablokuje. Všechny tyto operace se provádějí pomocí analogových spínačů a operačních zesilovačů. Signály přicházející z jednotky £ úpravy signálu se jednotkou £ vstupního zpracování přemění na číslicové signály a v případě dotazu přicházejícího z rozhraní £ se vyšlou.

Tyto signály se dostanou za spolupůsobení modulové sběrnice £ na stykový obvod £, na který je připojitelný kterýkoliv známý počítač. Tento počítač aktivuje dotaz údajem adresy žádaného měřicího modulu £ a operací, které má jednotka £ úpravy signálu provést. Jednotlivým měřicím modulům £ jsou přiřazeny různé adresy.

Přístroj vytvořený nahoře popsaným způsobem může být s výhodou uspořádán způsobem znázorněým na obr. 2. Podle tohoto uspořádání může být modulová sběrnice £ umístěna v krytu £, zatímco o jednotlivé měřicí moduly £ mohou být jako samostatné skříně 12 opatřeny čelní deskou 13 a vedeny na svých hranách 11 pomocí kolejnic 10 na místo vytvořené v krytu £ a mohou tam být uvolnitelně připojeny připojením к přidržovacímu prvku ££, upevněném na krytu 9 pomocí upevňovacího prvku ££, ovládaného skrze čelní desku £3. Přípoje čidel £ mohou být vytvořeny dvojitým zásuvkovým spojem uspořádaným na čelní desce 13, přičemž rozhraní £ je umístitelné na zadní desce skříně 12.

Na obr. 3 jsou podrobněji zobrazeny měřicí modul £ a spojení a rozhraním £. Řídicí vstupy jednotky £ úpravy signálu, jdoucí přes čidlo £ ve spojení s pacientem £, jsou připojeny na první paměťovou jednotku 17, zatímco výstup jednotky £ úpravy signálu je spojen s analogově-číslicovým převodníkem £6, jehož paralelní výstupy jsou spojeny přes selektro 18 ovládacího orgánu dat, paralelně-sériový převodník 19 a připouštěcí obvod 24 s výstupním oddělovačem 25.

Výstupní oddělovač 25 tvoří spolu se vstupním oddělovačem 26 a napájecí jednotkou 27 část galvanické oddělovací jednotky 28, připojené na rozhraní £. Vstupní oddělovač 26 a výstupní oddělovač 25 jsou tvořeny každý rozdělovacím vazebním členem, kdežto napájecí jednotka 27 je opatřena transformátorem pracujícím na kmitočtu hodinových impulsů, takže část napájecí jednotky 27 tvoří generátor 27' hodinových impulsů, který je připojen к vedení CK hodinových impulsů. Vstupní oddělovače 26 je spojen jednak řídicím vstupem C řídicího obvodu 21, jednak se vstupem sériově-paralelního převodníku 20, jehož výstup je připojen к první pamětové jednotce 22» ^k spouštěcímu výstupu В řídicího obvodu 21 а к jednotce 2_3 identifikace adres. První výstup E pro vysílání zápisového povelu a druhý výstup F pro vysílání zápisového povelu řídicího obvodu 21 jsou připojeny к první paměťové jednotce 17, kdežto výstup H řízení analogově-číslícového převodu řídicího obvodu 2I je připojen к analogově-číslicovému převodníku 16, a to к jeho vstupu připouštění připouštěcího a výstupního signálu.

Výstup I. přepínání datového stavu řídicího obvodu 21 je spojen se selektorem 18 ovládacího orgánu dat, zatímco výstup A řízení paralelně-sériového převodu řídicího obvodu 21 je připojen к paralelně-sériovému převodníku 19. Připouštěcí výstup G řídicího obvodu 21 je spojen s připouštěcím obvodem 24 . Vstupy pro příjem stavové informace selektoru 18 ovládacího orgánu dat jsou spojeny s ovládacími orgány 22. U tohoto příkladu provedení byl použit analogově-číslicový převodník 16 typu postupné aproximace, který je opatřen výstupy přepínatelnými do vysokoimpedančního stavu.

Proto může být selektor 18 ovládacího orgánu dat vytvořen jednoduchým způsobem tak, že se výstupy spojí s ovládacími orgány odporovou sítí. Tak určuje logický stav výstupů analogově-číslicový převodník 16 , ve vysokoimpedančním stavu naproti tomu postavení ovládacích orgánů 22. Jako paralelně-sériový převodník 19 byl použit osmikanálový selektor, obsahující současně připouštěcí obvod 2,4. Jednotka 23 identifikace adres je tvořena číslicovým komparátorem, ke kterému je připojen obvod reprodukující vlastní adresu měřícího modulu 8!, popřípadě také vnitřní ovládací orgán. Vedení CK hodinových impulsů, spojené s generátorem 27' hodinových impulsů, je spojeno rovněž se sériově-paralelním převodníkem 20 a s řídicím obvodem 21.

Na obr. 4. je znázorněno provedení řídicího obvodu 21 podrobněji pro případ, že počítač připojený ke stykovému obvodu J_ přivádí na modulovou sběrnicí 6 sériovou slabiku s osmi bity, vloženou mezi startovacím bitem a zastavovacím bitem. První čtyři bity první slabiky nejsou informaci o adrese volaného měřicího modulu,zatímco zbývající čtyři bity obsahují příkaz předaný na jednotku 2 úpravy signálu měřicího modulu 8. Řídicí obvod 8 sestává z desítkového dekodéru ICI, kódovaného v dvojkově-desítkovém kódu z dvojitého čítače IC2, z dvojitého klopného obvodu IC3, z prvního a druhého obvodu IC4/1, IC4/2 negace disjunkce se čtyřmi vstupy, z prvního, druhého a třetího střídače 1С5/1, 1С5/2, 1С5/3, z prvního a druhého obvodu 1С6/1, 1С6/2 logického součinu se dvěma vstupy, z prvního a druhého derivačního obvodu diffl, diff2 a ze zpožďovacího členu á_t.

V řídicím obvodu 21 jsou jednak první vstup hodinových impulsů dvojitého čítače IC2, jednak první vstup druhého obvodu IC6/2 logického součinu připojeny na vedení CK hodinových impulsů. Na druhý vstup druhého obvodu IC6/2 logického součinu je přes druhý derivační obvod diff2, sestávající z kondenzátoru sériově zapojeného v signálové cestě a z odporu připojeného к zemi, připojen druhý výstup Q₂ dvojitého klopného obvodu IC3. Výstup H řízení analogově-číslicového převodu řídicího obvodu 21 je spojen s druhým obvodem IC6/2 logického součinu.

Na první zapisovací vstup dvojitého klopného obvodu IC3, který je totožný se spouštěcím vstupem В řídicího obvodu 21, je přiveden výstup bitu nejvyšsího řádu sériově-paralelníhé převodníku 20. První výstup dvojitého klopného obvodu IC3 je spojen s prvním a druhým nulovacím vstupem R^, R₂ dvojitého čítače IC2. První, druhý, třetí, čtvrtý výstup Q;p 2j₂* —13* —14 dvojitého čítače IC2 jsou spojeny s jednotlivými nstupy desítkového dekodéru ICI, to jest jeho první, druhý, třetí a čtvrtý vstup a, b, c, d. _x

Čtvrtý výstup Q₁₄ dvojitého čítače IC2 je současně spojen s druhým vstupem E₂ hodinových impulsů dvojitého čítače IC2. Pátý výstup dvojitého čítače 1(^2 je spojen s prvním vstupem prvního obvodu IC6/1 logického součinu, zatímco šestý výstup _Q₂₂ dvojitého čítače IC2 je přes zpožďovací člen a_t, který sestává z odporu spojeného v sérii s kondenzátorem připojeným к zemi, spojen s druhým vstupem prvního obvodu 1С6/1 logického součinu.

Výstup prvního obvodu IC6/1 Logického součinu a první a druhý vymazávací vstup Cp C? dvojitého klopného obvodu IC3 jsou spolu spojeny. První, druhý.a třetí výstup Q-ц, ^₁₂' Q₁₃ dvojitého čítače IC2 tvoří první část výstupů řídicích paral^lně-sériový převodník 19, zatímco jeho druhá část A* , řídicí rovněž paralelně-sériový převodník 19, to jest přesněji řečeno, sloužící к vytváření startovacích a zastavovacích bitů, je tvořena prvním a druhým výstupem £θ, Qg desítkového dekodéru IC1. .

Výstup prvního obvodu IC4/1 negace disjunkce je tvořen prvním pro vysílání zápisového povelu výstupem E řídicího obvodu 21 a výstup druhého obvodu IC4/2 negace disjunkce je tvořen druhým výstupem F pro vysílání zápisového povelu řídicího obvodu 21. Vstupy prvního obvodu IC4/1 negace disjunkce jsou přes první střídaČ IC5/1 a první derivační obvod dif.fl,, který sestává ze sériově v signálové cestě zapojeného kondenzátoru a odporu připojeného na zdroj napájecího napětí spojeny s druhým výstupem Q9 desítkového dekodéru IC1, s výstupem vstupního oddělovače 26, s výstupem jednotky 23 identifikace adres přes druhý střídač IC3/2 a s pátým výstupem Q₂₁ dvojitého čítače IC2.

Vstupy druhého obvodu IC4/2 negace disjunkce jsou spojeny rovněž s výstupem vstupního oddělovače 26 , s pátým výstupem dvojitého Čítače IC2 přes třetí střídač IC 5 / 3 , s druhým výstupem Q9 desítkového dekodéru IC1 přes první, střídač IC5/1 a s třetím výstupem Q₂ dvojitého klopného obvodu IC3. Vstupy prvního a druhého obvodu IC4/1, IC4/2 negace disjunkce, které jsou spojeny s výstupem vstupního oddělovače 26 , tvoří řídicí vstup C řídicího obvodu 21. Druhý výstup Q₂ dvojitého klopného obvodu IC3 tvoří připouštěcí výstup Q řídicího obvodu 21, zatímco šestý výstup Q₂₂ dvojitého čítače IC2 tvoří výstup 1 přepínání datového stavu řídicího obvodu 21.

Nahoře popsaný řídicí obvod 21 je zabudován do takového měřicího modulu _8, jehož jednotlivé součásti - viz obr. 3 - jsou vytvořeny následovně. Jednotka 23 identifikace adres obsahuje čtyřbitový číslicový komparátor, který má výstup indikace rovnosti, a čtyři spínače, které jsou schopny přenášet na číslicový komparátor logickou úroveň ANO - a v dalším logickou úroveň H - a logickou úroveň NE - v dalším úroveň L - jako srovnávací vzory. První pamětová jednotka 17 je s výhodou tvořena dvakrát osmibitovými fixovacími bistabilními obvody. Analogově - číslicový převodník 16 je integrovaný obvod s dvojkovými postupně aproximovanými výstupy se třemi stavy a se spouštěcím vstupem. Sériově-paralélní převodník 20 je krokový registr se sériovým vstupem a vstupem hodinových impulsů. Paralelně - sériový převodník 19 je osmikanálový selektor se třemi řídicími vstupy, s jehož pomocí může být uvedených osm vstupů zvoleno v patřičném sledu. Výstup paraleně - sériového převodníku je přes odpor připojen ke zdroji napájecího napětí. Přepouštěcí obvod 24 je tvořen součinovým obvodem.

Na obr. 5 lze sledovat funkci přístroje zobrazeného na obr. 3 a 4 pomocí časových diagramů.

Na obr. 5 jsou signály vyskytující se na prvním výstupu 0-^, druhém výstupu Q₁₂ a třetím výstupu dvojitého čítače IC2 a na prvním výstupu Q_q desítkového dekodéru IC1 vlastně signály vyskytující se na výstupu A řízení paralelně-sériového převodu řídicího obvodu 21, přičemž první výstup a druhý výstup Q_q desítkového dekodéru IC1 jsou charakteristické pro druhou část A' výstupů řídicích paralelně - sériový převodník 19. Druhý výstup Q₂ dvojitého klopného obvodu IC3 je totožný s připouštěcím výstupem G řídicího obvodu 21 a šestý výstup —22 dvojitého čítače IC2 je totožný s výstupem I_ přepínání datového stavu řídicího obvodu 21.

Nahoře uvedeným způsobem se dostávají počítačem dodávané dvouslabikové?informace na všechny měřicí moduly 8^ připojené к modulové sběrnici j5. První slabika aktivuje řídicí obvod 21 pomocí jeho spouštěcího vstupu B. Modulová odpověů vznikne pak, když jednotka 23 identifikace adres uvolní připouštěcí vstup D řídicího obvodu 21. Na řídicí vstup C řídicího obvodu 21 se vedou sériové bity přicházející ze vstupního oddělovače 26. Řídicí obvod 21 dostává hodinové impulsy z vedení CK hodinových impulsů.

255957

Povelové bity se z prvního a druhého výstupu E, F pro vysílání zápisového povelu dvojitého čítače IC2 z první paměfové jednotce 17 zapíší. První slabika obsahuje, stavové informace týkající se skříně 12 - postavení ovládacích orgánů 22, zatímco druhá slabika obsahuje digitalizovaný analogový signál.

Výstup 2 přepínání datového stavu řídicího obvodu 22 odděluje data od stavových informací. Výstup H řízení analogově - číslicového převodu řídicího obvodu 21 uvádí v chod analogově-číslicový převod. Výstup A paralelně-sériového převodu řídicího obvodu 21 sériově-paralelně převod, zatímco druhá část A' výstupů řídicích paralelně-sériový převodník 19 slouží pro vytváření startovacích a zastavovacích bitů. Připouštěcí výstup G řídicího obvodu 21 uvolní při platném dotazu připouštěcí obvod 24 . Signál objevující se na spouštěcím vstupu В překlopí první klopný obvod dvojitého klopného obvodu IC3, čímž se naprvním výstupu dvojitého klopného obvodu IC3 objeví logická úroveň L, zatímco na druhém výstupu Q? dvojitého klopného obvodu IC3 se objeví logická úroveň H.

Tím se uvolní dvojitý čítač IC2, který počne počítat, ježto na svém prvním vstupu hodinových impulsů dostává hod.inové impulsy z vedení CK hodinových impulsu. Dvojitý čítač IC2 počítá do deseti, jeho první, druhý a třetí výstup 0-12' —13 řídí paralelně-sériový převodník 19, tím se vždy zařadí odpovídající bit na výstup paralelně-sériového převodníku 19, viz. obr. 5, signály na prvním, druhém a třetím výstupu dvojitého čítače IC2. Startovací a zastavovací bity jsou vytvářeny desítkovým dekodérem IC1, to jest na jeho prvním výstupu Q_q a druhém výstupu Qg.

Když se první výstup Q_q desítkového dekodéru IC1 přivede na logickou úroveň H a jeho druhý výstup Qg na logickou úroveň L, je sice paralelně-sériový převodník 19 vybrán, ale jeho výstup není uvolněn a dostane se do stavu s vysokou impedancí, tím se tento výstup dostane na logickou úroveň H působením odporu přiloženého na napájecí napětí. Je-li jeho první výstup Q_q na logické úrovni L a jeho druhý výstup Qg se dostane na logickou úroveň H, dostane se výstup paralelně sériového převodníku 19 na logickou úroveň L, čímž se obvod neuvolní ..

Perioda signálu objevujícího se na čtvrtém výstupu Q₁₄ dvojitého čítače IC2 se rovná deseti impulsům hodinového signálu. Tento výstup vytváří hodinový signál druhé poloviny dvojitého čítače IC2. Pátý výstup Q₂₁ a šestý výstup druhé poloviny dvojitého čítače IC2 jsou přes zpožďovací člen Λ v relaci logického součinu pomocí prvního obvodu 1С6/1 logického součinu, jehož výstupní signál vynuluje první a druhý klopný obvod dvojitého klopného obvodu IC3. Pak se třikrát deseťibitová sekvence ukončí a proces může začít od začátku.

První klopný obvod, jak již uvedeno, se překlopí signálem přicházejícím na spouštěcí vstup В řídicího obvodu 21, zatímco se druhý klopný obvod překlopí zápisovým signálem prvního výstupu E pro vysílání zápisového povelu řídicího obvodu 21.

Tento signál zapíše bity objevující se na výstupu sériově-paralelního převodníku 20 do první osmibitové části první paměřové jednotky 22· Signál prvního výstupu E pro vysílání zápisového povelu řídicího obvodu 21 vznikne při současné existenci logické úrovně L následujících signálů:

signálu invertovaného prvním střídačem IC5/1 a odvozeného prvním derivačním obvodem (i i f í .i ? druhého výstupu Qg desítkového dekodéru IC1, signálu řídicího vstupu C řídicího obvodu 22 signálu pátého výstupu Q₂₁ dvojitého čítače IC2.

Když zapisovací signál prvního výstupu E pro vysílání zápisového povelu řídicího obvodu 21 překlopí druhý klopný obvod dvojitého klopného obvodu IČ3, přejde druhý výstup Q₂, dvojitého klopného obvodu IC3 na logickou úroveň H a ježto je tento totožný s připouštěcím výstupem G řídicího obvodu 21, uvolní se signál druhého výstupu E pro vysílání zápisového povelu řídicího obvodu 21.

Zápisový signál druhého vstupu F pro vysílání zápisového povelu řídicího obvodu 21 způsobí zápis druhé slabiky signálu sériově došlého na spouštěcí vstup В řídicího obvodu 21 do druhé osmibitové části paměti první paměťové jednotky,17. Zápisový, signál výstupu F pro vysílání zápisového signálu řídicího obvodu 21 vzniká při současné existenci logické úrovně L následujících signálů:

signálu na řídicí vstupu C řídicího obvodu 21, signálu pátého výstupu Q₂₁ dvojitého čítače IC2 invertovaného třetím střídačem LC5/3. signálu druhého výstupu Q_g desítkového dekodéru IC1 invertovaného prvním střídačem IC5/1, výstupního signálu druhého klopného obvodu dvojitého klopného obvodu IC3 na jeho třetím výstupu Q₂.

Výstup _I přepínání datového stavu řídicího obvodu 21 uvolní výstup analogově-číslicového převodníku 16. Signál výstupu I_ přepínání datového stavu řídicího obvodu 21 je během vydávání datových bitu na logické úrovni H, jak je to patrné z časového diagramu. Signál výstupu H řízení analogově-číslicového převodu řídicího obvodu 21 uvede v činnost analogově-číslicový převodník 16. Tento signál se vytvoří z připouštěcího signálu připouštěcího výstupu G řídicího obvodu 21 synchronně s hodinovým signálem objevujícím se na vedení CK hodinových impulsů pomocí derivování.

Z hořejších vývodů plyne, že při dotazování každého z měřicích modulů 8^ začíná citaci sekvence, ale odpověd z ní vznikne jen tehdy, když měřící modul 8^ rozpozná svou vlastní adresu, to jest v signálu objevujícím se na připouštěcím vstupu D řídicího obvodu. Při identifikaci dochází к zápisu povelových bitů do první paměfové jednotky 17, к odevzdání stavových informací, к uvedení analogově-číslicového převádění v činnost а к odevzdání převedené informace.

Claims (3)

1. pRedmét vynálezu

   1. Přístroj ke vstupnímu zpracování biologických signálů, zejména pro vícekanálové lékařské mikropočítačem opatřené měřicí systémy, kterými je galvanicky oddělen a opatřen měřicími moduly složenými ze standardních součástek a připojenými na čidla a standardním stykovým obvodem, vyznačující se tím, že měřicí moduly (8) jsou přes galvanickou oddělovací · jednotku (28) prostřednictvím vstupního stykového obvodu (5) připojeny к modulové sběrnici (6) uzpůsobené pro jednotlivé měřicí moduly (8), která má standardní výstupní stykový obvod (7) , jednotka (3) úpravy signálu měřicích modulů (8), opatřená řiditelnými analogovými spínači a zesilovači, je přes číslicovou jednotku (4) vstupního zpracování připojena ke galvanické oddělovací jednotce (28), jednotka (4) vstupního zpracování je spojena se vstupním zesilovačem (26) a výstupním oddělovačem (25) galvanické oddělovací jednotky (28) a s napájecí jednotkou (27) poskytující také hodinový signál, vstupní oddělovač (26) je spojen jednak s řídicím vstupem (C) řídicího obvodu (21) , jednak se vstupem sériově-paralelního převodníku (20) , jehož výstup je spojen jednak s první paměťovou jednotkou (17), jednak se spouštěcím vstupem (B) řídicího obvodu (21), jakož i s jednotkou (23) identifikace adres, přičemž výstup jednotky (23) identifikace adres je připojen к připouštěcímu vstupu (D) řídicího obvodu (21), dále výstupy první pamětové jednotky (17) jsou spojeny s řídicími vstupy jednotky (3) úpravy signálu, dále výstup jednotky (3) úpravy signálu je připojen к analogově-číslicovému převodníku (16), jehož paralelní výstupy jsou připojeny přes selektor (18) ovládacího orgánu dat, paralelně-sériový převodník (19) a připouštěcí obvod (24) к výstupnímu oddělovači (25), dále ptvní a druhý výstup (E_a,F) pro vysílání zápisového povelu řídicího obvodu (21) je spojen s první paměťovou jednotkou (17), výstup (H) řízení analogově-číslicového převodu řídicího obvodu je spojen s analogově-číslicovým převodníkem (16), výstup (I) přepínání datového stavu řídicího obvodu (21) je spojen se selektorem (18) ovládacího orgánu dat, výstup (A) řízení paralelně-sériového převodu řídicího obvodu (21) je spojen s paralelně-sériovým převodníkem (19) a připouštěcí výstup (G) řídicího obvodu (21) je spojen s připouštěcím obvodem (24), přičemž vstupy příjmu stavové informace selektoru (18) ovládacího orgánu dat jsou připojeny к ovládacím orgánům (22).

   255857 8
2. 2. Přístroj podle bodu 1, vyznačující se tím, že jednotka (3) úpravy signálu je opatřena analogovými spínači CMOS a její zesilovač je malopříkonový operační zesilovač.
3. 3. Přístroj podle bodu 1 nebo 2, vyznačující se tím, že měřicí modul (8) je samostatná, uvolnitelně na modulovanou sběrnici (6) připojitelná jednotka.