CS251381B1 - Circuit for self-resetting and periodic microcomputer control - Google Patents

Circuit for self-resetting and periodic microcomputer control Download PDF

Info

Publication number
CS251381B1
CS251381B1 CS856141A CS614185A CS251381B1 CS 251381 B1 CS251381 B1 CS 251381B1 CS 856141 A CS856141 A CS 856141A CS 614185 A CS614185 A CS 614185A CS 251381 B1 CS251381 B1 CS 251381B1
Authority
CS
Czechoslovakia
Prior art keywords
microcomputer
output
input
circuit
logic circuit
Prior art date
Application number
CS856141A
Other languages
Czech (cs)
Other versions
CS614185A1 (en
Inventor
Miroslav Ruzicka
Petr Psutka
Original Assignee
Miroslav Ruzicka
Petr Psutka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miroslav Ruzicka, Petr Psutka filed Critical Miroslav Ruzicka
Priority to CS856141A priority Critical patent/CS251381B1/en
Publication of CS614185A1 publication Critical patent/CS614185A1/en
Publication of CS251381B1 publication Critical patent/CS251381B1/en

Links

Landscapes

  • Power Sources (AREA)

Abstract

Obvod periodicky ·· ávolenou opakovači frokvoncí tootuje správnou funkci mikropoSítaSo podlo vybraného výstupního průběhu. V případě vzniku poruchy ttvodo nikropoěítoí do stavu nulování o podrií ho v ně· do «dosnění poruchového stovn, nobo do šásahu zvnějfiku. Tím je zabráněno případným násladaým paruchavým nobo havarijním stavům v sařísoní mikropočítsčom ovládaným.The circuit periodically ·· with a selected repetition frequency ensures the correct functioning of the microcomputer according to the selected output waveform. In the event of a fault, the microcomputer returns to the reset state and remains there until the fault level is reached, or until an external event occurs. This prevents any subsequent malfunctions or emergency conditions in the microcomputer-controlled circuit.

Description

Vynález ae týká zapojení obvodu pro samočinné nulování o periodickou kontrolu činnosti mikropočítače.The invention relates to an automatic reset circuit for periodic monitoring of the operation of a microcomputer.

Mikropočítače pronikají postupní do konotrukce malých mířících o řídicích systémů. V tísná návaznosti na tents trend začínají vznikat požadavky, aby i malá syatámy byly vybavovány automatickými kontrolními a diagnostickými prostředky, obdobní jako rozsáhleji! systémy mikropočítačů a minipočítačů.Microcomputers infiltrate gradually into the construction of small-scale control systems. In the wake of the tents trend, there are demands that even small syatams should be equipped with automatic control and diagnostic means, similar to the larger ones! systems of microcomputers and minicomputers.

Jednou z cest, jak tento úkol řeiit, je doplnit mikropočítač pomocnými teetovocíni obvody, která sledují postup provádiní programu a při odchylce v práci nikrepsčítačo nebo vnijžín růžení; provedou havarijní hlážoní nobo přímo záoah. Nevýhodou známých řežemi při aplikaci v malých ayotámech jo to, žo jsou obvodoví stojní složitá nebo zložitíjií mol užitná konfigurace počítače.One way to accomplish this task is to supplement the microcomputer with auxiliary circuitry that monitors the progress of the program and, if there is a variation in the work, the counter or the rose quartz; they make an emergency beating nobo directly hit. The disadvantage of the known application solutions in small ayotams is that the peripheral costs are complicated or more complex computer configurations.

Nevýhody známých uspořádání odstraňuje zapojení dle vynálezu. Jeho podstata spočívá v tom, že nulovací výstup mikropočítače jo připojen jednak aa vstup prvního časovače a jednak na první vatup logického obvodu, přičemž na druhý vstup logického obvodu jo připojen výstup prvníhs čassvače a na třetí vatup 'logického obvodu jo připojen výstup druhého časovače, jehož vstup je nepújen na testovací výstup mikropočítače, načež výstup logického obvodu je propojen s nulovacln vstupem mikropočítače.Disadvantages of the known arrangements are avoided by the circuit according to the invention. It is based on the fact that the reset output of the microcomputer is connected both to the input of the first timer and to the first input of the logic circuit, and to the second input of the logic circuit connected to the output of the first timer. the input is not connected to the microcomputer's test output, then the logic circuit output is connected to the microcomputer's zero input.

Pokrok dosažený vynálezem spočívá v maximálním zjednoduženl obvodu pro automatickou diagnostiku činnosti mikropočítače o přitom dosahuje vyhovující úrovni zabezpečení. Při praktické aplikaci je velni výhodné, že četové intervaly periodické kontroly nohou být dostatečné krátké a nenual být shodné a přitom čas pra imicialiaaci nemusí být tímto provozním požadavkem omezován.The progress achieved by the invention consists in maximizing simplification of the circuit for automatic diagnostics of the operation of the microcomputer while achieving a satisfactory level of security. In practical application, it is highly advantageous that the periodic check intervals of the legs are sufficiently short and not equal, and the initialization time need not be limited by this operational requirement.

Zapojení podle vynálezu je znázornino no přiloženém obrázku.The circuit according to the invention is shown in the attached figure.

Nulovací výstup 12 mikropočítače £ je připojen jednak na vatup prvního časovače 2 a jednak na první vatup 41 logického obvodu £. Na druhý vstup logického obvodu £ jo připojen výstup prvního časovače a na třetí vatup 43 lagickéha obvodu £ je připojen výa tup druhého časovače 2* Vstup druhého časovače 2 je napojen na testovací výstup 13 mikropočítače £. Výstup logického obvodu £ je propejen a nulovacln vstupem 11 mikropočítače £.The reset output 12 of the microcomputer 4 is connected to the input of the first timer 2 and to the input of the logic circuit 41. The output of the first timer 2 is connected to the second input of the logic circuit 6 and the output of the second timer 2 is connected to the third input 43 of the lagic circuit 4. The input of the second timer 2 is connected to the test output 13 of the microcomputer. The output of the logic circuit 6 is coupled and reset by the input 11 of the microcomputer 6.

Pro nulovací vstup 11 mikropočítače £ jo charakteristické, Že určitá logická úroveň na nin umožňuje provoz mikropočítače £, zatímco logická úroveň opačná udržuje mikro počítač 1 v režimu nulování. Tímto stavům mikropočítače £ odpovídají stavy logického signálu na nulovacln výstupu 12.The reset input 11 of the microcomputer 6 is characterized in that a certain logic level at nin allows the operation of the microcomputer 6, while the opposite logic level keeps the microcomputer 1 in the reset mode. These states of the microcomputer 6 correspond to the states of the logic signal at the reset output 12.

Testovací výstup 13 je vhodné zvolený výstup mikropočítače £ dodávající impulsy s opakovači frekvencí vyáií než je kritická opakevacl frekvence kontroly správné funkce mikropočítače £. Bezprostřední pe připojení mikropočítače £ na napájecí napití je na nulovacím výstupu 12 logická úroveň odpovídající režimu nulování.The test output 13 is a suitably selected microcomputer output dodáv delivering pulses at a repetition rate greater than the critical repetition rate of checking the proper functioning of the microcomputer.. The immediate connection of the microcomputer 5 to the supply voltage is at logic output 12 a logical level corresponding to the reset mode.

V okamžiku, kdy napájecí napití dosáhne určité prahové úrovni mezi nulou a jmenovitou hodnotou, nulovací výstup 12 překlopí. To má za následek překlopení logické úrovni na prvním vstupu 41 logického obvodu £.When the supply voltage reaches a certain threshold level between zero and the nominal value, the reset output 12 flips. This results in a flipping of the logic level at the first input 41 of the logic circuit 6.

Zároveň první časovač 2 j’Mo odezvu na tuto zrninu vatupní logické úrovni vytvoří na svém výstupu impuls, jehož žířka je zvolena tak, aby byla vitil než interval mezi okamžikem překlopení nulovaciho výstupu 12 při dosažení prahové úrovni napájecího napití a okamžikom mábihu programu ovládajícího testovací výstup £2, nebal tem mé za náběhem napájecího napití jiaté nenulové zpoždiní. Impulsy z testovacího výstupu £2 jaou vedeny na vstup druhého časovače 2·At the same time, the first timer 20, in response to this grain at the logic level, generates at its output a pulse whose width is selected to be more than the interval between the time the reset output 12 is turned over when the supply voltage threshold is reached £ 2, he wasn't afraid of the late non-zero delay behind the power supply. The pulses from the test output £ 2 are applied to the input of the second timer 2 ·

Ten jako odezvu na každý vstupní impuls vytvoří ne svém výstupu impuls · šířce větží než je kritická perioda impulsů ma testovacím výstupu 13. Je-li tedy sled impulsů ma testovacím výstupu 13 dostatečně hustý, je na výstupu druhého časovače 2 stále tatáž logická úroveň.In response to each input pulse, it generates a pulse width greater than the critical pulse period m and the test output 13 at its output. Thus, if the pulse sequence m and the test output 13 is sufficiently dense, the same logic level is still output at the second timer.

Logický obvod £ realizuje logickou funkci tří proměnných, kterými jsou signály na prvním vstupu 41. na druhém vstupu 42 a na třetím vstupu 43. Při úrovni na nulovacín výstupu 12 odpovídající podprahové hodnotě napájecího napětí a nepřítomnosti impulsů na výstupech prvního časovače 2 a druhého Soaovače 2 nusí dát logický obvod £ no svém výatupu logickou úroveň umožňující provoz mikropočítače £.The logic circuit 6 performs the logic function of three variables, which are signals at the first input 41 at the second input 42 and at the third input 43. At the reset level of output 12 corresponding to the sub-threshold of the supply voltage and absence of pulses it must give the logic circuit no to its output a logical level enabling the operation of the microcomputer.

Naopak, je-li na nulovacín výstupu 12 logická úroveň odpovídojící hodnotě napájecí ho napětí vyěěí než jo prahová, nusí být opět při klidová úrovni no výstupech obou časovačů na výstupu logického obvodu úroveň udržující mikropočítač £ v rožlnu nulování.Conversely, if the logic level corresponding to the supply voltage value is higher than the threshold at the reset of output 12, again at the idle level no of the outputs of both timers at the output of the logic circuit must be a level keeping the microcomputer?

Při výskytu impulsu na výstupu alespoň jednoho z časovačů nusí na výatupu logického obvodu £ být vždy úroveň umožňující provoz nlkropočítače £. Přes první vstup 41 je tedy zajiětěn provoz mikropočítače £ od okamžiku zapnutí do náběhu napájecího napětí na prahovou úroveň, přes druhý vstup 42 od náběhu napájecího napětí do objevení se impulsů na tostsvacín výstupu 13 a přes třotí vstup 43 pak ps celou dalil dobu provozu.When a pulse occurs at the output of at least one of the timers, the logic circuit 6 must always be at a level allowing operation of the microcomputer 4. Thus, via the first input 41, the operation of the microcomputer 8 is ensured from the moment of power up until the supply voltage goes up to the threshold level, through the second input 42 from the supply voltage up to the pulses on the output 13, and through the friction input 43 then ps for the next time.

V případě výpadku inpulaů na testovacím výstupu 13 mikropočítač £ za dobu nejvýše rovnou ělřce impulsu druhého časovače 2 přejde do režimu nulování a setrvá v měn bu3 do obnovení impulsů na testovacím výstupu 13 mebo do provedení vnějšího zásahu.In the event of a failure in the test output 13, the microcomputer 6 for a time at most equal to the pulse width of the second timer 2 goes into the reset mode and remains in bu3 to resume the pulses on the test output 13 or to perform an external intervention.

PŘEDMĚT VYNALEZUOBJECT OF THE INVENTION

Claims (1)

PŘEDMĚT VYNALEZUOBJECT OF THE INVENTION Zapojení obvodu pro samočinné nulování a periodickou kontrolu činnosti mikropočítače vyznačení tlm, že nulovací výstup (12) nlkropočítače (1) je připojen jednak na vstup prvního časovače (2) a jednak na první vstup (41) logického obvodu (4), přičemž na druhý vstup (42) logického obvodu (4) je připojen výstup prvního časovače (2) a na třetí vstup (43) logického obvodu (4) je připojen výstup druhého čssovsče (3), jehož vstup je napojen na testovadí výstup (13) nikropsčítsče (1), načež výstup logického obvodu (4) je propojen s nulovacín vstupem (11) mikropočítsče (1).Circuit for automatic resetting and periodic control of the operation of the microcomputer characterized by the fact that the resetting output (12) of the microcomputer (1) is connected both to the input of the first timer (2) and to the first input (41) of the logic circuit (4). the input (42) of the logic circuit (4) is connected to the output of the first timer (2) and to the third input (43) of the logic circuit (4) is connected to the output of the second part (3). 1), whereupon the output of the logic circuit (4) is coupled to a reset (11) of the microcomputer (1). 1 výkres1 drawing
CS856141A 1985-08-27 1985-08-27 Circuit for self-resetting and periodic microcomputer control CS251381B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS856141A CS251381B1 (en) 1985-08-27 1985-08-27 Circuit for self-resetting and periodic microcomputer control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS856141A CS251381B1 (en) 1985-08-27 1985-08-27 Circuit for self-resetting and periodic microcomputer control

Publications (2)

Publication Number Publication Date
CS614185A1 CS614185A1 (en) 1986-11-13
CS251381B1 true CS251381B1 (en) 1987-07-16

Family

ID=5407765

Family Applications (1)

Application Number Title Priority Date Filing Date
CS856141A CS251381B1 (en) 1985-08-27 1985-08-27 Circuit for self-resetting and periodic microcomputer control

Country Status (1)

Country Link
CS (1) CS251381B1 (en)

Also Published As

Publication number Publication date
CS614185A1 (en) 1986-11-13

Similar Documents

Publication Publication Date Title
US5539910A (en) Circuit configuration for monitoring the supply voltage of a processor unit
JPH03212799A (en) Two-wire type gauge
US5739708A (en) Circuit configuration for generating an enable signal for a clock-controllable circuit
JPS60212028A (en) reset circuit
CS251381B1 (en) Circuit for self-resetting and periodic microcomputer control
KR930006074Y1 (en) Noise detection and control circuit of logic circuit
JPH0228900A (en) Encoder transmission line abnormality detection circuit
SU1399744A1 (en) Redundancy pulse shaper
SU1167574A1 (en) Electronic time device
JPH103409A (en) Microcomputer monitoring system and semiconductor integrated circuit device used therein
JP2907224B2 (en) Constant voltage detection circuit
US4855665A (en) Status indicating circuit for paralleled switching power supplies
SU661809A1 (en) N-digit binary counter checking device
SU949793A1 (en) Pulse monitoring device
SU1091167A1 (en) Device for checking pulse sequence source
JPS59117647A (en) Microcomputer malfunction prevention method
KR900005307Y1 (en) Frequency change detection circuit
JPH0210468Y2 (en)
KR940006602Y1 (en) Circuit for controlling power of electronic circuit
JPH03237533A (en) Microcomputer
JPH0722245B2 (en) Oscillator circuit
JPH0783548B2 (en) Inverter abnormality external detection circuit
JPS57176589A (en) Magnetic bubble memory device
ATE92203T1 (en) DIGITAL PULSE SIGNAL GENERATOR AND VOLTAGE REGULATOR CIRCUIT.
KR880001433Y1 (en) Malfunction prevention circuit of microprocessor