CS251381B1 - Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače - Google Patents
Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače Download PDFInfo
- Publication number
- CS251381B1 CS251381B1 CS856141A CS614185A CS251381B1 CS 251381 B1 CS251381 B1 CS 251381B1 CS 856141 A CS856141 A CS 856141A CS 614185 A CS614185 A CS 614185A CS 251381 B1 CS251381 B1 CS 251381B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- microcomputer
- output
- input
- circuit
- logic circuit
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Abstract
Obvod periodicky ·· ávolenou opakovači frokvoncí tootuje správnou funkci mikropoSítaSo podlo vybraného výstupního průběhu. V případě vzniku poruchy ttvodo nikropoěítoí do stavu nulování o podrií ho v ně· do «dosnění poruchového stovn, nobo do šásahu zvnějfiku. Tím je zabráněno případným násladaým paruchavým nobo havarijním stavům v sařísoní mikropočítsčom ovládaným.
Description
Vynález ae týká zapojení obvodu pro samočinné nulování o periodickou kontrolu činnosti mikropočítače.
Mikropočítače pronikají postupní do konotrukce malých mířících o řídicích systémů. V tísná návaznosti na tents trend začínají vznikat požadavky, aby i malá syatámy byly vybavovány automatickými kontrolními a diagnostickými prostředky, obdobní jako rozsáhleji! systémy mikropočítačů a minipočítačů.
Jednou z cest, jak tento úkol řeiit, je doplnit mikropočítač pomocnými teetovocíni obvody, která sledují postup provádiní programu a při odchylce v práci nikrepsčítačo nebo vnijžín růžení; provedou havarijní hlážoní nobo přímo záoah. Nevýhodou známých řežemi při aplikaci v malých ayotámech jo to, žo jsou obvodoví stojní složitá nebo zložitíjií mol užitná konfigurace počítače.
Nevýhody známých uspořádání odstraňuje zapojení dle vynálezu. Jeho podstata spočívá v tom, že nulovací výstup mikropočítače jo připojen jednak aa vstup prvního časovače a jednak na první vatup logického obvodu, přičemž na druhý vstup logického obvodu jo připojen výstup prvníhs čassvače a na třetí vatup 'logického obvodu jo připojen výstup druhého časovače, jehož vstup je nepújen na testovací výstup mikropočítače, načež výstup logického obvodu je propojen s nulovacln vstupem mikropočítače.
Pokrok dosažený vynálezem spočívá v maximálním zjednoduženl obvodu pro automatickou diagnostiku činnosti mikropočítače o přitom dosahuje vyhovující úrovni zabezpečení. Při praktické aplikaci je velni výhodné, že četové intervaly periodické kontroly nohou být dostatečné krátké a nenual být shodné a přitom čas pra imicialiaaci nemusí být tímto provozním požadavkem omezován.
Zapojení podle vynálezu je znázornino no přiloženém obrázku.
Nulovací výstup 12 mikropočítače £ je připojen jednak na vatup prvního časovače 2 a jednak na první vatup 41 logického obvodu £. Na druhý vstup logického obvodu £ jo připojen výstup prvního časovače a na třetí vatup 43 lagickéha obvodu £ je připojen výa tup druhého časovače 2* Vstup druhého časovače 2 je napojen na testovací výstup 13 mikropočítače £. Výstup logického obvodu £ je propejen a nulovacln vstupem 11 mikropočítače £.
Pro nulovací vstup 11 mikropočítače £ jo charakteristické, Že určitá logická úroveň na nin umožňuje provoz mikropočítače £, zatímco logická úroveň opačná udržuje mikro počítač 1 v režimu nulování. Tímto stavům mikropočítače £ odpovídají stavy logického signálu na nulovacln výstupu 12.
Testovací výstup 13 je vhodné zvolený výstup mikropočítače £ dodávající impulsy s opakovači frekvencí vyáií než je kritická opakevacl frekvence kontroly správné funkce mikropočítače £. Bezprostřední pe připojení mikropočítače £ na napájecí napití je na nulovacím výstupu 12 logická úroveň odpovídající režimu nulování.
V okamžiku, kdy napájecí napití dosáhne určité prahové úrovni mezi nulou a jmenovitou hodnotou, nulovací výstup 12 překlopí. To má za následek překlopení logické úrovni na prvním vstupu 41 logického obvodu £.
Zároveň první časovač 2 j’Mo odezvu na tuto zrninu vatupní logické úrovni vytvoří na svém výstupu impuls, jehož žířka je zvolena tak, aby byla vitil než interval mezi okamžikem překlopení nulovaciho výstupu 12 při dosažení prahové úrovni napájecího napití a okamžikom mábihu programu ovládajícího testovací výstup £2, nebal tem mé za náběhem napájecího napití jiaté nenulové zpoždiní. Impulsy z testovacího výstupu £2 jaou vedeny na vstup druhého časovače 2·
Ten jako odezvu na každý vstupní impuls vytvoří ne svém výstupu impuls · šířce větží než je kritická perioda impulsů ma testovacím výstupu 13. Je-li tedy sled impulsů ma testovacím výstupu 13 dostatečně hustý, je na výstupu druhého časovače 2 stále tatáž logická úroveň.
Logický obvod £ realizuje logickou funkci tří proměnných, kterými jsou signály na prvním vstupu 41. na druhém vstupu 42 a na třetím vstupu 43. Při úrovni na nulovacín výstupu 12 odpovídající podprahové hodnotě napájecího napětí a nepřítomnosti impulsů na výstupech prvního časovače 2 a druhého Soaovače 2 nusí dát logický obvod £ no svém výatupu logickou úroveň umožňující provoz mikropočítače £.
Naopak, je-li na nulovacín výstupu 12 logická úroveň odpovídojící hodnotě napájecí ho napětí vyěěí než jo prahová, nusí být opět při klidová úrovni no výstupech obou časovačů na výstupu logického obvodu úroveň udržující mikropočítač £ v rožlnu nulování.
Při výskytu impulsu na výstupu alespoň jednoho z časovačů nusí na výatupu logického obvodu £ být vždy úroveň umožňující provoz nlkropočítače £. Přes první vstup 41 je tedy zajiětěn provoz mikropočítače £ od okamžiku zapnutí do náběhu napájecího napětí na prahovou úroveň, přes druhý vstup 42 od náběhu napájecího napětí do objevení se impulsů na tostsvacín výstupu 13 a přes třotí vstup 43 pak ps celou dalil dobu provozu.
V případě výpadku inpulaů na testovacím výstupu 13 mikropočítač £ za dobu nejvýše rovnou ělřce impulsu druhého časovače 2 přejde do režimu nulování a setrvá v měn bu3 do obnovení impulsů na testovacím výstupu 13 mebo do provedení vnějšího zásahu.
PŘEDMĚT VYNALEZU
Claims (1)
- PŘEDMĚT VYNALEZUZapojení obvodu pro samočinné nulování a periodickou kontrolu činnosti mikropočítače vyznačení tlm, že nulovací výstup (12) nlkropočítače (1) je připojen jednak na vstup prvního časovače (2) a jednak na první vstup (41) logického obvodu (4), přičemž na druhý vstup (42) logického obvodu (4) je připojen výstup prvního časovače (2) a na třetí vstup (43) logického obvodu (4) je připojen výstup druhého čssovsče (3), jehož vstup je napojen na testovadí výstup (13) nikropsčítsče (1), načež výstup logického obvodu (4) je propojen s nulovacín vstupem (11) mikropočítsče (1).1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS856141A CS251381B1 (cs) | 1985-08-27 | 1985-08-27 | Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS856141A CS251381B1 (cs) | 1985-08-27 | 1985-08-27 | Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS614185A1 CS614185A1 (en) | 1986-11-13 |
| CS251381B1 true CS251381B1 (cs) | 1987-07-16 |
Family
ID=5407765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS856141A CS251381B1 (cs) | 1985-08-27 | 1985-08-27 | Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS251381B1 (cs) |
-
1985
- 1985-08-27 CS CS856141A patent/CS251381B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS614185A1 (en) | 1986-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539910A (en) | Circuit configuration for monitoring the supply voltage of a processor unit | |
| JPH03212799A (ja) | 2線式計器 | |
| US5739708A (en) | Circuit configuration for generating an enable signal for a clock-controllable circuit | |
| JPS60212028A (ja) | リセツト回路 | |
| US4615625A (en) | Analog electronic timepiece | |
| CS251381B1 (cs) | Zapojeni obvodu pro samočinné nulováni a periodickou kontrolu činnosti mikropočítače | |
| KR930006074Y1 (ko) | 논리 회로의 노이즈 검출 및 제어회로 | |
| SU1496023A1 (ru) | Резервированный генератор импульсов | |
| SU1167574A1 (ru) | Электронное временное устройство с обнаружением отказов | |
| JPH103409A (ja) | マイクロコンピュータ監視システム及びこれに用いられる半導体集積回路装置 | |
| JP2907224B2 (ja) | 定電圧検出回路 | |
| US4855665A (en) | Status indicating circuit for paralleled switching power supplies | |
| SU661809A1 (ru) | Устройство дл контрол разр дного двоичного счетчика | |
| SU1091167A1 (ru) | Устройство дл контрол источника последовательности импульсов | |
| KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
| JPH0210468Y2 (cs) | ||
| JPS5825451Y2 (ja) | 電源電圧監視回路 | |
| KR940006602Y1 (ko) | 전자회로의 파워 제어회로 | |
| JPH03237533A (ja) | マイクロコンピュータ | |
| JPH0722245B2 (ja) | 発振回路 | |
| KR0170868B1 (ko) | 마이크로 프로세서를 이용한 범용제어기의 이상상태에 따른 과도현상 방지회로 | |
| JPS57176589A (en) | Magnetic bubble memory device | |
| KR880001433Y1 (ko) | 마이크로 프로세서의 오동작 방지회로 | |
| KR940005813B1 (ko) | 시스템 감시 장치 타이머의 입력신호 전환회로 | |
| ES2043628T3 (es) | Circuito generador de temporizacion digital y regulador de voltaje. |