CS247221B1 - Microcomputer's testing board connection - Google Patents
Microcomputer's testing board connection Download PDFInfo
- Publication number
- CS247221B1 CS247221B1 CS848776A CS877684A CS247221B1 CS 247221 B1 CS247221 B1 CS 247221B1 CS 848776 A CS848776 A CS 848776A CS 877684 A CS877684 A CS 877684A CS 247221 B1 CS247221 B1 CS 247221B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- microcomputer
- block
- memory
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Účelem zapojení je usnadněni oživovací, zkušební a servisní činnosti na zařízení s mikropočítačem. To je docíleno tím, že zapojení umožňuje v autonomním režimu zobrazovat stavy sběrnic mikropočítače ve formě číselných údajů, přičemž je možno vyvolat inicializaci mikropočítače, krokování po vnějších strojních cyklech, vykonávání instrukcí rogramu plnou rychlostí, zastavení při osažení zvoleného stavu adresové sběrnice a v dalším, programově řízeném režimu využívá mikropočítač zkoušeného zařízení tak, že klávesnice a displej zkušebního panelu mikropočítače jsou jim ovládány, přičemž tento mikropočítač je řízen programem uloženým v paměti zkušebního panelu mikropočítače a přitom je možno mezi popsanými režimy libovolně přecházet beze ztráty kontextu vykonávaného programu.The purpose of engagement is to facilitate recovery testing and service activities on microcomputer equipment. This is achieved by allowing the connection to be autonomous mode to display microcomputer bus states in the form of figures, wherein initialization can be initiated microcomputers, stepping by external machine cycles, executing instructions rogram at full speed, stopping at addressing the selected address bus state and in another program controlled mode uses the microcomputer of the equipment under test so that the keyboard and display test microcomputers are controlled by them wherein the microcomputer is controlled program stored in test memory of a microcomputer panel while being may be arbitrary between the modes described move without loss of context performed program.
Description
Vynález se týká zapojení zkušebního panelu mikropočítače určeného k oživování, zkoušení a provádění servisu zařízení s mikropočítačem.The invention relates to the connection of a microcomputer test panel intended to revive, test and service a microcomputer device.
Jsou známa zapojení umožňující sledování stavu sběrnic mikropočítače v režimu krokování, kdy je možno ověřit základní funkce mikropočítače. Nevýhodou těchto zapojení je menší operativnost a omezené možnosti součinnosti technika s mikropočítačem. Jiná známá zapojení využívají řídicí schopnosti mikropočítače zkoušeného zařízení k řízení zkušebního panelu, což umožňuje značně rozšířit funkční možnosti, nedostatkem těchto zapojení je závislost na správné funkci hlavních bloků mikropočítače zkoušeného zařízení. Další známá zapojení využívající emulace centrální jednotky mikropočítače jsou velmi efektivní, umožňují vysoký komfort obsluhy, ale jsou značně složitá, takže zařízení, která využívají tato zapojení, nacházejí obtížně uplatnění v běžné praxi výroby a servisu pro vysokou cenu a malou mobilnost.Connections are known to monitor the state of the microcomputer buses in stepping mode, whereby the basic functions of the microcomputer can be verified. The disadvantage of these wiring is lower operability and limited possibilities of cooperation of the technician with the microcomputer. Other known circuits utilize the control capability of the microcomputer of the device under test to control the test panel, which allows for a considerable expansion of the functional capabilities, the drawback of which is the dependence on the correct functioning of the main blocks of the microcomputer of the test device. Other known circuitry utilizing the central unit emulation of the microcomputer is very efficient, allows high operating convenience, but is very complex, making devices utilizing such circuitry difficult to find in common manufacturing and service practice for high cost and low mobility.
Uvedené nevýhody odstraňuje zapojení zkušebního panelu mikropočítače podle vynálezu, jehož podstatou je, že obousměrná datová sběrnice mikropočítače je spojena jednak s prvním vstupem multiplexeru, dále s prvním vstupem a prvním výstupem bloku obousměrného přenosu a dále s výstupem paměti programu, přičemž adresová sběrnice mikropočítače je spojena jednak s prvním vstupem paměti programu, dále s prvním vstupem registru a komparátoru adresy zastavení a dále s druhým vstupem multiplexeru, přičemž první výstup registru a komparátoru adresy zastavení je spojen se třetím vstupem multiplexeru a výstup multiplexeru je spojen s druhým vstupem bloku obousměrného přenosu, přičemž první výstup bloku sejmutí kódů tlačítek je spojen se třetím vstupemThese disadvantages are eliminated by the connection of the microcomputer test panel according to the invention, which is characterized in that the bi-directional data bus of the microcomputer is connected to the first input of the multiplexer, the first input and the first output of the two-way transfer block. the first input of the program memory, the first register and stop address comparator input, and the second multiplexer input, the first register and stop address comparator output being connected to the third multiplexer input and the multiplexer output being connected to the second bidirectional block input, the first output of the button code reading block is connected to the third input
247 221247 221
- 2 bloku obousměrného přenosu a zároveň druhý výstup bloku obousměrného přenosu je spojen s prvním vstupem paměti displeje a výstup paměti displeje je spojen s prvním vstupem displeje, přičemž výstup časové základny je spojen s prvním vstupem bloku sejmutí kódů tlačítek, dále se čtvrtým vstupem multiplexeru, dále s druhým; vstupem paměti displeje a s druhým vstupem displeje a současně výstup mikropočítače aktivovaný při cyklu Čtení z paměti je spojen s druhým vstupem paměti programu a výstup mikropočítače aktivovaný při určeném vstupním cyklu je spojen s druhým vstupem bloku sejmutí kódů tlačítek a se čtvrtým vstupem bloku obousměrného přenosu, přičemž výstup mikropočítače aktivovaný při určeném výstupním cyklu je spojen se třetím vstupem paměti displeje a přitom první výstup řadiče režimů je spojen se čtvrtým vstupem paměti displeje a druhý výstup řadiče režimů je spojen se třetím vstupem paměti programu a dále třetí výstup řadiče režimů je spojen se vstupem mikropočítače, kterým je řízeno ukončení vnějších strojních cyklů, zatímco čtvrtý výstup řadiče režimů je spojen se vstupem mikropočítače* kterým ae blokuje činnost paměťového systému mikropočítače, a pátý výstup řadiče režimů je spojen s inicializačním vstupem mikropočítače a šestý výstup řadiče režimů je spojen s pátým vstupem multiplexeru a s pátým vstupem bloku obousměrného přenosu a dále blok volby režimů je svým prvním výstupem spojen s prvním vstupem řadiSe režimů, přičemž druhý výstup bloku sejmutí kódů tlačítek je spojen s druhým vstupem registru a komparátoru adresy zastavení a druhý výstup bloku volby režimu je spojen se třetím vstupem bloku sejmutí kódů tlačítek a druhý výstup registru a komparátoru adresy zastavení je spojen s druhým vstupem řadiče režimů·- 2 bidirectional block and the second bidirectional block output are connected to the first display memory input and the display memory output is connected to the first display input, the time base output is connected to the first button scan block input, the fourth multiplexer input, the other ; the display memory input and the second display input and simultaneously the microcomputer output activated during the Memory Readout connection is connected to the second program memory input and the microcomputer output activated during the specified input cycle is connected to the second input of the scan code block and the fourth input of the bidirectional block the microcomputer output activated during the specified output cycle is connected to the third display memory input, while the first mode controller output is connected to the fourth display memory input and the second mode controller output is connected to the third program memory input, and the third mode controller output is connected to the microcomputer input controlling the termination of external machine cycles while the fourth mode controller output is coupled to the microcomputer input * which blocks the operation of the microcomputer memory system, and the fifth mode controller output is the link en with the microcomputer initialization input and the sixth mode controller output is coupled to the fifth multiplexer input and the fifth bidirectional block input, and the mode selection block is connected to the first input of the multiple mode modes by its first output; the register and stop address comparator and the second output of the mode selection block are connected to the third input of the scan key removal block and the second output of the register and stop address comparator is connected to the second input of the mode controller ·
Výhodou zapojení podle vynálezu je, že umožňuje minimálními technickými prostředky realizovat zkušební panel mikropočítače, kterým je možno zkoušet činnost zařízení s mikropočítačem a to v autonomním režimu, kdy je zobrazován stav sběrnic mikropočítače ve formě číselných údajů, přičemž je možno vyvolat inicializaci mikropočítače, krokování po vnějších strojních cyklech, vykonávání instrukcí programu plnou rychlostí, zastavení při dosažení zvoleného stavu adresové sběrnice, a v dalším, programově řízeném režimu * kdy je využito mikropočítače zkoušeného zařízeníThe advantage of the connection according to the invention is that it enables to realize by means of minimal technical means a microcomputer test panel, which can test the operation of microcomputer devices in autonomous mode, where the status of microcomputer buses is displayed in numerical data. external machine cycles, executing program instructions at full speed, stopping when the selected address bus state is reached, and in another, program-controlled mode * using the microcomputer of the device under test
247 221 pro ovládání klávesnice a displeje zkušebního panelu mikropočítače, přičemž mikropočítač zkoušeného zařízení je řízen programem rezidentně uloženým v paměti zkušebního panelu. Přitom je možno oba popsané režimy vyvolávat případně mezi nimi přecházet beze ztráty kontextu programu mikropočítače zkoušeného zařízení.247 221 for operating the keyboard and display of the microcomputer test panel, wherein the microcomputer of the test device is controlled by a program resident in the test panel memory. Both modes can be called up or switched between them without losing the context of the microcomputer program of the device under test.
Na výkresu je zobrazeno zapojení zkušebního panelu mikropočítače podle vynálezu.The drawing shows the wiring of a microcomputer test panel according to the invention.
Obousměrná datová sběrnice 200 mikropočítače je spojena jednak se vstupem 75 multiplexeru J , dále se vstupem 83 a výstupem 84 bloku 8 obousměrného přenosu a dále s výstupem 62 paměti 6 programu, přičemž adresová sběrnice 202 mikropočítače je spojena jednak se vstupem 64 paměti 6 programu, dále se vstupem 41 registru a komparátoru £ adresy zastavení a dále se vstupem 71 multiplexeru přičemž výstup 44 registru a komparátoru 4 adresy zastavení je spojen se vstupem 72 multiplexeru 7 a výstup 74 multiplexeru 7 je spojen se vstupem 82 bloku 8 obousměrného přenosu, přičemž výstup 24 bloku 2 sejmutí kódů tlačítek je spojen se vstupem 82 bloku 8 obousměrného přenosu a zároveň výstup 8$ bloku 8 obousměrného přenosu je spojen se vstupem 92 paměti % displeje a výstup 93 paměti % displeje je spojen se vstupem 101 displeje 10, přičemž výstup 31 časové základny £ je spojen se vstupem 22 bloku 2 sejmutí kódů tlačítek, dále se vstupem 75 multiplexeru dále se vstupem 94 paměti J displeje a se vstupem 102 displeje 10 a současně výstup 201 mikropočítače aktivovaný při cyklu čtení z paměti je spojen se vstupem 61 paměti 6 programu a výstup 203 mikropočítače aktivovaný při určeném vstupním cyklu je spojen se vstupem 25 bloku 2 sejmutí kódů tlačítek a se vstupem 86 bloku 8 obousměrného přenosu, přičemž výstup 204 mikropočítače aktivovaný při určeném výstupním cyklu je spojen se vstupem paměti % displeje a přitom výstup 57 řadiče režimů je spojen se vstupem 91 paměti % displeje a výstup 52 řadiče J režimů je spojen se vstupem 63 paměti 6 programu a dále výstup 35 řadiče Jjj režimů je spojen se vstupem 205 mikropočítače, kterým je řízeno ukončení vnějších strojních cyklů, zatímco výstup 34 řadiče % režimů je spojen se vstupem 206 mikropočítače, kterým se blokuje činnost paměťového systému mikropočítače, a výstup 53 řadiče % režimů je spojen s inicializačním vstupem 207 mikropočítače a výstup 36 řadiče režimů je spojen se vstupem 76 multiplexeru J a se vstupem 81 bloku 8 obousměrného přenosu a dáleThe bidirectional data bus 200 of the microcomputer is coupled to the input 75 of the multiplexer J, the input 83 and the output 84 of the bidirectional block 8 and the output 62 of the program memory 6, the microcomputer address bus 202 being connected to the input 64 of the program memory 6. a register and stop address comparator input 41 and a multiplexer input 71 wherein register and stop address comparator output 44 is coupled to multiplexer 7 input 72 and multiplexer 7 output 74 is coupled to bidirectional block 82 input 82, block 24 output 2, the removal of the button codes is coupled to the input 82 of the bidirectional block 8 and at the same time the output 8 of the bidirectional block 8 is connected to the display memory input 92 and the display memory output 93 is connected to input 101 of display 10; is coupled to the input 22 of the button code reading block 2; multiplexer input 75 further with display memory input 94 and display input 102 and simultaneously the microcomputer output 201 activated in the read memory cycle is coupled to the program memory input 61 and the microcomputer output 203 activated at the specified input cycle is coupled to the block input 25 2, the removal of the button codes and the input 86 of the bidirectional block 8, wherein the microcomputer output 204 activated at the specified output cycle is coupled to the display memory% memory input while the mode controller output 57 is connected to the display memory memory input 91 and the mode controller output 52 is connected to the input 63 of the program memory 6 and further the output 35 of the mode controller 51 is coupled to the microcomputer input 205 to control the termination of the external machine cycles, while the mode controller output 34 is coupled to the microcomputer input 206 to block operation of the microcomputer memory system. and controller output 53 e% of the modes is coupled to the microcomputer initialization input 207 and the mode controller output 36 is coupled to the multiplexer J input 76 and the bidirectional block 8 input 81 and further
- 4 247 221 blok 1 volby režimu je svým výstupem 11 spojen se vstupem 51 řadiče 3 režimů, přičemž výstup 23 bloku 2 sejmutí kódů tlačítek je spojen se vstupem 42 registru a komparátoru 4 adresy zastavení a výstup 12 bloku 1 volby režimu je spojen se vstupem 21 bloku 2 sejmutí kódů tlačítek a výstup 43 registru a komparátoru 4 adresy zastavení je spojen se vstupem 58 řadiče 3 režimů·- 4 247 221 mode selection block 1 is connected to input 51 of mode controller 3 by its output 11, output of block 2 of the keypad scan 2 is connected to register 42 and stop address comparator 4 and output 12 of mode selection block 1 is connected to input 21 block 2 scan key codes and output 43 of register and comparator 4 stop address is connected to input 58 of controller 3 modes ·
V autonomním režimu jsou dle výkresu signály obousměrné datová sběrnice 200 a adresové sběrnice 202 mikropočítače přiváděny na vstup 73 a vstup TL multiplexeru J , z jehož výstupu 74 jsou přiváděny na vstup 82 bloku 8 obousměrného přenosu, z jehož výstupu 83 jsou přiváděny na vstup 92 paměti % displeje, přičemž vstup 91 bloku paměti % displeje je nastaven tak, že paměíová funkce paměti % displeje je potlačena, takže signály ze vstupu g2 paměti % displeje procházejí až na vstup 101 displeje 10· Činnost multiplexeru J a displeje 10 je řízena výstupem 31 časové' základny 3 tak, že na displeji 10 dochází k zobrazování stavů adresové a datové sběrnice ve vhodném číselném kódu. Provádění vnějších sti-ojních cyklů mikropočítače je řízeno řadičem 3 režimů, který prostřednictvím výstupu 33 ovládá vstup 205 mikropočítače a inicializace mikropočítače je vyvolávána prostřednictvím výstupu 55 řadiče 3 režimů, který ovládá inicializační vstup 207 mikropočítače, činnost řadiče 3 režimů je řízena výstupem 11 bloku 1 volby režimu, zpracovávajícího požadavky obsluhy zadávané tlačítky režimů, a také výstupem <43 registru a komparátoru 4 adresy zastavení. Registr a komparátor 4 adresy zastavení může být libovolně nastavován z bloku 2 sejmutí kódů tlačítek, který vyhodnocuje číselnou část klávesnice panelu. Během zápisu do registru a komparátoru 4 adresy zastavení je jeho obsah zobrazován prostřednictvím multiplexeru J , bloku 8 obousměrného přenosu, paměti 3 displeje na displeji 10 obdobně jako stavy sběrnic dle předchozího popisu; činnost multiplexeru J a bloku 8 obousměrného přenosu je přitom modifikována z řadiče 3 režimů. Pamět 6 programu je v uvedeném režimu zcela pasivována. V druhém, programově řízeném režimu je aktivována pamět 6 programu tak, že dojde k vyvolání programu, který je v ní uložen; přitom je z řadiče 3 režimů obnovena pamětové funkce paměti 3 displeje, takže ns. displeji 10 jsou zobrazovány údaje uložené v paměti 3 displeje· Obsah paměti 3 displeje je možno libovolně měnit určenými výstupáními operacemi mikropočítače', při nichž data vysílaná mikropočítačemIn autonomous mode, according to the drawing, bi-directional data bus 200 and microcomputer address bus 202 signals are applied to input 73 and multiplexer J input TL, from whose output 74 are input to bidirectional transmission block 82, from which output 83 are input to memory input 92 The display% memory block input 91 is set such that the display memory% memory function is suppressed so that signals from the display% memory g2 input go to display 101 input 10 · The operation of multiplexer J and display 10 is controlled by output 31 time base 3 such that the address and data bus states are displayed on the display 10 in a suitable numerical code. The execution of the external staging cycles of the microcomputer is controlled by the mode controller 3, which via output 33 controls the microcomputer input 205 and the microcomputer initialization is invoked via the output 55 of the mode controller 3, which controls the microcomputer initialization input 207. selecting a mode that handles the operator requests entered by the mode buttons, as well as outputting <43 register and stop address comparator 4. The stop address register and comparator 4 can be arbitrarily set from the button code removal block 2, which evaluates the numeric portion of the keypad. During writing to the register and stop address comparator 4, its contents are displayed via multiplexer J, bidirectional block 8, display memory 3 on display 10, similar to bus states as described above; the operation of the multiplexer J and the bidirectional block 8 is thereby modified from the mode controller 3. The program memory 6 is completely passivated in this mode. In the second, program-controlled mode, the program memory 6 is activated so that the program stored therein is called up; in this case, the memory functions of the display memory 3 are restored from the mode controller 3 so that ns. The contents of the display memory 3 can be freely changed by the specified output of the microcomputer operations, in which the data transmitted by the microcomputer is displayed.
247 221 na datovou sběrnici 200 projdou při aktivaci dekódovaného výstupu 204 mikropočítače ze vstupu 8J bloku 8 obousměrného přenosu na vstup 92 bloku paměti 9 displeje, kde dojde k jejich zapamatování. Vstupní povely pro mikropočítač jsou předávány z bloku 2 sejmutí kódů tlačítek přes blok 8 obousměrného přenosu na datovou sběrnici 200 po aktivaci dekódovaného výstupu 203 mikropočítače při určené vstupní operaci. Prostřednictvím bloku 2 sejmutí kódů tlačítek je informován mikropočítač i o případném stisku některých tlačítek z bloku 1 volby režimu. Funkce registru a komparátoru 4 adresy zastavení je v tomto režimu zachováne a umožňuje zastavovat vykonávání programu při zvoleném stavu adresové sběrnice. Přechody mezi oběma popsanými režimy jsou zajišťovány činností řadiče J režimů ve spolupráci s pamětí 6 programu a řízením vstupu 207 mikropočítače, kterým je možno blokovat paměťový systém mikropočítače.247 221 on the data bus 200, when the decoded microcomputer output 204 is activated, the bidirectional block 8 of the input block 8 passes to the input 92 of the display memory block 9 where it is memorized. The input commands for the microcomputer are transmitted from the block 2 of the scan code removal via the bidirectional block 8 to the data bus 200 upon activation of the decoded microcomputer output 203 at the specified input operation. By means of block 2 of scanning of the button codes, the microcomputer is also informed of the possible pressing of some buttons from block 1 of the mode selection. The stop address register and comparator function 4 is retained in this mode and allows stopping program execution at the selected address bus state. The transitions between the two modes described are provided by the operation of the mode controller J in cooperation with the program memory 6 and control of the microcomputer input 207, by which the microcomputer memory system can be blocked.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848776A CS247221B1 (en) | 1984-11-19 | 1984-11-19 | Microcomputer's testing board connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848776A CS247221B1 (en) | 1984-11-19 | 1984-11-19 | Microcomputer's testing board connection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS877684A1 CS877684A1 (en) | 1985-08-15 |
| CS247221B1 true CS247221B1 (en) | 1986-12-18 |
Family
ID=5438783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS848776A CS247221B1 (en) | 1984-11-19 | 1984-11-19 | Microcomputer's testing board connection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS247221B1 (en) |
-
1984
- 1984-11-19 CS CS848776A patent/CS247221B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS877684A1 (en) | 1985-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
| CS247221B1 (en) | Microcomputer's testing board connection | |
| JP2791193B2 (en) | Plant control device | |
| RU2160918C2 (en) | Cyclic numeric control device | |
| SU1677708A1 (en) | Microcomputer debugger | |
| KR0186202B1 (en) | One-chip micro-computer | |
| JP2760027B2 (en) | I / O device | |
| KR910005512B1 (en) | Programmable logic controller system | |
| KR920005093Y1 (en) | Apparatus for selecting and confirmation of the i/o card in programmable controller | |
| JPH0815387A (en) | Microcomputer test circuit | |
| KR200146448Y1 (en) | Two axes two family shaft selection control circuit of nc | |
| KR0170867B1 (en) | Key-input confirm display system of operational panel of controller | |
| KR200164982Y1 (en) | Cnc control device panel | |
| KR100200491B1 (en) | Barrel shifter | |
| JPH0541722A (en) | Programmable controller | |
| SU560226A1 (en) | Device for controlling a digital control system | |
| US20020007263A1 (en) | Apparatus for supporting microprocessor development system | |
| KR970005559B1 (en) | Control circuit for plc | |
| SU851387A1 (en) | Interfacing device for homogeneous computer system | |
| CS258347B1 (en) | Connection for signals simulation about machine's condition in control system | |
| SU1587514A1 (en) | Device for debugging microcomputer | |
| KR200204986Y1 (en) | Micro control board | |
| JP2559979Y2 (en) | Data display device | |
| JPS63123104A (en) | Nc device | |
| KR19980025433U (en) | Multi-channel inspection device using 3-phase switch |