CS244722B1 - Zapojeni záchytného obvodu z multiplexoru - Google Patents

Abstract

Zapojeni se týká oboru logických obvodů a řeší problém zmenšení zpoždění záchytného obvodu s multiplexorem. Tento problém řeší zapojení tím, že využívá multiplexor se zpětnou vazbou nejen jako multiplexor pro výběr dat, ale i jako záchytný obvod řízený hodinovým signálem, který je přiveden na jeden z adresových vstupů jultiplexoru. Zbylé adresové vstupy jsou použity pro výběr dat.

Description

(54) Zapojeni záchytného obvodu z multiplexoru

Zapojeni se týká oboru logických obvodů a řeší problém zmenšení zpoždění záchytného obvodu s multiplexorem. Tento problém řeší zapojení tím, že využívá multiplexor se zpětnou vazbou nejen jako multiplexor pro výběr dat, ale i jako záchytný obvod řízený hodinovým signálem, který je přiveden na jeden z adresových vstupů jultiplexoru.

Zbylé adresové vstupy jsou použity pro výběr dat.

Vynález se týká zapojeni záchytného obvodu z multiplexoru.

Dosavadní známá zapojení záchytných obvodů (Catch) neslučovala funkci multiplexoru se záchytným obvodem do jediného obvodu. V zapojeních, kde bylo nutné použít multiplexor, jehož výstup měl být zachycen do záchytného obvodu, bylo zapotřebí zapojit za sebou multiplexor a samostatný záchytný obvod. Takovéto řešení je nevýhodné z hlediska velkého zpoždění pro průchozí signály.

Uvedené nevýhody odstraňuje zapojení záchytného obvodu z multiplexoru podle vynálezu, jehož podstata spočívá v tom, že datový vstup celého obvodu je spojen s přímým datovým vstupem multiplexoru. Výstup tohoto multiplexoru je pak spojen s nepřímým datovým vstupem téhož multiplexoru a zároveň je to výstup celého obvodu. Hodinový vstup celého obvodu je spojen s prvním adresovým vstupem multiplexoru. Zbylá část adresových vstupů téhož multiplexoru je pak spojena s adresovým vstupem celého obvodu.

Zapojení záchytného obvodu z multiplexoru podle vynálezu má proti známým zapojením výhodu v tom, že využívá multiplexor nejen pro výběr dat, ale i jako hodinovým signálem řízený záchytný obvod. Jediným multiplexorem jsou vlastně spojeny dvě funkce. Toto řešení pak vede k tomu, že výsledný záchytný obvod z multiplexoru podle vynálezu má malé zpoždění pro průchozí signály.

Příklad zapojení záchytného obvodu z multiplexoru podle vynálezu je znázorněn na připojeném výkresu.

Datový vstup 2 celého obvodu je spojen s přímým datovým vstupem 12 multiplexoru 2· Výstup multiplexoru 2 je spojen s nepřímým datovým vstupem 11 téhož multiplexoru 2 ^{a s} výstupem 5 celého obvodu. Hodinový vstup 3 celého obvodu je spojen s prvním adresovým vstupem 13 multiplexoru 2· Zbylá část adresových vstupů 14 téhož multiplexoru2 je spojena s adresovým vstupem 2 celého obvodu.

Zapojení záchytného obodu z multiplexoru podle vynálezu používá obecně N-vstupový multiplexor, který má log₂N adresových vstupů. Na jeden adresový vstup (kterýkoli - ve vynálezu označený jako první adresový vstup 13) 3® přiveden hodinový signál pro ovládání záchytného obvodu. Tento první adresový vstup 13 určuje rozdělení N datových vstupů multiplexoru do dvou množin: N/2 datových vstupů patří do množiny, která je označena jako přímý datový vstup 12 multiplexoru a zbylých N/2 datových vstupů pak patří do množiny, která je označena jako nepřímý datový vstup 11 multiplexoru. Které datové vstupy multiplexoru patří do které množiny, určuje aktivní hladina hodinového signálu určeného pro ovládáni záchytného obvodu.

Je-li na prvním adresovém vstupu 13 multiplexoru 2 právě aktivní hladina hodin, je multiplexorem 2 vybrán jeden z datových vstupů patřících do množiny: přímý datový vstup 12 multiplexoru. Který z N/2 datových vstupů je vybrán, je určeno zbylou částí adresových vstupů 14 multiplexoru 2· To znamená (log₂N) - 1 zbylých adresových vstupů 14 (není zastoupen první adresový vstup 22.) určuje který z N/2 datových vstupů je vybrán multiplexorem 2· Je-li na prvním adresovém vstupu 13 multiplexoru 2 pasivní hladina hodinového signálu, pamatuje si záchytný obvod z multiplexoru 2 logickou hodnotu vybraného datového vstupu, která byla na výstupu multiplexoru 2 před ukončením aktivní hladiny hodin. Toto zapamatováni je možné díky propojení (zpětné vazbě) výstupu multiplexoru 2 (multiplexor 2 ^má pouze jediný výstup) se všemi N/2 datovými vstupy, které patří do množiny, která je označena jako nepřímý datový vstup 11.

Jaká má být logická hodnota aktivní hladiny hodinového signálu, určuje vnitřní zapojení použitího multiplexoru 2· Jedná se vlastně o cestu z prvního adresového vstupu 13 (použitého jako hodinový vstup) až k součinům s touto adresovou cestou s datovými cestami. Při změně aktivní hladiny na pasivní hladinu hodinového signálu musí být zajištěno, aby se zpětná vazba uzavřela dříve, než dojde k odpojení vstupu. To lze zajistit právě vhodnou volbou logické hodnoty aktivní hladiny hodinového signálu. Hladina se volí tak, aby větev hodinového signálu ovládající zpětnou vazbu byla kratší, než větev ovládající přímý vstup. V praxi se předpokládá použití multiplexorů 1 β N = 2, 4, 8, 16. Použije-li se multiplexor 1 s N = 2 (pouzes jedním adresovým vstupem), tak záchytný obvod z multiplexoru podle vynálezu má pouze jeden datový vstup patřící do množiny: přímý datový vstup 12.

Vstupní data celého obvodu, která jsou přivedena z datového vstupu 2 celého obvodu na datový vstup 12 multiplexoru X jsou v době aktivní hladiny hodinového signálu vybrána multiplexorem X pomocí adresy. Adresa je přivedena z adresového vstupu X celého obvodu na zbylou část adresových vstupů 14 multiplexoru χ. Hodinový signál je přiveden z hodinového vstupu £ celého obvodu na první adresový vstup 13 téhož multiplexoru χ. Multiplexorem X vybraná data jsou z jeho výstupu přivedena jak na výstup 5 celého obvodu, tak na nepřímý datový vstup 11 téhož multiplexoru χ. Pomocí této zpětné vazby jsou tato data zapamatována v popsaném záchytném obvodu během pasivní hladiny hodinového signálu.

Zapojení podle vynálezu lze s výhodou použít při návrzích logických zapojeni počítačů.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení záchytného obvodu z multiplexoru, vyznačené tím, že datový vstup (2) celého obvodu je spojen s přímým datovým vstupem (12) multiplexoru (1), jehož výstup je spojen s nepřímým datovým vstupem (11) téhož multiplexoru (1) a s výstupem (5) celého obvodu, zatímco hodinový vstup (3) celého obvodu je spojen s prvním adresovým vstupem (13) multiplexoru (1), jehož zbylá část adresových vstupů (14) téhož multiplexoru (1) je spojena s adresovým vstupem (4) celého obvodu.

   1 výkres